CN101393888B - 栈式1T-n存储单元结构 - Google Patents
栈式1T-n存储单元结构 Download PDFInfo
- Publication number
- CN101393888B CN101393888B CN200810130131.6A CN200810130131A CN101393888B CN 101393888 B CN101393888 B CN 101393888B CN 200810130131 A CN200810130131 A CN 200810130131A CN 101393888 B CN101393888 B CN 101393888B
- Authority
- CN
- China
- Prior art keywords
- separately
- memory cell
- memory
- access transistor
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 4
- 230000008901 benefit Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000012856 packing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 61
- 230000005294 ferromagnetic effect Effects 0.000 description 20
- 230000005291 magnetic effect Effects 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000863 Ferronickel Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Static Random-Access Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及存储技术和对存储器阵列体系结构的新变化以便包括交叉点和1T-1Ce11体系结构的某些优点。通过组合这些设计的某些特征，利用了1T-1Ce11体系结构的快速读取时间和高信噪比以及交叉点体系结构的高封装密度的优点。单个访问晶体管16用来读取多个存储单元，其可以在“Z”轴方向上布置的多个存储器阵列层中彼此垂直地向上堆叠。
Description
本申请是于2002年5月16日提交的美国专利申请10/146,113题目为“1T-nMTJ MRAM STRUCTURE”的延续部分，在此将其全部结合以供参考。
技术领域
本发明涉及使用栈式存储单元阵列的存储装置，包括但不限于非易失性和半易失性可编程电阻存储单元(诸如MRAM和PCRAM)，并且尤其涉及栈式存储单元的读取电路。
背景技术
集成电路设计者总是寻求理想的半导体存储器：可随机访问的装置可以被立即写入或读取，是非易失性的，可无限次修改并且只消耗很少的功率。出现的技术逐渐地提供这些优点。某些非易失性或半易失性存储器技术包括磁阻随机存取存储器(Magnetoresistive RandomAccess Memory MRAM)、可编程传导随机存取存储器(ProgrammableConductive Random Access Memory PCRAM)、铁电随机存取存储器(Ferroelectric Random Access Memory FERAM)、聚合物存储器和硫化物存储器。可以在栈式存储单元阵列中使用这些存储器类型中的每个以便增加存储密度。
一种类型的MRAM存储元件具有这样的结构，包括由形成隧道结的无磁性阻挡层所分隔的铁磁层。在Sandhu等人于2001年2月7日提交的美国专利号6,358,756题目为“Self-Aligned MagnetoresistiveRandom Access Memory(MRAM)Structure Utilizing a SpacerContainment Scheme”中描述了典型的MRAM装置。信息可以被存储为数字的“1”或“0”以作为在这些铁磁层中磁化向量方向。一个铁磁层中的磁向量被磁性固定或栓定(pinned)，而其它铁磁层的磁向量并不被固定，以便磁化方向相对于相对于栓层可以在“平行”和“反向平行”状态之间自由切换。响应于平行和反向平行状态，磁存储元件表示两个不同的电阻状态，所述状态被存储电路读取为“1”或“0”。对于不同的磁性取向检测这些电阻状态使MRAM能读取信息。
PCRAM存储元件利用在两个电极之间的至少一个基于硫化物的玻璃层。对于典型的PCRAM单元的例子，参照Moore和Gilton的美国专利序号为6,348,365。PCRAM单元通过响应于所施加的写入电压而呈现降低的电阻来操作。可以通过使写入电压的极性反向来使此状态反向。像MRAM，PCRAM单元的电阻状态可以被作为数据读出和读取。PCRAM也可以具有模拟编程状态。MRAM和PCRAM单元可以被认为是非易失性或半易失性存储单元，这是因为在不要求刷新操作的情况下，可以保持它们的编程电阻状态相当长的时间。它们具有比常规的动态随机存取存储器(DRAM)单元低得多的易失性，所述动态随机存取存储器(DRAM)单元要求频繁的刷新操作以便保持所存储的逻辑状态。
另一种非易失存储器类型的FERAM存储器利用被集成到存储单元中的铁电晶体。响应于所施加的电场，这些晶体通过在所述场方向上移动中心原子来作出反应。为移动所述单元晶体的中心原子所要求的电压可以被作为所编程的数据读出。
聚合物存储器利用基于聚合物的层，所述层具有分散在其中的离子，或作为选择所述离子也可以处于相邻层。聚合物存储元件是基于极性导电聚合物分子的。聚合物层和离子在两个电极之间，以致当施加电压或电场时，所述离子向负电极迁移，借此改变了存储单元的电阻率。此改变的电阻率可以被作为存储器状态读出。
硫化物存储器响应于电阻加热通过经历相变来切换电阻率状态。对应于两个电阻率状态的两个形态包括多晶状态和非晶状态。非晶状态是较高的电阻状态，其可以被作为所存储的数据读取。
在存储技术中使用了不同的阵列体系结构来读取存储单元。例如，所使用的一个体系结构是所谓的一个晶体管-一个单元(“1T-1Cell”)体系结构。此结构是基于单个访问晶体管以便控制对单个存储元件的读取访问。另一体系结构是交叉点体系结构，其中在不使用访问晶体管来控制独立存储单元的情况下执行读取操作。这类系统使用被设置为预定电压电平的行线和列线来读取所选择的单元。每个系统具有其优点和缺点。交叉点系统在读取上比1T-1Cell系统要慢一些，并且在读取操作期间是“有噪声”的；然而，交叉点阵列的优点在于其可以被容易地堆叠到更高的密度。另外，1T-1Cell阵列更快，但是因为需要附加间隔来提供访问晶体管与存储单元1比1的比例，所以与交叉点阵列相比必然不能那么密集地集成。
往往想要一种存储器读取体系结构，其可以利用1T-1Cell和交叉点体系结构的优点，同时使它们的缺点最小化。
发明内容
本发明提供了一种存储单元阵列读取体系结构，包括交叉点和1T-1Cell体系结构的某些优点。在本发明中通过唯一地组合它们的某些特征，利用了1T-1Cell体系结构的快速读取时间和高信噪比以及交叉点体系结构的高封装密度的优点。单个访问晶体管可以用来操作读取多个存储单元，所述多个存储单元可以在多个存储单元阵列层中彼此垂直地向上堆叠。在此体系结构中，多个低易失性存储单元实质上共享公用的读出线，不过可以分别地读取每个存储单元。
附图说明
图1是依照本发明的示例性实施例所构造的部分存储器阵列的二维剖视图；
图2是依照在图1中示出的实施例所构造的部分存储器阵列的透视截面插图；
图3是示出在单元层及其它电路之间交互作用的MRAM存储单元的框图和代表性插图；和
图4是包括依照本发明存储装置的基于处理器的系统的框图表示。
具体实施方式
在下面的详细描述中，参考可以实施本发明的各个具体实施例。充分详细地描述了这些实施例以使得本领域技术人员能够实施本发明，并且可以理解在不脱离本发明范围的情况下可以使用其它实施例，并且可以及作出结构和电气上的变化。
在下面描述中术语“衬底”和“晶片”可以交换地使用并且可以包括任何基于半导体的结构。应当理解所述结构包括硅、硅绝缘体(silicon-oninsulator SOI)、硅蓝宝石(silicon-on-sapphireSOS)、掺杂和不掺杂的半导体、由基础半导体基底所支持的外延硅层及其它半导体结构。所述半导体不必是基于硅的。所述半导体可以是硅-锗、锗或砷化镓。当在下面描述中参考衬底时，可以利用先前的过程步骤以便在基础半导体或基底之中或之上形成区域或接合。另外，所述衬底不必是基于半导体的，而可以是适于支持可变电阻存储器阵列的任何结构，诸如聚合物、陶瓷、金属、玻璃及其它材料。
术语“金属”不仅意在包括基本金属，而且可以包括在半导体领域已知的具有其它微量金属或与其它金属的各种合金组合的金属，只要这种合金保持了金属的物理和化学性质就可以。术语“金属”还意在包括这种金属的导电氧化物。
本发明涉及低易失性存储器技术(例如，MRAM、PCRAM、FERAM、聚合物存储器和硫化物存储器)以及存储器阵列体系结构的新变化，以便包括交叉点和1T-1Cell体系结构的某些优点。通过组合每个设计的某些特征，利用了1T-1Cell体系结构的快速读取时间和高信噪比以及交叉点体系结构的高封装密度的优点。图1和图2图示了本发明的示例性实施例。尽管本发明的新颖体系结构适用于可以利用交叉点或1T-1Cell读取体系结构之外的任何存储装置，并且通常相对于这些装置进行描述(特别是在背景技术中所论述的那些)，然而为了示例性目的特别相对于MRAM装置来描述本发明。
在本发明中，访问晶体管16用来控制读取多个存储单元38，所述存储单元38在多个在“Z”轴方向上布置的存储器阵列层34中彼此基本上向上堆叠。存储单元38可以是MRAM、PCRAM、FERAM、聚合物存储器、硫化物存储器或其它存储器结构的低易失性单元。在此体系结构中，访问晶体管层12内二维阵列中的每个访问晶体管16可以连接到基本上垂直堆叠的多个基本上在每个单个访问晶体管16上构造的存储单元38，以便在此“Z”方向上的多个存储单元38实质上将借助于读出线互连32来共享读出线33(下面将要解释)。此体系结构依照图1中的二维横截面和图2中的三维横截面表示。在这两个图中示出了“X”、“Y”和“Z”轴。
现在参照附图，同样的附图标记指代同样的元件，图1示出了本发明的存储装置结构包括在半导体衬底10上的访问晶体管层12。访问晶体管层12至少包括访问晶体管16的二维阵列(在“X，Y”平面中)。如图1所示，访问晶体管16被沿着“X”轴方向布置在衬底10上。然而，为了说明目的仅仅示出了本发明存储装置的小横截面，并且在“X”和“Y”轴方向可以有其它访问晶体管16存在于衬底上。如果要求的话，在“Z”方向上也可以形成附加访问晶体管阵列。
如图1所示，访问晶体管16可以是典型的N沟道MOSFET(金属氧化物半导体场效应晶体管)，不过访问晶体管16的具体结构对本发明来说并非是至关重要的。晶体管16在衬底10内包括源极/漏极14有效面积。在衬底10上，晶体管16包括栅氧化层18，并且其上一般具有多晶硅层20，所述多晶硅层20具有涂覆的硅化层22，最上面是氮化帽24。多晶硅层20和硅化层22一起形成字线23(其继续在“Y”轴方向上)。访问晶体管16的字线23各侧由隔离侧壁26隔离并保护，所述隔离侧壁26一般由氧化或氮化材料制成。访问晶体管16的字线23可以连接到外围电路48(在图3中所描述)，诸如解码装置和逻辑电路。用于本发明的访问晶体管16可以由那些本领域技术人员所公知的任何技术来制造。
仍然参照图1，访问晶体管层12还包括在访问晶体管16上及其周围的隔离电介质层28。通过此隔离电介质层28，可以构造导电插头30以便连接到访问晶体管16的源极/漏极区域14。隔离电介质28可以是本领域内已知的任何材料，诸如氧化物或BPSG，并且可以依照本领域内已知的方法形成。类似地，导电插头30可以是本领域内公知的任何材料，但是优选地是基于钨的，并且可以按照已知方法形成。这些导电插头30可以充当用于把下面的访问晶体管16电连接到存储器阵列层34的涂覆存储单元38的接线端或连接，以及连接到外围电路48的接线端或连接，诸如在读取存储单元38期间所使用的通向读出放大器50的位线31。在访问晶体管16和存储器阵列层34和位线31之间的连接在典型情况下被作为金属互连36形成，按本领域内已知由电介质材料(未示出)隔离。金属互连36和位线31可以是铜、铝或在本领域内认为适当的任何其它金属，并且可以按照已知方法形成。
如在前面所提及，连接到读出放大器50的位线31通过金属互连36和金属插头30耦合到访问晶体管16。如图1所示，布置在“栈式”存储器阵列层34中的是存储单元38。这些单元38被布置在每个层34内的二维阵列中(在“X，Y”平面中)，其中在公用线44和读出线33的交点处定义每个单元38，所述公用线44和读出线33可以是(并且通常是)彼此垂直的。这在图2的三维透视图中也可以看出。由金属互连32来互连给定垂直堆叠的存储单元38的每个平面层34的读出线33。图1和2还示出了只写线40，当单元38是MRAM单元时可以提供所述只写线40以便帮助写入存储单元38。诸如在图1和2中所示出的只写线40往往在MRAM之外的存储器模式中不是必要的，其中所述只写线40用来生成交叉磁场。
参照图3，其把本发明的存储单元38作为示例性的MRAM单元示出，每个单元38在其大部分基本结构中可以包括用于读取和写入功能的公用线44、作为存储器区域42的磁性位(magnetic bit)、用于读取功能的读出线33和用于写入功能的只写线40(同样，仅对于MRAM)，通过提供电介质层46使所述只写线40与读出线33分离。存储器区域42包括自由铁磁层43、隧道结层45和栓定铁磁层41。在优选实施例中，自由铁磁层43在栓定铁磁层41上面，所述栓定铁磁层41与读出线33相邻；然而如在本领域内所知可以改变这些层的布置。在优选实施例中，共享读出线互连32的单元38处于垂直于访问晶体管16的“列”中。然而，其它结构也是可以的，例如偏移彼此共享读出线互连32的单元38，只要实际上把每个层34的一个单元38的读出线33连接到相同的读出线互连32即可。
如在现有技术中已知，(MRAM)单元38的只写线40可以由导电材料组成；制造只写线的材料的特定组合并非是本发明的关键要素；然而，作为一个例子此只写线40可以是铜、铝或其它导电材料。只写线40通过电介质层46与其周围隔离，所述电介质层46还把存储单元38的其它元件和存储器阵列层34隔离。尽管在与图1和图2中的存储单元38相关联的段中这样示出，然而只写线40实际上连续地如图1中的短划线箭头所示遍历整个读出线互连32。
在图3中更清楚地示出了：在只写线40上面的是读出线33(下面将要更进一步描述)和磁性位(存储器区域)42，其与公用线44接触。栓定铁磁层41包括相关联的反铁磁层(未示出)，诸如铁锰，其使此层41的磁性取向保持固定，即“栓定”。栓定铁磁层41的磁性材料可以从具有较好磁性的各种材料或合金中选择，例如镍铁钴或镍铁。隧道结45是分离两个铁磁层41和43的区域，并且能够使存储器存储作为磁性取向(或磁向量组合)和产生电阻。如本领域内所知，隧道结45可以由许多材料组成，但是优选的材料是氧化铝。如本领域内所知，隧道结45层应当是薄、平滑且在各个存储器(例如，MRAM)单元38都是一致的。在隧道结45上是自由铁磁层43，其由具有与栓定铁磁层41相同磁属性的材料组成。与栓定铁磁层41相对比，自由铁磁层43自由地移动它的磁性取向以便写入MRAM单元38，并且没有相关联的反铁磁层。自由铁磁层43与公用线44(读取/写入)电接触，基本上完成MRAM存储单元38。
再次参照图1和图2，多个存储器阵列层34可以在“Z”轴方向上彼此向上堆叠，借此增加存储装置的密度。典型情况下，在最上面的存储器阵列层34上，氮化硅钝化层(未示出)将保护存储装置。除实施最终装置的实际尺寸之外，并不限制本发明存储装置的存储器阵列层34的数目。通常，十层或更多层34是合理的。当然，也可以使用较少层34。
如图1和图2所示，每个层34的每个存储单元38具有其自己的读出线33，所述读出线33连接到读出线互连32，所述读出线互连32本身电连接到访问晶体管16。读出线33可以由任何导电材料组成，但优选地是由基于钨的材料组成。如图1(和图2)所示，读出线33在只写线40上延伸，由电介质46将其与所述只写线40分离，并且读出线33向下延伸并与磁性位45(特别地是，在优选实施例中的栓定铁磁层41)接触。如图2所示，在此体系结构中，单个访问晶体管16可能会由基本上在访问晶体管16上的“Z”轴方向上的每个低易失性存储器(例如，MRAM)单元38所共享。即，每个访问晶体管16服务在每个存储器阵列层34中的各自单元38。图2示出了从最上方示出的存储器阵列层34表面扩展的附加读出线互连32。这些读出线互连32与下面的其它存储单元38及其它访问晶体管16接触。
图3示出了MRAM类型的存储单元38框图和表示，并且描述了在读取和写入单元38期间单元38元件与相关联的电路的交互作用。在写入操作期间，存储单元38通过由外围电路同时激励公用线44和该单元38的只写线40来寻址，并且如本领域内所知的，在示例性的MRAM中将实际写入存储器作为铁磁层41和43的磁性取向的函数来执行，所述铁磁层43的磁性取向应当是基于由这些线44和40中的电流所引起的两个线44和40的磁场的交互作用。为了读取在v存储单元38中所存储的信息，通过同时激励与读出放大器50接触的位线31、相关联的访问晶体管16和与该存储单元38相关联的公用线44，来寻址单元38。寻址在三维阵列中的单元38(如图2所示)以便由访问晶体管16在“X”轴方向上读取，由位线31在“Y”轴方向上(在与外围读出放大器50的电连接上)读取，以及由一个平面层34的公用线44在“Z”轴方向上读取。
如在图3中所示，外围电路48将激励字线23，借此开启访问晶体管16。访问晶体管16当被开启时，用来在该晶体管16上相关联的“Z”轴方向上把读出放大器50(由位线31连接到晶体管16的源极/漏极14)连接到与多个存储单元38的读出线33相关联的读出线互连32(连接到访问晶体管16的其它源极/漏极14)。在通过每个存储器阵列层34的“Z”轴方向上，对于存储单元38的每个“列”可以有独立的访问晶体管16(与位线31电连接)。存储单元34的每个“列”可以由与读出线互连32的关联来表示(图2和3)。当开启适当的访问晶体管时，当外围电路48激励公用线44，并且连接到该相同访问晶体管16的读出放大器50按照在本领域内公知的任何方法把在单元中存储的存储器作为电阻(或电压或电流，取决于存储器类别)读出时，读取所述单元。
访问晶体管16可以采用各种方式连接到读取电路。例如，每个访问晶体管16可以与单个的各自位线31电接触，并且该位线31可以与单个的各自读出放大器50电接触，或作为选择，在具有相关联的各自访问晶体管16的此布置中的多个位线31可以与单个读出放大器50电接触并且共享该读出放大器50。作为另一例子，具有不同字线23的多个访问晶体管16可以共享单个位线31，并且沿其长度与之电接触。在此类型的布置中，每个位线31可以与其各自读出放大器50电接触，或作为选择，多个这种位线31可以与单个的读出放大器50电接触并共享该读出放大器50。另外，不管访问晶体管16、位线31和读出放大器50的布置，如本领域内所公知，沿着在访问晶体管16和最终的读取电路之间的电连接可以有中间装置(诸如解码装置)。
本发明的体系结构为更接近于够实现快速读取功能的存储单元38和读出放大器50(或其它读取装置)的读取功能提供晶体管驱动器(访问晶体管16)。这在读取功能期间比常规的交叉点体系结构能够产生更高的信噪比。在此布置中，存储器三维阵列实质上由1T-nCell体系结构组成，其中n等于在“Z”轴方向上存储器阵列层34或单元38的数目。据此，只要求比在本领域内已知的1T-1Cell体系结构所需要的更少的访问晶体管16。
图4图示了示例性的处理系统900，其可以利用本发明的存储装置100。处理系统900包括与本地总线904耦合的一个或多个处理器901。存储器控制器902和主要总线桥903也耦合到本地总线904。处理系统900可以包括多个存储器控制器902和/或多个主要总线桥903。存储器控制器902和主要总线桥903可以被集成为单个装置906。
存储器控制器902还与一个或多个存储器总线907耦合。每个存储器总线907接受包括本发明的至少一个存储装置100的存储器组件908。存储器组件908可以是存储卡或存储器模块。存储器模块的例子包括单列直插存储器模块(SIMM)和双列直插存储器模块(DIMM)。存储器组件908可以包括一个或多个附加装置909。例如，在SIMM或DIMM中，附加装置909可以是配置存储器，诸如串行存在检测(serial presencedetect SPD)存储器。存储器控制器902还可以与高速缓冲存储器905耦合。高速缓冲存储器905可以是处理系统中的唯一高速缓冲存储器。作为选择，其它装置，例如处理器901还可以包括高速缓冲存储器，其可以利用高速缓冲存储器905形成高速缓存器体系。如果处理系统900包括外围装置或控制器，所述外围装置或控制器是总线主装置或支持直接存储器访问(DMA)，那么存储器控制器902可以实现高速缓存一致性协议。如果存储器控制器902与多个存储器总线907耦合，那么每个存储器总线907可以并行操作，或者可以把不同的地址范围映射到不同的存储器总线907。
主要总线桥903与至少一个外围总线910耦合。各种装置，诸如外围装置或附加总线桥可以与外围总线910耦合。这些装置可以包括存储控制器911、其他I/O装置914、次级总线桥915、多媒体处理器918和传统装置接口920。主要总线桥903还可以与一个或多个专用高速端口922耦合。例如在个人计算机中，专用端口可以是加速图形端口(AGP)，用于把高性能的视频卡耦合到处理系统900。
存储控制器911经由存储总线912把一个或多个存储装置913耦合到外围总线910。例如，存储控制器911可以是SCSI控制器并且存储装置913可以是SCSI磁盘。I/O装置914可以是任何种类的外围装置。例如，I/O装置914可以是局域网接口，诸如以太网卡。次级总线桥可以用来经由另一总线把附加装置对接到处理系统。例如，次级总线桥可以是用于把USB装置917耦合到处理系统900的通用串行端口(USB)控制器。多媒体处理器918可以是声卡、视频捕获卡或任何其它类型的媒体接口，其还可以与诸如扬声器919之类的一个附加装置耦合。传统装置接口920用来把例如老式键盘和鼠标之类的传统装置耦合到处理系统900。
在图4中所图示的处理系统900只是可以应用本发明的示例性处理系统。尽管图4图示了特别适于通用计算机(诸如个人计算机或工作站)的处理体系结构，然而应当认识到可以进行公知的修改来配置处理系统900以便使其更适于在各种应用中使用。例如，要求处理的许多电子装置可以使用更简单的体系结构来实现，所述更简单的体系结构依赖于与存储器组件908和/或存储装置100耦合的CPU 901。这些电子装置可以包括但不局限于音频/视频处理器和记录器、游戏控制台、数字电视机、有线或无线电话、导航装置(包括基于全球定位系统(GPS)和/或惯性导航的系统)和数字照相机和/或记录器。所述修改例如可以包括除去不必要的组件，增加专门装置或电路和/或集成多个装置。
上述描述和附图只是说明了示例性实施例，其可以实现本发明的特征和优点。这并不意在把本发明限制为这里所示出并详细描述的实施例。可以修改本发明以便包括这里所未描述的任意数目的变化、改变、替换或等价布置，只要这些都落入本发明的精神和范围内。本发明只由下列权利要求的范围来显示。
Claims (6)
1.一种制造存储装置的方法，包括：
提供衬底；
在所述衬底上形成访问晶体管，所述访问晶体管具有第一和第二主动区；
提供与在所述第一主动区上的所述访问晶体管电接触的位线；
提供与在所述第二主动区上的所述访问晶体管电接触的互连，其中将所述互连定向为与所述衬底垂直；和
在相对于所述衬底垂直的布置中形成多个可变电阻存储单元，其中在所述垂直的布置中，所述多个可变电阻存储单元被设置成一个在另一个之上，将在所述垂直的布置中的所述多个可变电阻存储单元的每一个可变电阻存储单元限定在各自读出线和各自公用线的各自交叉点上，其中每一个所述各自读出线与单个各自的所述可变电阻存储单元相关联并与所述互连电通信，其中形成每个所述多个可变电阻存储单元的各自动作包括：
形成所述各自读出线之一；
在所述各自读出线上形成存储器区域；并且
在所述存储器区域上提供各自公用线。
2.如权利要求1所述的方法，其中与所述各自读出线垂直形成所述各自公用线。
3.如权利要求1所述的方法，其中与各自只写线垂直形成所述各自公用线。
4.如权利要求1所述的方法，还包括提供与所述位线电接触的读出放大器。
5.如权利要求1所述的方法，其中所述的形成所述访问晶体管包括：
形成源极和漏极区域以及在所述源极和漏极区域之间的栅极结构；并且
向所述源极和漏极区域提供导电插头，所述位线与一个所述导电插头电接触，而所述互连与另一个所述导电插头电接触。
6.如权利要求5所述的方法，还包括：
其中所述多个可变电阻存储单元包括至少三个存储单元。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/438,344 | 2003-05-15 | ||
| US10/438,344 US7042749B2 (en) | 2002-05-16 | 2003-05-15 | Stacked 1T-nmemory cell structure |
| US10/438344 | 2003-05-15 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800202629A Division CN100511696C (zh) | 2003-05-15 | 2004-05-13 | 栈式1T-n存储单元结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101393888A CN101393888A (zh) | 2009-03-25 |
| CN101393888B true CN101393888B (zh) | 2014-06-25 |
Family
ID=33476571
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810130131.6A Expired - Fee Related CN101393888B (zh) | 2003-05-15 | 2004-05-13 | 栈式1T-n存储单元结构 |
| CNB2004800202629A Expired - Fee Related CN100511696C (zh) | 2003-05-15 | 2004-05-13 | 栈式1T-n存储单元结构 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800202629A Expired - Fee Related CN100511696C (zh) | 2003-05-15 | 2004-05-13 | 栈式1T-n存储单元结构 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7042749B2 (zh) |
| EP (1) | EP1634333B1 (zh) |
| JP (1) | JP4966011B2 (zh) |
| KR (1) | KR100850579B1 (zh) |
| CN (2) | CN101393888B (zh) |
| AT (1) | ATE443345T1 (zh) |
| DE (1) | DE602004023194D1 (zh) |
| SG (1) | SG153669A1 (zh) |
| WO (1) | WO2004105039A2 (zh) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042749B2 (en) * | 2002-05-16 | 2006-05-09 | Micron Technology, Inc. | Stacked 1T-nmemory cell structure |
| US6940748B2 (en) * | 2002-05-16 | 2005-09-06 | Micron Technology, Inc. | Stacked 1T-nMTJ MRAM structure |
| AU2003243244A1 (en) * | 2002-05-16 | 2003-12-02 | Micron Technology, Inc. | STACKED 1T-nMEMORY CELL STRUCTURE |
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
| JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
| US7020004B1 (en) * | 2003-08-29 | 2006-03-28 | Micron Technology, Inc. | Double density MRAM with planar processing |
| US20050139879A1 (en) * | 2003-12-24 | 2005-06-30 | Diana Daniel C. | Ion implanting conductive electrodes of polymer memories |
| KR100580635B1 (ko) * | 2003-12-30 | 2006-05-16 | 삼성전자주식회사 | 전자소자 및 그 제조방법 |
| US7106639B2 (en) * | 2004-09-01 | 2006-09-12 | Hewlett-Packard Development Company, L.P. | Defect management enabled PIRM and method |
| DE102004044413A1 (de) * | 2004-09-14 | 2006-03-16 | Infineon Technologies Ag | Halbleiterspeicherbauelement |
| KR100604913B1 (ko) | 2004-10-28 | 2006-07-28 | 삼성전자주식회사 | 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램 |
| DE102005017534A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
| DE102005017533A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
| JP4591821B2 (ja) | 2005-02-09 | 2010-12-01 | エルピーダメモリ株式会社 | 半導体装置 |
| KR100690914B1 (ko) * | 2005-08-10 | 2007-03-09 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US8143653B2 (en) * | 2005-08-10 | 2012-03-27 | Samsung Electronics Co., Ltd. | Variable resistance memory device and system thereof |
| US7345899B2 (en) * | 2006-04-07 | 2008-03-18 | Infineon Technologies Ag | Memory having storage locations within a common volume of phase change material |
| KR100895853B1 (ko) * | 2006-09-14 | 2009-05-06 | 삼성전자주식회사 | 적층 메모리 소자 및 그 형성 방법 |
| KR100837412B1 (ko) * | 2006-12-12 | 2008-06-12 | 삼성전자주식회사 | 멀티 스택 메모리 소자 |
| KR100819005B1 (ko) | 2007-02-16 | 2008-04-03 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
| KR100819560B1 (ko) * | 2007-03-26 | 2008-04-08 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
| US20090164203A1 (en) * | 2007-12-23 | 2009-06-25 | Unity Semiconductor Corporation | Non-volatile memory compiler |
| JP5063337B2 (ja) * | 2007-12-27 | 2012-10-31 | 株式会社日立製作所 | 半導体装置 |
| US7663900B2 (en) * | 2007-12-31 | 2010-02-16 | Hitachi Global Storage Technologies Netherlands B.V. | Tree-structure memory device |
| KR101418434B1 (ko) * | 2008-03-13 | 2014-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템 |
| FR2935530B1 (fr) * | 2008-08-29 | 2012-05-04 | Commissariat Energie Atomique | Dispositif de memorisation de donnees a adressage optique. |
| KR101486426B1 (ko) * | 2009-01-30 | 2015-01-26 | 삼성전자주식회사 | 스택형 로드리스 반도체 메모리 소자 |
| KR101497547B1 (ko) * | 2009-03-19 | 2015-03-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
| US8139391B2 (en) * | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
| US7983065B2 (en) * | 2009-04-08 | 2011-07-19 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
| EP2417598B1 (en) * | 2009-04-08 | 2017-03-29 | SanDisk Technologies LLC | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
| US8351236B2 (en) | 2009-04-08 | 2013-01-08 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
| US8212233B2 (en) * | 2009-05-28 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming phase-change memory using self-aligned contact/via scheme |
| US8158967B2 (en) | 2009-11-23 | 2012-04-17 | Micron Technology, Inc. | Integrated memory arrays |
| US8223525B2 (en) * | 2009-12-15 | 2012-07-17 | Sandisk 3D Llc | Page register outside array and sense amplifier interface |
| US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
| US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US20110297912A1 (en) * | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
| US8624217B2 (en) | 2010-06-25 | 2014-01-07 | International Business Machines Corporation | Planar phase-change memory cell with parallel electrical paths |
| US8575008B2 (en) | 2010-08-31 | 2013-11-05 | International Business Machines Corporation | Post-fabrication self-aligned initialization of integrated devices |
| US10497713B2 (en) * | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
| CN103137860B (zh) * | 2011-11-30 | 2015-04-08 | 中国科学院微电子研究所 | 非易失性三维半导体存储器件及制备方法 |
| US8456883B1 (en) * | 2012-05-29 | 2013-06-04 | Headway Technologies, Inc. | Method of spin torque MRAM process integration |
| KR20150012591A (ko) * | 2013-07-25 | 2015-02-04 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| FR3038133B1 (fr) * | 2015-06-23 | 2017-08-25 | St Microelectronics Crolles 2 Sas | Cellule memoire a changement de phase ayant une structure compacte |
| TWI603512B (zh) * | 2015-07-03 | 2017-10-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體結構 |
| US10283452B2 (en) | 2017-09-15 | 2019-05-07 | Yangtze Memory Technology Co., Ltd. | Three-dimensional memory devices having a plurality of NAND strings |
| CN107658317B (zh) * | 2017-09-15 | 2019-01-01 | 长江存储科技有限责任公司 | 一种半导体装置及其制备方法 |
| US10629649B2 (en) | 2017-12-29 | 2020-04-21 | Spin Memory, Inc. | Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor |
| US10347322B1 (en) * | 2018-02-20 | 2019-07-09 | Micron Technology, Inc. | Apparatuses having memory strings compared to one another through a sense amplifier |
| WO2019162802A1 (ja) * | 2018-02-23 | 2019-08-29 | 株式会社半導体エネルギー研究所 | 記憶装置およびその動作方法 |
| US11417829B2 (en) * | 2018-05-18 | 2022-08-16 | Integrated Silicon Solution, (Cayman) Inc. | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array |
| US10790286B2 (en) | 2018-12-06 | 2020-09-29 | Micron Technology, Inc. | Apparatuses including 3D memory arrays, methods of forming the apparatuses, and related electronic systems |
| CN110943102B (zh) * | 2019-11-12 | 2023-07-18 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构 |
| US11355554B2 (en) * | 2020-05-08 | 2022-06-07 | Micron Technology, Inc. | Sense lines in three-dimensional memory arrays, and methods of forming the same |
| US11545205B2 (en) * | 2020-08-20 | 2023-01-03 | Micron Technology, Inc. | Apparatuses, systems, and methods for ferroelectric memory cell operations |
| TWI807838B (zh) * | 2021-09-16 | 2023-07-01 | 日商鎧俠股份有限公司 | 記憶體元件 |
| JP2023043704A (ja) * | 2021-09-16 | 2023-03-29 | キオクシア株式会社 | 半導体記憶装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969380A (en) * | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
| CN1336691A (zh) * | 2000-05-22 | 2002-02-20 | 阿克特兰斯系统公司 | 带无接点位线的闪速存储器单元及其制造方法 |
| CN1379472A (zh) * | 2001-03-29 | 2002-11-13 | 株式会社东芝 | 半导体存储装置 |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148763A (ja) * | 1988-11-29 | 1990-06-07 | Nec Kyushu Ltd | 半導体記憶装置 |
| US5160987A (en) * | 1989-10-26 | 1992-11-03 | International Business Machines Corporation | Three-dimensional semiconductor structures formed from planar layers |
| GB9027198D0 (en) * | 1990-12-14 | 1991-02-06 | Smithkline Beecham Plc | Medicaments |
| US5638318A (en) * | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
| US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
| JP3161384B2 (ja) * | 1997-09-16 | 2001-04-25 | 日本電気株式会社 | 半導体記憶装置とそのアクセス方法 |
| US5922514A (en) * | 1997-09-17 | 1999-07-13 | Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| US5864496A (en) * | 1997-09-29 | 1999-01-26 | Siemens Aktiengesellschaft | High density semiconductor memory having diagonal bit lines and dual word lines |
| US6069815A (en) * | 1997-12-18 | 2000-05-30 | Siemens Aktiengesellschaft | Semiconductor memory having hierarchical bit line and/or word line architecture |
| JP2000187976A (ja) | 1998-12-17 | 2000-07-04 | Canon Inc | 磁性薄膜メモリおよびその記録再生方法 |
| US6072716A (en) * | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| JP3620041B2 (ja) * | 1999-12-09 | 2005-02-16 | セイコーエプソン株式会社 | メモリデバイス及びその製造方法、並びに電子機器 |
| US6473336B2 (en) | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP2001217398A (ja) | 2000-02-03 | 2001-08-10 | Rohm Co Ltd | 強磁性トンネル接合素子を用いた記憶装置 |
| US6185143B1 (en) | 2000-02-04 | 2001-02-06 | Hewlett-Packard Company | Magnetic random access memory (MRAM) device including differential sense amplifiers |
| FR2810150B1 (fr) * | 2000-06-13 | 2002-10-04 | St Microelectronics Sa | Dispositif de memoire vive dynamique et procede de commande d'un acces en lecture d'une telle memoire |
| JP4477199B2 (ja) | 2000-06-16 | 2010-06-09 | 株式会社ルネサステクノロジ | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法 |
| US6317375B1 (en) | 2000-08-31 | 2001-11-13 | Hewlett-Packard Company | Method and apparatus for reading memory cells of a resistive cross point array |
| JP4149647B2 (ja) * | 2000-09-28 | 2008-09-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP2002270790A (ja) * | 2000-12-27 | 2002-09-20 | Toshiba Corp | 半導体記憶装置 |
| JP2002208682A (ja) * | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
| CA2332085A1 (en) * | 2001-01-23 | 2002-07-23 | Ibm Canada Limited-Ibm Canada Limitee | Adapting polymorphic inline caches for multithreaded computing |
| US6356477B1 (en) * | 2001-01-29 | 2002-03-12 | Hewlett Packard Company | Cross point memory array including shared devices for blocking sneak path currents |
| US6348365B1 (en) * | 2001-03-02 | 2002-02-19 | Micron Technology, Inc. | PCRAM cell manufacturing |
| US6653154B2 (en) * | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
| US6376259B1 (en) * | 2001-03-21 | 2002-04-23 | Ramtron International Corporation | Method for manufacturing a ferroelectric memory cell including co-annealing |
| JP4637388B2 (ja) * | 2001-03-23 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| KR100399436B1 (ko) * | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| JP2002298572A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
| JP2003068989A (ja) * | 2001-08-23 | 2003-03-07 | Sony Corp | 強誘電体型不揮発性半導体メモリの製造方法 |
| US20030047765A1 (en) * | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
| JP4771631B2 (ja) | 2001-09-21 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP3749847B2 (ja) * | 2001-09-27 | 2006-03-01 | 株式会社東芝 | 相変化型不揮発性記憶装置及びその駆動回路 |
| TW582032B (en) * | 2001-11-30 | 2004-04-01 | Toshiba Corp | Magnetic random access memory |
| US6459609B1 (en) * | 2001-12-13 | 2002-10-01 | Ramtron International Corporation | Self referencing 1T/1C ferroelectric random access memory |
| DE60205569T2 (de) | 2001-12-21 | 2006-05-18 | Kabushiki Kaisha Toshiba | MRAM mit gestapelten Speicherzellen |
| US6940748B2 (en) * | 2002-05-16 | 2005-09-06 | Micron Technology, Inc. | Stacked 1T-nMTJ MRAM structure |
| US7042749B2 (en) * | 2002-05-16 | 2006-05-09 | Micron Technology, Inc. | Stacked 1T-nmemory cell structure |
| US6754124B2 (en) * | 2002-06-11 | 2004-06-22 | Micron Technology, Inc. | Hybrid MRAM array structure and operation |
| KR100448908B1 (ko) * | 2002-09-03 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
-
2003
- 2003-05-15 US US10/438,344 patent/US7042749B2/en not_active Expired - Lifetime
-
2004
- 2004-05-13 CN CN200810130131.6A patent/CN101393888B/zh not_active Expired - Fee Related
- 2004-05-13 JP JP2006533053A patent/JP4966011B2/ja not_active Expired - Fee Related
- 2004-05-13 DE DE602004023194T patent/DE602004023194D1/de not_active Expired - Lifetime
- 2004-05-13 WO PCT/US2004/015078 patent/WO2004105039A2/en active Application Filing
- 2004-05-13 SG SG200717931-0A patent/SG153669A1/en unknown
- 2004-05-13 AT AT04785544T patent/ATE443345T1/de not_active IP Right Cessation
- 2004-05-13 EP EP04785544A patent/EP1634333B1/en not_active Expired - Lifetime
- 2004-05-13 KR KR1020057021779A patent/KR100850579B1/ko active IP Right Grant
- 2004-05-13 CN CNB2004800202629A patent/CN100511696C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969380A (en) * | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
| CN1336691A (zh) * | 2000-05-22 | 2002-02-20 | 阿克特兰斯系统公司 | 带无接点位线的闪速存储器单元及其制造方法 |
| CN1379472A (zh) * | 2001-03-29 | 2002-11-13 | 株式会社东芝 | 半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE443345T1 (de) | 2009-10-15 |
| EP1634333A2 (en) | 2006-03-15 |
| DE602004023194D1 (de) | 2009-10-29 |
| WO2004105039A3 (en) | 2005-01-20 |
| US7042749B2 (en) | 2006-05-09 |
| WO2004105039A2 (en) | 2004-12-02 |
| JP4966011B2 (ja) | 2012-07-04 |
| CN100511696C (zh) | 2009-07-08 |
| CN101393888A (zh) | 2009-03-25 |
| SG153669A1 (en) | 2009-07-29 |
| CN1823418A (zh) | 2006-08-23 |
| KR20060013541A (ko) | 2006-02-10 |
| US20030223292A1 (en) | 2003-12-04 |
| EP1634333B1 (en) | 2009-09-16 |
| JP2007511895A (ja) | 2007-05-10 |
| KR100850579B1 (ko) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101393888B (zh) | 栈式1T-n存储单元结构 | |
| US7339812B2 (en) | Stacked 1T-nmemory cell structure | |
| US6940748B2 (en) | Stacked 1T-nMTJ MRAM structure | |
| US8154004B2 (en) | Hybrid MRAM array structure and operation | |
| US7440339B2 (en) | Stacked columnar 1T-nMTj MRAM structure and its method of formation and operation | |
| JP4570328B2 (ja) | 直列ｍｒａｍ素子 | |
| US20060171224A1 (en) | 1T-nmemory cell structure and its method of formation and operation | |
| US20160197120A1 (en) | Semiconductor storage device | |
| KR20030051866A (ko) | 비휘발성 메모리 셀 장치를 구비하는 집적 메모리와 그제조 및 동작 방법 | |
| US20220190236A1 (en) | Semiconductor structure, memory cell and memory array | |
| WO2004047176A1 (ja) | 強誘電体メモリアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 |