CN101390200A - 高度选择性掺杂的氧化物蚀刻剂 - Google Patents

高度选择性掺杂的氧化物蚀刻剂 Download PDF

Info

Publication number
CN101390200A
CN101390200A CNA2007800061484A CN200780006148A CN101390200A CN 101390200 A CN101390200 A CN 101390200A CN A2007800061484 A CNA2007800061484 A CN A2007800061484A CN 200780006148 A CN200780006148 A CN 200780006148A CN 101390200 A CN101390200 A CN 101390200A
Authority
CN
China
Prior art keywords
doped oxide
layer
silicon nitride
acid
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CNA2007800061484A
Other languages
English (en)
Inventor
尼拉杰·拉纳
普拉尚特·拉古
凯文·特雷克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101390200A publication Critical patent/CN101390200A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明提供用于在存在氮化硅、氮化钛和硅材料的情况下选择性蚀刻掺杂氧化物材料的蚀刻溶液以及例如在容器电容器构造的构造中利用所述蚀刻溶液的方法。所述蚀刻溶液经调配为氢氟酸与具有小于水的介电常数的有机酸的混合物，视需要具有无机酸，且pH值为1或更小。

Description

高度选择性掺杂的氧化物蚀刻剂
技术领域
本发明大体上涉及半导体和MEMS处理方法及构造，且更明确地说，涉及在存储器装置中形成电容器结构的方法。
背景技术
动态随机存取存储器(DRAM)装置通常用于电子系统中以存储数据。典型的DRAM装置将具有对应于存储器阵列的一个区以及在存储器阵列外围的其中将形成逻辑或其它电路的另一个区。每一存储器单元大体上由通过晶体管栅电极或字线堆叠耦合到位线或数字线的电容器组成。
集成电路的小型化和密集化的持续发展已导致越来越小的区域可用于例如晶体管和电容器等装置。在单元尺寸缩减的情况下，维持足够量的单元电荷存储电容是DRAM构造中的挑战。
已经开发出若干种技术来增加有限空间中电容器的存储容量。一种此类技术是制造双面容器电容器，其涉及在形成于牺牲绝缘层中的开口中形成杯形底部电极，所述牺牲绝缘层通常例如是掺杂氧化物层，例如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)或硼硅酸盐玻璃(BSG)。将掺杂氧化物层回蚀以暴露底部电极的外表面，且沉积介电材料并接着沉积顶部电极层来形成容器电容器结构。使用双面底部电极提供较大的表面积以获得增加的电容。
上述工艺的缺点在于，“独立”容器(尤其是具有高纵横比的容器)的内表面和外表面两者的暴露可致使所述容器在结构上变弱且在暴露于从邻近底部电极处移除掺杂氧化物材料的湿式蚀刻工艺期间遭受塌陷。为了克服所述问题，在结构上方形成氮化硅(SiN)晶格以支撑邻近的电容器容器并将其固持在一起。
参看图1到6说明利用SiN晶格形成双面容器电容器的现有技术方法中的步骤。
图1描绘处于初级处理步骤的晶片片段10，其包含具有有源区域14的衬底12。一层相对较厚的掺杂氧化物绝缘层16(例如，PSG)已形成于衬底12上方，其具有大约14,000到18,000
Figure A200780006148D0007143615QIETU
的示范性厚度。衬底被划分为三个界定的区(由虚线指示)，包含：存储器单元阵列区18；外围逻辑电路(外围)区域20，其中形成与对到达和来自与存储器单元阵列相关联的存储器装置的数据流的控制相关联的控制电路(即，逻辑电路等)；以及中间区22，其对应于存储器单元阵列区18与外围区域20之间的区域。
在图1到1A中所描绘的第一步骤中，在掺杂氧化物绝缘层16上方沉积氮化硅(SiN)毯覆层24(其通常为大约1,200到1,400
Figure A200780006148D0007143615QIETU
厚)，且穿过经图案化的光致抗蚀剂掩模中的开口例如通过连续标准干式蚀刻工艺蚀刻存储器阵列区18上方的SiN层24和掺杂氧化物层16以形成开口(电容器容器)26。还在存储器单元阵列区18与外围区域20之间的中间区22内形成沟槽28，其可与容器开口26同时蚀刻。图2到2A中所描绘的所得结构提供SiN晶格部分30，其用作支撑邻近电容器容器26的保持结构。
常规上，使用大约700到780℃下的高温沉积工艺形成SiN层24。然而，高工艺温度可能是有害的，且由于热预算限制和为了避免损害现有特征，未来生成装置的趋势是使用大约600℃或更小的低温沉积。一种此类工艺是LPCVD工艺，其在低温(大约600℃或更小)下使用六氯乙硅烷HCD(Si2Cl6)来沉积HCD氮化硅作为SiN层24。
接着在容器开口26和沟槽28内形成导电层32，如图3到3A所示。通常，导电层32的厚度为大约200到400
Figure A200780006148D0007143615QIETU
。导电层32可包括例如导电掺杂的硅、金属和含有金属的化合物，所述化合物在本实例中是氮化钛(TiN)。容器开口26内的TiN层32最终形成容器电容器结构的下部电极。可认为容器构造包括位于容器开口26内的内部表面34以及与内部表面34横向相对的外表面或外部表面36。
参看图4到4A，接着例如通过化学机械抛光从结构的表面上方移除TiN层32以暴露SiN层24(包含晶格部分30)且将容器开口26内的TiN层32彼此电学隔离，因此形成容器电容器结构的底部电极。
在从开口26外侧移除TiN层32之后，将光致抗蚀剂掩模层38毯覆式涂覆在存储器单元阵列区18、外围区20和中间区域22上方并进入开口26和沟槽28中。如图5到5A说明，在存储器单元区域区18上方图案化光致抗蚀剂层38以暴露在邻近对容器开口26之间的SiN晶格部分30的条带。TiN层32(底部电极)在开口26和沟槽28中的部分以阴影展示以指示遮蔽层覆盖此些部分。
将图案从遮蔽层38转移到SiN层30，且移除遮蔽层。接着，可执行常规的干式蚀刻以选择性移除SiN晶格部分30的未遮蔽部分，并暴露各对电容器容器行之间的掺杂氧化物下伏层16，其中SiN晶格部分30的剩余部分将邻近对电容器容器26互连并固持在一起，从而形成图6到6A所示的结构。
接下来，将存储器单元阵列区18中的掺杂氧化物层16相对于SiN晶格部分24和开口26内的TiN层32而选择性地进行各向同性湿式蚀刻，以暴露TiN底部电极32的外部表面36的全部或部分。由于不需要移除外围区域20内的掺杂氧化物层16，因此SiN层24维持在所述区域上方。沟槽28内的TiN层32连同外围区域20上方的SiN层24一起用作阻挡层，以防止在对存储器单元阵列区18内的掺杂氧化物层16进行蚀刻期间湿式蚀刻溶液渗透到外围区域20内的掺杂氧化物层16中，渗透可损坏与外围区域20相关联的电路(未图示)。
在蚀刻掺杂氧化物层16(其与薄SiN层24相比是非常厚的)时，如果用于掺杂氧化物材料的蚀刻溶液的选择性不是极高，那么SiN层(包含晶格部分30)将被蚀刻直到掺杂氧化物层的厚度被移除。当前用于相对于氮化硅选择性蚀刻掺杂氧化物(例如，PSG)的工艺利用湿式蚀刻剂。
一种此类蚀刻剂是乙酸(“ac”)与氢氟酸(HF，重量百分比为49％)的混合物，通常为30:1(v/v)ac：HF比率，其提供PSG相对于氮化硅的大约250;1到400:1的选择性蚀刻。然而，蚀刻速率相对较慢(大约2,000
Figure A200780006148D0007143615QIETU
/分钟)，这影响处理产量。
用于选择性蚀刻掺杂氧化物的另一种常规蚀刻剂是10:1(v/v)比率的水(去离子水，DI)与HF(重量百分比为49％)。尽管10:1DI:HF蚀刻剂溶液提供大约9,000
Figure A200780006148D0007143615QIETU
/分钟的蚀刻速率，但掺杂氧化物相对于氮化硅的选择性对于例如DCS(二氯甲硅烷)氮化硅等高温氮化物来说仅为大约200:1，且对于例如HCD氮化硅等低温氮化硅来说最好也仅为大约50-55:1。因此，当前用于高温氮化硅的H2O:HF蚀刻化学品并不提供在容器构造的制造中需要的掺杂氧化物相对于低温氮化硅的选择性。
因此，将相对较厚的掺杂氧化物层(例如，PSG)蚀刻掉以暴露底部电极壁需要相对于氮化硅以及形成电容器结构部分的例如底部电极材料(例如，TiN)和多晶硅等其它材料具有高选择性的蚀刻剂。
发明内容
本发明针对于经调配以用于相对于氮化硅、氮化钛和硅材料选择性蚀刻掺杂氧化物材料的蚀刻溶液，以及例如在容器电容器构造的构造中利用所述蚀刻溶液的方法。
在一个方面中，本发明提供相对于氮化硅材料选择性地有效蚀刻掺杂氧化物材料的蚀刻溶液。所述蚀刻溶液的实施例是大约5:1:0-3到20:1:0-3(v/v/v)的有机酸:氢氟酸：无机酸混合物，其中蚀刻溶液具有大约1或更小的pH值，且优选为小于1的pH值。优选的蚀刻溶液包括大约10:1:0-1.5(v/v/v)的有机酸:氢氟酸:无机酸混合物。蚀刻溶液具有小于水的介电常数(d.c.)的介电常数(即，d.c.<80)，这由溶液的有机酸实现，且优选为d.c.≤20。在蚀刻溶液的优选实施例中，有机酸具有大约3或更小的介电常数，其中丙酸和丁酸是优选的有机酸。蚀刻溶液经调配为以大约250:1到400:1或更高的选择性相对于低温氮化硅材料有效地蚀刻掺杂氧化物材料，且以大约1000-1500:1或更高的选择性相对于高温氮化硅材料蚀刻掺杂氧化物材料。在包含无机酸(例如，HNO3)的情况下，蚀刻溶液经调配以使得多晶硅材料的蚀刻速率小于大约10
Figure A200780006148D0007143615QIETU
/分钟，优选为大约5:1:≤3到20:1:≤3(v/v/v)的有机酸:氢氟酸:无机酸混合物，且更优选为大约10:1:≤1.5(v/v/v)的混合物。
在优选实施例中，蚀刻溶液包括氢氟酸(重量百分比为50％的溶液)、具有d.c.≤3的有机酸(重量百分比为100％的溶液，优选为丙酸)以及视需要的无机酸(60％溶液，优选为硝酸)。优选的是蚀刻溶液内的水仅仅从配料组分中产生，且不作为单独或额外组分添加。
在本发明的另一方面中，提供利用本发明的蚀刻溶液蚀刻掺杂氧化物材料的方法。在所述方法的一个实施例中，可施加蚀刻溶液从而以大约250:1到400:1或更高的选择性相对于暴露的低温氮化硅材料(例如，HCD氮化硅)选择性蚀刻掺杂氧化物材料。在另一实施例中，可施加蚀刻溶液从而以大约1000-1500:1或更高的选择性相对于暴露的高温氮化硅(例如，DCS氮化硅)材料选择性蚀刻掺杂氧化物材料。在又一实施例中，可施加蚀刻溶液从而以小于大约10
Figure A200780006148D0007143615QIETU
/分钟的优选多晶硅蚀刻速率相对于上覆于氮化硅和/或氮化钛的多晶硅选择性蚀刻掺杂氧化物材料。
在又一方面中，本发明提供形成多个电容器装置的方法。在一个实施例中，所述方法包括：提供包括掺杂氧化物层和上覆氮化硅层的构造；形成延伸进入所述掺杂氧化物层中的开口；形成包括位于所述开口内的导电材料层的导电容器结构，所述导电容器结构具有在其中延伸的开口、沿着所述掺杂氧化物层的外部表面以及在所述开口内的横向相对的内部表面；移除所述氮化硅层的一部分以暴露邻近于所述导电容器结构的外部表面的一段的掺杂氧化物层，同时保持所述氮化硅层的连接邻近定位的导电容器结构的部分；以及通过施加根据本发明的蚀刻溶液，相对于所述氮化硅和所述导电材料层选择性移除所述掺杂氧化物层的一部分，以暴露所述导电容器结构的外部表面的所述段。
在所述方法的另一实施例中，在移除氮化硅层以暴露掺杂氧化物层之前的步骤中，可在所述氮化硅层和位于所述开口内的导电材料层上方形成多晶硅层；可移除所述多晶硅层和所述氮化硅层的一部分以暴露邻近于所述导电容器结构的外部表面的一段的掺杂氧化物层，同时保持所述氮化硅层的连接邻近定位的导电容器结构的部分；以及可使用本发明的蚀刻溶液，相对于所述多晶硅层、所述氮化硅层和所述导电材料层选择性移除所述掺杂氧化物层的一部分，以暴露所述导电容器结构的外部表面的所述段。
在另一实施例中，一种形成电容器装置的方法可包含(a)提供构造，所述构造包括：存储器单元阵列区、外围区和其之间的中间区；在所述区上方的掺杂氧化物层；在所述存储器单元阵列区上方的掺杂氧化物层内的多个导电容器结构，所述容器结构包括在其中延伸的开口、沿着所述掺杂氧化物层的外部侧壁和所述开口内的横向相对的内部侧壁；以及上覆于所述掺杂氧化物层的部分且互连邻近定位的导电容器结构的氮化硅层，其中所述掺杂氧化物层的其它部分邻近于所述导电容器结构的外部表面的一段而暴露；以及(b)施加根据本发明的蚀刻溶液以相对于所述氮化硅层选择性蚀刻所述掺杂氧化物层，以暴露所述导电容器结构的外部表面。在另一实施例中，所述构造可进一步包括上覆于所述氮化硅层的硅层。在又一实施例中，所述构造可包括：延伸进入所述中间区上方的所述掺杂氧化物层中的沟槽，所述沟槽横向围绕所述存储器单元阵列；以及装衬所述沟槽的导电层；视需要，硅层可上覆于所述沟槽内的所述导电层。
所述开口可在包括行和列的阵列中延伸，且所述氮化硅层可经图案化以在所述导电结构阵列的所述行的各对之间延伸并连接所述对。在选择性移除掺杂氧化物材料之后，所述方法可进一步包含：在所述导电容器结构的暴露内部表面和外部表面上方形成电容器介电层；以及在所述电容器介电层上方形成第二导电材料层。在所述构造的实施例中，掺杂氧化物由磷硅酸盐玻璃组成，氮化硅包括低温氮化硅(例如，HCD SiN)，且导电材料层包括氮化钛。
不受任何特定理论的限制，相信当前蚀刻剂在提供对掺杂氧化物的高度选择性蚀刻方面的效果至少部分基于HF在溶液内缺少离解，且由溶液的pH值和介电常数实现。有利地，与现有蚀刻工艺相比，本发明的蚀刻溶液和方法提供了相对于氮化硅、氮化钛和硅材料的掺杂氧化物选择性的显著改进。增加的蚀刻选择性允许微电子装置中的组件密度更高，且此类装置的制造中的精度增加。另外，由本发明的蚀刻组合物提供的经改进的蚀刻选择性和蚀刻速率显著增加了微型装置制造期间的产量。本发明的蚀刻溶液实现低温流程的实施以及使用HCD氮化物作为处理层，针对所述HCD氮化物没有可行的蚀刻化学品可用于本申请案。
附图说明
下文参看附图描述本发明的优选实施例，附图仅用于说明性目的。在以下全部视图中将使用参考标号，且在若干视图和描述中将始终使用相同参考标号来表示相同或相似部分。
图1是在用于形成双面容器电容器的现有技术方法的初级处理状态中的半导体晶片片段的图解立面横截面图。图1A是图1的晶片片段的片段顶视图，包含图1的沿着线1-1的横截面。
图2到6是在现有技术方法的依序且后续处理步骤处展示的图1晶片片段的图解立面横截面图。图2A到6A分别是图2到6的晶片片段的片段顶视图，分别包含图2到6的沿着线2-2到线6-6的横截面以及图5B到6B的沿着线5B-5B和6B-6B的横截面。
图7是在图4的现有技术处理步骤之后的根据本发明实施例的处理步骤处的半导体晶片片段的图解立面横截面图。图7A是图7的晶片片段的片段顶视图，包含图7的沿着线7-7截取的横截面。
图8到11是在根据本发明实施例的依序且后续处理步骤处展示的图7晶片片段的图解立面横截面图。图8A到11A是图8到11的晶片片段的片段顶视图，包含图8到11的沿着线8-8到11-11截取的横截面以及图8B到11B的沿着线8B-8B到11B-11B截取的横截面。
图12是其中可使用根据本发明处理的容器电容器的系统的实施例的框图。
具体实施方式
以下参看图式的描述提供DRAM集成电路(IC)构造的制造中的说明性实例。此描述仅出于说明性目的，且应了解本发明可应用于其它构造和技术，包含例如与显示器应用、微机电系统(MEMS)、矩阵应用等相关联的构造。因此，本发明不限于所描述的说明性装置。
在当前申请案的上下文中，术语“半导体衬底”或“半导电衬底”或“半导电晶片片段”或“晶片片段”或“晶片”将理解为表示包括半导体材料的任何构造，包含但不限于例如半导体晶片等块状半导电材料(以单独形式或以上面包括其它材料的组合件的形式)以及半导电材料层(以单独形式或以包括其它材料的组合件的形式)。术语“衬底”是指任何支撑结构，包含但不限于半导电衬底、上述晶片片段或晶片。
出于本发明的目的，如果蚀刻以比第二材料快的速率移除第一材料，包含但不限于其中在第一材料的移除期间大致上没有移除第二材料的条件，即其中第二材料的移除速率实质上为零(0)的条件，那么认为所述蚀刻对第二材料具有选择性。
图7到11中说明用于制造容器电容器的根据本发明的方法的实施例中的步骤。所说明的实例并不意味着限制性。本发明克服了现有技术中在存在氮化硅(尤其是HCD氮化硅)、TiN和多晶硅的情况下蚀刻掺杂氧化物材料中的问题。
在图7到11所说明的实施例中，晶片片段10′包含：衬底12′，其可包括未经处理的半导体晶片或其它衬底，所述晶片上面形成有各种处理层，其中包含一个或一个以上半导体层或其它形成物；以及半导体装置的有源或可操作部分。半导体装置可包括晶体管、电容器、电极、绝缘体或在半导体结构中通常利用的多种组件中的任一者。在所说明的实例中，衬底12′包括用导电性增强材料(例如，p型掺杂剂)轻度掺杂的半导电材料，例如单晶硅。
可通过常规方法执行根据本发明的用于形成容器电容器的初级处理步骤。参看图1，可在掺杂氧化物层16′上方沉积SiN层24′。接着，可蚀刻氧化物层16′以形成存储器单元阵列区18中的容器开口26和中间区域22中的沟槽28(图2)。接着，可沉积TiN层32(图3)。接着，可蚀刻TiN层32以形成容器开口26内的底部电极并装衬沟槽(沟)28(图4)。如图4所示，SiN层24′的包含SiN晶格部分30′的部分现已暴露。
根据本发明，期望但不要求在蚀刻掺杂氧化物层之前在TiN层32′以及包含晶格部分30′的SiN层24′上方沉积未掺杂多晶硅的牺牲层40′，这在图7到7A中说明。多晶硅层40′的优选厚度为大约80到150
Figure A200780006148D0007143615QIETU
。所述多晶硅层可通过例如PECVD、LPCVD等已知沉积工艺来沉积。多晶硅材料层对本发明的掺杂氧化物蚀刻化学品具有抵抗性，且用以在掺杂氧化物层16′的移除期间保护下伏的SiN层24′和TiN层32′，且还防止蚀刻溶液通过可能在沟槽28′的TiN层32′内出现的针孔而泄漏到外围区域20′的掺杂氧化物层16′中。
在下一步骤中，接着在多晶硅层40′上方形成经图案化的光致抗蚀剂遮蔽层38′，如图8到8B描绘。接着，例如通过常规干式蚀刻依次移除未掺杂多晶硅层40′和SiN层24′在晶格部分30′内的部分，以暴露存储器单元阵列区18′内的各对容器结构26′之间的掺杂氧化物层16′，如图9到9B说明。SiN晶格30′的剩余部分支撑邻近的电容器容器对。
接着，使用根据本发明的蚀刻溶液从TiN(电极)层32′的外部表面36′的在各对容器电容器结构之间的全部或部分选择性且各向同性地湿式蚀刻存储器单元阵列区18′中的掺杂氧化物层16′。此步骤在图10到10B中说明。
本发明的蚀刻溶液可用于以高速率及相对于氮化硅、多晶硅和TiN的高选择性来有效地蚀刻掺杂氧化物。明确地说，蚀刻剂组合物以相对于HCD氮化物的高选择性来蚀刻掺杂氧化物。
本发明的蚀刻剂组合物经调配以提供高浓度的未离解HF溶液。蚀刻剂由氢氟酸(HF)与具有比去离子水(DI)(d.c.＝80)低的介电常数(d.c.)的有机酸的酸性混合物组成。
有机酸的介电常数优选为20或更小，优选为10或更小，更优选为3.5或更小。示范性低介电常数有机酸包含丙酸(相对介电常数：3.4(40℃))、丁酸(相对介电常数：2.97(20℃))、异丁酸(相对介电常数：2.73(40℃))、戊酸、己酸(相对介电常数：2.63(71℃))、辛酸(相对介电常数：2.45(20℃))、乙酸(相对介电常数：6.15(20℃))、一氯乙酸(相对介电常数：21(20℃))、二氯乙酸(相对介电常数：8.08(20℃))、三氯乙酸(相对介电常数：4.6(60℃))、一氟乙酸、二氟乙酸、三氟乙酸、α-氯丁酸、β-氯丁酸、γ-氯丁酸、乳酸(相对介电常数：22(70℃))、乙醇酸、丙酮酸、乙醛酸、丙烯酸和类似的一元羧酸、甲磺酸、甲苯磺酸和类似的磺酸、草酸、丁二酸、己二酸、酒石酸、柠檬酸和类似的多羧酸。优选的有机酸是丙酸，优选为100％溶液。
为了增加掺杂氧化物相对于氮化硅的蚀刻选择性，蚀刻溶液可进一步包含无机酸，例如硝酸(HNO3)、硫酸(H2SO3)、盐酸(HCl)、磷酸(H3PO4)等。在包含在蚀刻溶液中的情况下，无机酸的量维持在低浓度(按体积算为大约3份或更少，且优选地按体积算为大约1.5份或更少)，以避免蚀刻大量的TiN和多晶硅，尤其是相对于TiN层32′和未掺杂多晶硅层40′。
在优选实施例中，蚀刻剂由比率为大约5:1:0-3到大约20:1:0-3(v/v/v)、优选地比率为大约10:1:0-1.5(v/v/v)的有机酸:HF:无机酸的混合物组成。有机酸可与重量百分比为49％的HF水溶液组合，但更高浓度的HF溶液是优选的，例如重量百分比为50％的HF溶液。在优选实施例中，蚀刻剂由丙酸(100％)、HF(50％)和视需要的HNO3(60％)组成。掺杂氧化物蚀刻的优选处理温度是大约20到30℃，其中大约室温(大约24℃)是优选的。
不受任何特定理论的限制，目前相信若干因素有助于本发明的用于选择性蚀刻掺杂氧化物的蚀刻剂组合物和方法的有效性。由于酸的高浓度，蚀刻溶液具有大约1或更小的有效pH值。相信由于低pH值和较低介电常数溶剂(即，低于水的介电常数)的使用，与常规DI:HF蚀刻溶液相比，与H+、F-、HF2-或当HF在溶液中离解时产生的其它离子种类相对，较高浓度的未离解分子HF和H2F2维持在本发明的蚀刻溶液内。通过防止蚀刻溶液中存在的HF的离解，迫使HF保持在其分子形式中，这显著增加了本发明的蚀刻溶液对掺杂氧化物相对于氮化硅的选择性。这大大减少了在将衬底暴露于蚀刻剂溶液期间对所需衬底特征(即，TiN底部电极层32′)造成损坏的可能。还相信无机酸(例如，HNO3)的包含用作掺杂氧化物移除中的氧化剂，其需要关于用于维持对TiN和多晶硅的可接受的选择性的量而进行控制。
蚀刻剂组合物提供掺杂氧化物相对于低温和高温氮化硅两者的高度选择性蚀刻。本发明的组分提供至少大约700:1到高达大约1000:1和更高的掺杂氧化物相对于高温氮化硅(例如，DCS SiN)的选择性蚀刻和至少大约150:1到高达大约350:1的掺杂氧化物相对于低温氮化硅(例如，HCD SiN)的蚀刻选择性。本发明的组分还提供PSG:多晶硅和PSG:TiN的大约4000:1选择性、PSG:USG(未掺杂硅玻璃)的大约6:1选择性、PSG:TEOS氧化物的大约30:1选择性以及PSG:未掺杂旋涂电介质(例如，含氢硅倍半氧烷(HSQ)、六甲基二硅氧烷、八甲基三硅氧烷等)的大约25:1选择性。
接着可通过常规选择性湿式蚀刻来移除SiN层24′上方剩余的多晶硅层40′。
接下来参看图11到11B，接着在开口26′内以及沿着TiN底部电极32′的外部表面36′沉积电容器介电材料层42′和导电材料层44′。导电材料层44′形成第二或上部电极，其连同TiN底部电极32′和电容器介电层42′一起形成容器开口26′内的电容器结构阵列。接着可进一步按需要处理晶片10′。
所得的电容器结构可用于多种应用中，包含例如可编程存储器装置、可编程电阻器和电容器装置、光学装置和传感器等等。半导体电路小片可由含有例如图11描绘的电容器结构中的至少一者的晶片10′制成。电路小片可进一步含有额外电路以延伸到另一装置，例如处理器。电路小片通常封装在具有引线的保护性壳体中，所述引线提供对电路小片的电路的接入。
图12是其中可将本发明并入的电路模块46′的实施例的框图。此类模块、并入了所述模块的装置和系统(例如，处理器系统)在第6,437,417号美国专利(吉尔顿(Gilton))和第6,465,828号美国专利(阿加尔瓦(Agarwal))中描述和说明，所述美国专利的揭示内容以引用的方式并入本文。简要来说，可将两个或两个以上含有例如图11描绘的容器电容器结构的电路小片组合成电路模块46′以增强或扩展各个电路小片的功能性。电路模块46′可以是代表多种功能的电路小片48′的组合，或含有相同功能性的电路小片的组合。所述电路模块的一个或一个以上电路小片可含有电路或集成电路装置，其包含至少一个根据本发明实施例处理的容器电容器结构。电路模块46′的一些实例包含存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块，且可包含多层多芯片模块。多芯片模块(MCM)的实例包含单直列存储器模块(SIMM)、双直列存储器模块(DIMM)、随机存取存储器(RAM)卡或模块，以及只读存储器(ROM)卡或模块。电路模块46′可以是多种电子系统(例如时钟、电视机、手机、个人计算机、手持式装置、汽车、工业控制系统、航空器等等)的子组件。电路模块46′将具有多种引线50′，引线50′从其延伸并耦合到电路小片48′从而提供单向或双向通信和控制。
可将电路模块46′并入例如电子系统中，所述电子系统包括用户接口，例如键盘、监视器、显示器、打印机、扬声器等。一个或一个以上电路模块可包括微处理器以向用户接口提供信息，或以另外方式编程以实行此项技术中已知的特定功能。电子系统可包括例如计算机系统，其包含处理器和存储器系统作为子组件，且视需要包含用户接口组件和其它相关联组件，例如调制解调器、装置接口卡等。存储器电路的实例包含但不限于DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、快闪存储器、同步DRAM(例如SGRAM(同步图形随机存取存储器)、SDRAM(同步动态随机存取存储器)、SDRAM II以及DDR SDRAM(双数据率SDRAM))、以及Synchlink或RambusDRAM和其它兴起的存储器技术。
实例
进行以下实例以研究变化的蚀刻剂配方和组分v/v比率对PSG相对于低温氮化硅(DCS SiN)和高温氮化硅(HCD SiN)的选择性移除的影响。
晶片具备暴露的PSG层和氮化硅(DCS SiN或HCD SiN)层，且在含有下表中所示的蚀刻溶液的浴中浸泡30秒。浴温度是室温(即，23℃)。
下表展示结果。
Figure A200780006148D00161
1.PSG＝磷硅酸盐玻璃；DSC-SiN＝二氯甲硅烷氮化硅(高温沉积)；HCD-SiN＝六氯乙硅烷(Si2Cl6)氮化硅(低温沉积)
2.DI＝去离子水；HF＝氢氟酸(重量百分比为49％)
3.HNO3＝硝酸(重量百分比为60％)
4.PA＝丙酸(重量百分比为100％)；HF(重量百分比为49％)。
遵照法规，已用关于结构和方法特征或多或少特定的语言描述了本发明。然而，应了解，本发明不限于所展示和描述的特定特征，因为本文揭示的装置包括实现本发明的优选形式。因此，以属于根据均等法则适当解释的所附权利要求书的恰当范围内的任何形式或修改主张本发明。所引用参考的揭示内容以引用的方式并入本文。

Claims (42)

1.一种蚀刻溶液，其包括大约5:1到20:1(v/v)的有机酸:氢氟酸的混合物，所述有机酸具有大约20或更小的介电常数，所述蚀刻溶液有效地相对于氮化硅材料选择性蚀刻掺杂氧化物材料。
2.根据权利要求1所述的蚀刻溶液，其包括大约10:1(v/v)的有机酸:氢氟酸混合物。
3.根据权利要求1所述的蚀刻溶液，其中所述有机酸选自由丙酸和丁酸组成的群组。
4.根据权利要求1所述的蚀刻溶液，其中所述蚀刻溶液具有大约1或更小的pH值。
5.一种蚀刻溶液，其包括：氢氟酸和具有大约20或更小的介电常数的有机酸，所述蚀刻溶液有效地以大约250-400:1的选择性相对于低温氮化硅材料蚀刻掺杂氧化物材料。
6.一种蚀刻溶液，其包括：氢氟酸和具有大约20或更小的介电常数的有机酸，所述蚀刻溶液有效地以大约1000-1500:1的选择性相对于高温氮化硅材料蚀刻掺杂氧化物材料。
7.一种蚀刻溶液，其包括大约5:1:0-3到20:1:0-3(v/v/v)的有机酸:氢氟酸:无机酸混合物，所述有机酸具有大约20或更小的介电常数，所述蚀刻溶液有效地相对于氮化硅材料选择性地蚀刻掺杂氧化物材料。
8.根据权利要求7所述的蚀刻溶液，其中所述无机酸选自由硝酸、硫酸、盐酸和磷酸组成的群组。
9.根据权利要求7所述的蚀刻溶液，其相对于低温氮化硅材料对所述掺杂氧化物材料具有大约250-400:1的选择性和相对于高温氮化硅材料对所述掺杂氧化物材料具有大约1000-1500:1的选择性。
10.一种蚀刻溶液，其包括大约5:1:≤3到20:1:≤3(v/v/v)的有机酸:氢氟酸:无机酸混合物，所述有机酸具有大约20或更小的介电常数，且所述蚀刻溶液有效地相对于氮化硅材料选择性蚀刻掺杂氧化物材料。
11.一种蚀刻溶液，其包括大约10:1:≤1.5(v/v/v)的有机酸:氢氟酸:无机酸混合物，所述有机酸具有大约20或更小的介电常数，且所述蚀刻溶液有效地相对于氮化硅材料选择性蚀刻掺杂氧化物材料。
12.一种蚀刻溶液，其包括大约5:1:0-3到20:1:0-3(v/v/v)的丙酸:氢氟酸:硝酸混合物，所述蚀刻溶液有效地以大约250-400:1的选择性相对于低温氮化硅材料选择性蚀刻掺杂氧化物材料，且以大约1000-1500:1的选择性相对于高温氮化硅材料选择性蚀刻掺杂氧化物材料。
13.一种蚀刻衬底上的掺杂氧化物材料的方法，其包括以下步骤：通过施加包括氢氟酸和具有大约20或更小的介电常数的有机酸的蚀刻溶液来相对于所述衬底上暴露的氮化硅材料选择性蚀刻所述掺杂氧化物材料。
14.根据权利要求13所述的方法，其中所述有机酸具有大约3或更小的介电常数。
15.根据权利要求14所述的方法，其中所述有机酸选自由丙酸和丁酸组成的群组。
16.一种蚀刻衬底上的掺杂氧化物材料的方法，其包括以下步骤：
通过施加包括5:1到20:1(v/v)的有机酸:氢氟酸混合物的蚀刻溶液来相对于所述衬底上暴露的氮化硅材料选择性蚀刻所述掺杂氧化物材料，所述有机酸具有大约20或更小的介电常数。
17.一种蚀刻衬底上的掺杂氧化物材料的方法，其包括以下步骤：
向包括所述掺杂氧化物材料和暴露的低温氮化硅材料的衬底施加包括氢氟酸与有机酸的混合物的蚀刻溶液，从而以大约250-400:1的选择性相对于所述低温氮化硅材料蚀刻所述掺杂氧化物材料，所述有机酸具有大约20或更小的介电常数。
18.根据权利要求17所述的方法，其中所述低温氮化硅包括HCD氮化硅。
19.一种蚀刻衬底上的掺杂氧化物材料的方法，其包括以下步骤：
向包括所述掺杂氧化物材料和暴露的高温氮化硅材料的衬底施加包括氢氟酸与有机酸的混合物的蚀刻溶液，从而以大约1000-1500:1的选择性相对于所述高温氮化硅材料蚀刻所述掺杂氧化物材料，所述有机酸具有大约20或更小的介电常数。
20.根据权利要求19所述的方法，其中所述高温氮化硅包括DCS氮化硅。
21.一种蚀刻衬底上的掺杂氧化物材料的方法，其包括以下步骤：
向包括所述掺杂氧化物材料和暴露的氮化硅材料的衬底施加包括大约5:1:≤3到20:1:≤3(v/v/v)的有机酸:氢氟酸:无机酸混合物的蚀刻溶液，从而以小于大约10
Figure A200780006148C0003110357QIETU
/分钟的速率相对于所述氮化硅材料和多晶硅材料选择性蚀刻所述掺杂氧化物材料，所述有机酸具有大约20或更小的介电常数。
22.根据权利要求21所述的方法，其中所述无机酸选自由硝酸、硫酸、盐酸和磷酸组成的群组。
23.根据权利要求21所述的方法，其中所述蚀刻溶液包括大约10:1:≤1.5(v/v/v)的有机酸:氢氟酸:无机酸的混合物。
24.一种形成多个电容器装置的方法，其包括以下步骤：
提供包括掺杂氧化物层和上覆氮化硅层的构造；
形成延伸进入所述掺杂氧化物层中的开口；
形成在所述开口内包括导电材料层的导电容器结构，所述导电容器结构具有延伸于其中的开口、沿着所述掺杂氧化物层的外部表面以及在所述开口内的横向相对的内部表面；
移除所述氮化硅层的一部分以暴露邻近于所述导电容器结构的所述外部表面的一段的所述掺杂氧化物层，同时保持所述氮化硅层的连接邻近定位的导电容器结构的部分；以及
通过施加包括大约5:1到20:1(v/v)的有机酸:氢氟酸混合物的蚀刻溶液，相对于所述氮化硅和所述导电材料层选择性移除所述掺杂氧化物层的一部分，以暴露所述导电容器结构的所述外部表面的所述段，所述有机酸具有大约20或更小的介电常数。
25.根据权利要求24所述的方法，其中所述氮化硅包括低温氮化硅，且所述蚀刻溶液以大约250-400:1的选择性相对于所述低温氮化硅材料以大约20,000
Figure A200780006148C0003110357QIETU
/分钟或更大的蚀刻速率蚀刻所述掺杂氧化物材料。
26.根据权利要求24所述的方法，其中所述氮化硅包括高温氮化硅，且所述蚀刻溶液以大约1000-1500:1的选择性相对于所述高温氮化硅材料以大约20,000
Figure A200780006148C0003110357QIETU
/分钟或更大的蚀刻速率蚀刻所述掺杂氧化物材料。
27.根据权利要求24所述的方法，其中所述掺杂氧化物选自由磷硅酸盐玻璃、硼磷硅酸盐玻璃和硼硅酸盐玻璃组成的群组。
28.根据权利要求24所述的方法，其中所述导电材料层包括氮化钛。
29.根据权利要求24所述的方法，其中所述蚀刻溶液的所述有机酸具有大约3或更小的介电常数。
30.根据权利要求24所述的方法，其中所述蚀刻溶液进一步在所述混合物内包括高达大约3份体积的无机酸。
31.根据权利要求24所述的方法，其中所述蚀刻溶液进一步包括大约1.5份或更小的体积的无机酸。
32.根据权利要求31所述的方法，其中所述无机酸选自由硝酸、硫酸、盐酸和磷酸组成的群组。
33.根据权利要求24所述的方法，其中所述开口在包括行和列的阵列中延伸，且所述氮化硅层经图案化以在所述导电结构阵列的所述行的各对之间延伸并连接所述对。
34.根据权利要求24所述的方法，其进一步包括以下步骤：
在所述导电容器结构的所述暴露内部和外部表面上方形成电容器介电层；以及
在所述电容器介电层上方形成第二导电材料层。
35.一种形成多个电容器装置的方法，其包括以下步骤：
提供包括掺杂氧化物层和上覆氮化硅层的构造；
形成延伸进入所述掺杂氧化物层中的开口；
形成在所述开口内包括导电材料层的导电容器结构，所述导电容器结构具有延伸于其中的开口、沿着所述掺杂氧化物层的外部表面以及在所述开口内的横向相对的内部表面；
在所述氮化硅层和位于所述开口内的所述导电材料层上方形成多晶硅层；
移除所述多晶硅层和所述氮化硅层的一部分以暴露邻近于所述导电容器结构的所述外部表面的一段的所述掺杂氧化物层，同时保持所述氮化硅层的连接邻近定位的导电容器结构的部分；以及
通过施加包括大约5:1:0-3到20:1:0-3(v/v/v)的有机酸:氢氟酸:无机酸混合物的蚀刻溶液，相对于所述多晶硅层、所述氮化硅层和所述导电材料层选择性移除所述掺杂氧化物层的一部分，以暴露所述导电容器结构的所述外部表面的所述段，所述有机酸具有大约20或更小的介电常数。
36.一种形成多个电容器装置的方法，其包括以下步骤：
提供包括存储器单元阵列区、外围区和其之间的中间区的构造；
形成沿所述区延伸的掺杂氧化物层；
在所述掺杂氧化物层上方形成氮化硅层；
在所述存储器单元阵列区上方形成延伸进入所述掺杂氧化物层中的开口且在所述中间区上方形成延伸进入所述掺杂氧化物层中的沟槽；
在所述开口和所述沟槽内形成导电层，所述开口内的所述导电层形成具有延伸于其中的开口、沿着所述掺杂氧化物层的外部侧壁和在所述开口内的横向相对的内部侧壁的导电容器结构；
移除所述氮化硅层的一部分以暴露邻近于所述导电容器结构的所述外部表面的一段的所述掺杂氧化物层，同时保持所述氮化硅层的连接邻近定位的导电容器结构的部分；以及
通过施加包括大约5:1:0-3到20:1:0-3(v/v/v)的有机酸:氢氟酸:无机酸混合物的蚀刻溶液，相对于所述氮化硅和所述导电材料层选择性移除所述掺杂氧化物层的一部分，以暴露所述导电容器结构的所述外部表面的所述段，所述有机酸具有大约20或更小的介电常数。
37.一种形成多个电容器装置的方法，其包括以下步骤：
提供构造，其包括：
存储器单元阵列区、外围区和其之间的中间区；
在所述区上方的掺杂氧化物层；
在所述存储器单元阵列区上方的所述掺杂氧化物层内的多个导电容器结构，所述容器结构包括延伸于其中的开口、沿着所述掺杂氧化物层的外部侧壁和所述开口内的横向相对内部侧壁；以及
上覆于所述掺杂氧化物层的多个部分且互连邻近定位的导电容器结构的氮化硅层，其中所述掺杂氧化物层的其它部分邻近于所述导电容器结构的所述外部表面的一段而暴露；以及
施加蚀刻溶液以相对于所述氮化硅层选择性蚀刻所述掺杂氧化物层，以暴露所述导电容器结构的所述外部表面，所述蚀刻溶液包括大约5:1:0-3到20:1:0-3(v/v/v)的有机酸:氢氟酸:无机酸的混合物，所述有机酸具有大约20或更小的介电常数。
38.根据权利要求37所述的方法，其中所述容器结构包括氮化钛。
39.根据权利要求37所述的方法，其中所述构造进一步包括上覆于所述氮化硅层的硅层。
40.根据权利要求37所述的方法，其中所述构造进一步包括：延伸进入所述中间区上方的所述掺杂氧化物层中的沟槽，所述沟槽横向围绕所述存储器单元阵列；以及装衬所述沟槽的导电层。
41.根据权利要求40所述的方法，其中硅层上覆于所述沟槽内的所述导电层。
42.根据权利要求37所述的方法，其中所述容器结构在包括行和列的阵列中延伸，且所述氮化硅层在所述阵列的所述行的各对之间延伸并互连所述对。
CNA2007800061484A 2006-02-23 2007-02-21 高度选择性掺杂的氧化物蚀刻剂 Withdrawn CN101390200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/360,540 2006-02-23
US11/360,540 US20070207622A1 (en) 2006-02-23 2006-02-23 Highly selective doped oxide etchant

Publications (1)

Publication Number Publication Date
CN101390200A true CN101390200A (zh) 2009-03-18

Family

ID=38229301

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800061484A Withdrawn CN101390200A (zh) 2006-02-23 2007-02-21 高度选择性掺杂的氧化物蚀刻剂

Country Status (6)

Country Link
US (2) US20070207622A1 (zh)
EP (1) EP1994556A2 (zh)
KR (1) KR20080089507A (zh)
CN (1) CN101390200A (zh)
TW (1) TW200736369A (zh)
WO (1) WO2007100544A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478509A (zh) * 2017-03-15 2019-03-15 株式会社东芝 蚀刻液、蚀刻方法及电子部件的制造方法
CN111279460A (zh) * 2017-11-14 2020-06-12 中央硝子株式会社 干式蚀刻方法
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
CN111834215A (zh) * 2019-04-18 2020-10-27 美光科技公司 用于相对于较少掺杂二氧化硅选择性移除较多掺杂二氧化硅的方法
CN116103047A (zh) * 2022-09-20 2023-05-12 湖北兴福电子材料股份有限公司 一种高选择性蚀刻掺杂氧化硅/碳氮化硅的蚀刻液

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7405099B2 (en) * 2005-07-27 2008-07-29 Freescale Semiconductor, Inc. Wide and narrow trench formation in high aspect ratio MEMS
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7696056B2 (en) * 2008-05-02 2010-04-13 Micron Technology, Inc. Methods of forming capacitors
US7618874B1 (en) * 2008-05-02 2009-11-17 Micron Technology, Inc. Methods of forming capacitors
US8226840B2 (en) * 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8366954B2 (en) 2009-01-13 2013-02-05 Avantor Performance Materials, Bv Solution for increasing wafer sheet resistance and/or photovoltaic cell power density level
US8058126B2 (en) 2009-02-04 2011-11-15 Micron Technology, Inc. Semiconductor devices and structures including at least partially formed container capacitors and methods of forming the same
US8940178B2 (en) * 2009-03-18 2015-01-27 E I Du Pont De Nemours And Company Textured silicon substrate and method
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20140370643A1 (en) * 2011-08-22 2014-12-18 1366 Technologies Inc Formulation for acidic wet chemical etching of silicon wafers
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US9525147B2 (en) * 2014-09-25 2016-12-20 International Business Machines Corporation Fringing field assisted dielectrophoresis assembly of carbon nanotubes
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
TWI629720B (zh) 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
US11024512B1 (en) * 2020-03-06 2021-06-01 International Business Machines Corporation Selective etch formulation for silicon oxide

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942544C3 (de) * 1969-08-21 1978-03-30 Gerhard Collardin Gmbh, 5000 Koeln Verfahren zum Beizen von Magnesium und Magnesiumlegierungen '
US4395304A (en) * 1982-05-11 1983-07-26 Rca Corporation Selective etching of phosphosilicate glass
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
JPH0770589B2 (ja) * 1990-11-15 1995-07-31 信越半導体株式会社 誘電体分離基板の製造方法
US5300463A (en) * 1992-03-06 1994-04-05 Micron Technology, Inc. Method of selectively etching silicon dioxide dielectric layers on semiconductor wafers
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
US5783495A (en) * 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
JP3772456B2 (ja) * 1997-04-23 2006-05-10 三菱電機株式会社 太陽電池及びその製造方法、半導体製造装置
US5824601A (en) * 1997-06-30 1998-10-20 Motorola, Inc. Carboxylic acid etching solution and method
ATE319186T1 (de) 1997-12-19 2006-03-15 Advanced Tech Materials Ätzlösung für das selektive ätzen von siliziumoxid mit fluorid-salz, komplexmittel und glykol-lösungsmittel
US6280651B1 (en) * 1998-12-16 2001-08-28 Advanced Technology Materials, Inc. Selective silicon oxide etchant formulation including fluoride salt, chelating agent, and glycol solvent
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
JP3903215B2 (ja) * 1998-11-24 2007-04-11 ダイキン工業株式会社 エッチング液
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6379577B2 (en) * 1999-06-10 2002-04-30 International Business Machines Corporation Hydrogen peroxide and acid etchant for a wet etch process
US6453914B2 (en) * 1999-06-29 2002-09-24 Micron Technology, Inc. Acid blend for removing etch residue
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6660655B2 (en) * 1999-10-12 2003-12-09 Taiwan Semiconductor Manufacturing Company Method and solution for preparing SEM samples for low-K materials
US6537689B2 (en) * 1999-11-18 2003-03-25 American Superconductor Corporation Multi-layer superconductor having buffer layer with oriented termination plane
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
US6589884B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method of forming an inset in a tungsten silicide layer in a transistor gate stack
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
US6830979B2 (en) * 2001-05-23 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
MY144587A (en) * 2001-06-21 2011-10-14 Kao Corp Polishing composition
TW523836B (en) * 2001-08-08 2003-03-11 Winbond Electronics Corp Method for reducing silicon nitride wet etching rate
US6589882B2 (en) * 2001-10-24 2003-07-08 Micron Technology, Inc. Copper post-etch cleaning process
US6583055B1 (en) * 2002-01-25 2003-06-24 Powerchip Semiconductor Corp. Method of forming stepped contact trench for semiconductor devices
US7541270B2 (en) * 2002-08-13 2009-06-02 Micron Technology, Inc. Methods for forming openings in doped silicon dioxide
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
US7094708B2 (en) * 2003-01-24 2006-08-22 Tokyo Electron Limited Method of CVD for forming silicon nitride film on substrate
US7042705B2 (en) * 2003-01-30 2006-05-09 Infineon Technologies Ag Sidewall structure and method of fabrication for reducing oxygen diffusion to contact plugs during CW hole reactive ion etch processing
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
US6897548B2 (en) * 2003-07-02 2005-05-24 Hewlett-Packard Development Company, L.P. Semiconductor differential interconnect
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7109089B2 (en) * 2004-02-27 2006-09-19 Micron Technology, Inc. Semiconductor fabrication using a collar
US7468323B2 (en) * 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
US7244682B2 (en) * 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
KR101232249B1 (ko) * 2004-08-10 2013-02-12 간또 가가꾸 가부시끼가이샤 반도체 기판 세정액 및 반도체 기판 세정방법
JP2008541447A (ja) * 2005-05-13 2008-11-20 サッチェム，インコーポレイテッド 酸化物の選択的な湿式エッチング
US7297639B2 (en) * 2005-09-01 2007-11-20 Micron Technology, Inc. Methods for etching doped oxides in the manufacture of microfeature devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478509A (zh) * 2017-03-15 2019-03-15 株式会社东芝 蚀刻液、蚀刻方法及电子部件的制造方法
CN109478509B (zh) * 2017-03-15 2024-01-12 株式会社东芝 蚀刻液、蚀刻方法及电子部件的制造方法
CN111279460A (zh) * 2017-11-14 2020-06-12 中央硝子株式会社 干式蚀刻方法
CN111279460B (zh) * 2017-11-14 2023-07-18 中央硝子株式会社 干式蚀刻方法
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
CN111834215A (zh) * 2019-04-18 2020-10-27 美光科技公司 用于相对于较少掺杂二氧化硅选择性移除较多掺杂二氧化硅的方法
CN116103047A (zh) * 2022-09-20 2023-05-12 湖北兴福电子材料股份有限公司 一种高选择性蚀刻掺杂氧化硅/碳氮化硅的蚀刻液
CN116103047B (zh) * 2022-09-20 2024-03-12 湖北兴福电子材料股份有限公司 一种高选择性蚀刻掺杂氧化硅/碳氮化硅的蚀刻液

Also Published As

Publication number Publication date
US8512587B2 (en) 2013-08-20
KR20080089507A (ko) 2008-10-06
WO2007100544A2 (en) 2007-09-07
TW200736369A (en) 2007-10-01
US20070262048A1 (en) 2007-11-15
WO2007100544A3 (en) 2007-10-25
EP1994556A2 (en) 2008-11-26
US20070207622A1 (en) 2007-09-06

Similar Documents

Publication Publication Date Title
CN101390200A (zh) 高度选择性掺杂的氧化物蚀刻剂
US7932550B2 (en) Method of forming high aspect ratio structures
US7179706B2 (en) Permeable capacitor electrode
US9263536B2 (en) Methods of fabricating semiconductor devices with electrode support patterns
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
US20140162420A1 (en) Method of fabricating semiconductor devices having vertical cells
KR100541682B1 (ko) 반도체 소자의 캐패시터 형성방법
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
JPH11330398A (ja) シリコン基板において埋め込みプレ―トを形成する方法及びトレンチキャパシタを形成する方法
US7727850B2 (en) Method for forming capacitor of semiconductor device
CN114639638B (zh) 半导体结构的制作方法及半导体结构
KR100609535B1 (ko) 반도체소자의 캐패시터 형성방법
KR100630531B1 (ko) 시스템 온 칩 소자의 제조 방법
KR100333130B1 (ko) 반도체소자의캐패시터형성방법
US20050170603A1 (en) Method for forming a capacitor for use in a semiconductor device
KR100266010B1 (ko) 캐패시터형성방법
KR0159020B1 (ko) 반도체 소자의 저장전극 형성방법
KR100881751B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100703832B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR0132654B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20030049204A (ko) 반도체소자의 캐패시터 형성방법
CN115223989A (zh) 集成组合件及形成集成组合件的方法
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR20030059415A (ko) 반도체소자의 캐패시터 형성방법
KR20040006146A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication