CN101385404A - 电路板的制造工艺和电路板 - Google Patents
电路板的制造工艺和电路板 Download PDFInfo
- Publication number
- CN101385404A CN101385404A CNA2007800052343A CN200780005234A CN101385404A CN 101385404 A CN101385404 A CN 101385404A CN A2007800052343 A CNA2007800052343 A CN A2007800052343A CN 200780005234 A CN200780005234 A CN 200780005234A CN 101385404 A CN101385404 A CN 101385404A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- manufacturing process
- board according
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
根据本发明,提供了电路板的制造工艺,电路板中,具有导体柱的第一基板通过层间粘结剂与具有用于接收导体柱的导体焊盘的第二基板层压,且导体柱与导体焊盘电连接,所述工艺包括:第一步骤,在预定的第一条件下,通过热压将导体焊盘与导体柱结合,期间排列第一基板和第二基板从而使导体焊盘通过层间粘结剂面向导体柱;在预定的第二条件下,热压第一基板和第二基板,期间将导体焊盘与导体柱结合;以及在预定的第三条件下,热压第一基板和第二基板,期间将导体焊盘与导体柱结合。第一、第二和第三条件相互不同。
Description
技术领域
[0001]
本发明涉及电路板的制造工艺和电路板。
背景技术
[0002]
近年来,电子器件的密集化加促了用于这些器件中的电路板(例如挠性印刷线路板)的多层化。一般采用构建(build-up)方法将这些多层电路板层压。构建方法是指将仅由树脂构成的树脂层和导体层堆叠起来,同时在单层间形成层间连接的方法。
[0003]
该构建方法广义上分为两种:形成层间连接前在树脂层中形成通孔的方法,和层压树脂层前形成层间连接的方法。形成层间连接的方法分为在通过镀覆(plating)形成通孔的方法,和通过导电膏(conductivepaste)形成通孔的方法。
[0004]
公开了一种能够提供堆叠通路(stacked-via)且能够增加密度并简化互联设计的方法,其中通过激光在树脂层中形成用于层间连接的细通路(fine via),并用导电粘结剂(例如铜膏)填充该通孔,由此提供电连接(例如参见日本特许公开专利No.1996-316598)。
然而,由于连接是通过导电粘结剂形成的,该方法并不能提供足够可靠的层间电连接。而且,由于该方法需要一种采用导电粘结剂填充细通孔的先进技术,这种方法难以应付更细小的互联图案。
[0005]
因此,代替采用导电粘结剂填充通孔的方法,已经采用了一种使用金属突起(导体柱)的技术。然而(在使用导体柱的情况下),还公开了一种方法,其中,形成层间连接时,导体柱物理性地去除用于与导体焊盘形成连接的层间粘结剂(例如参见日本特许公开专利No.1999-54934)。
然而,该方法不能从导体柱和导体焊盘之间完全去除该层间粘结剂,这可能导致可靠性不足。
[0006]
另选地,提出了另一方法,其中采用上述的导体柱,其尖部具有焊料层(solder layer),在低于该焊料熔点的温度将该导体柱穿过未固化的树脂层以及未固化的粘结剂层,然后向导体焊盘施压(约2.5MPa),然后固化该粘结剂层,该焊料然后熔合并冷却形成焊料接合(例如,参见日本特许公开专利No.1996-195560)。然而,通过施加压力形成层间连接制造电路板时会产生以下现象:例如内层电路发生变形,且由于内层电路的变形导致电路板起皱。特别是,增加堆叠的内部电路层数量会导致更严重的变形和起皱。
[0007]
专利文献1:日本特许公开专利No.1996-316598
专利文献2:日本特许公开专利No.1999-54934
专利文献3:日本特许公开专利No.1996-195560
发明内容
[0008]
根据上述情况,本发明的目的是提供能通过层间连接制造电路板的工艺,在内部电路中没有变形,或内层基板不会起皱。
[0009]
根据本发明,提供一种电路板的制造工艺,所述电路板中,具有导体柱的第一基板通过层间粘结剂与具有用于接收导体柱的导体焊盘的第二基板层压,且导体柱与导体焊盘电连接,所述工艺包括:第一步骤,在预定的第一条件下,通过热压将导体焊盘与导体柱结合,期间排列第一基板和第二基板,从而使导体焊盘通过层间粘结剂面向导体柱;在预定的第二条件下,热压第一基板和第二基板,期间将导体焊盘与导体柱结合;以及在预定的第三条件下,热压第一基板和第二基板,期间将导体焊盘与导体柱结合,其中第一、第二和第三条件互不相同。
根据本发明,第一基板和第二基板之间的结合是通过上述三个步骤进行的。这三个步骤提供了良好的互联,没有在导体焊盘和导体柱之间残留层间粘结剂。
在优选的实施方式中,在第一步骤中层间粘结剂从导体柱和导体焊盘之间被去除;在第二步骤中,导体柱形成圆角(fillet);在第三步骤中,导体柱和导体焊盘形成合金。
本发明包括在去除层间粘结剂、形成圆角和形成合金的最佳预定条件下的这些步骤。因此,可以制造内层电路中没有变形且内层基板中没有起皱的电路板。
附图说明
[0010]
由下面的合适的实施方式和附图的说明使上述和其它目的、特征和优点变得更加明显。
图1是第一基板和第二基板的剖面图。
图2是第一步骤的剖面图。
图3是第二步骤的剖面图。
图4是第三步骤的剖面图。
具体实施方式
[0011]
以下将结合附图说明本发明的实施方式。在所有附图中,共同的元件用相同的符号表示,且不再被重复说明。
[0012]
图1~图4是本发明电路板20的制造工艺的一个实施方式的剖面图。
图1(a)和图1(b)分别是第一和第二基板的剖面图。图2、图3和图4分别是第一步骤、第二步骤和第三步骤的剖面图。
[0013]
根据本发明的一个实施方式,制造电路板20的工艺是制造以下电路板的工艺,在该电路板中具有导体柱14的第一基板16通过层间粘结剂13与具有用于接收导体柱14的导体焊盘17的第二基板18层压,且导体柱14与导体焊盘17电连接,所述工艺包括:第一步骤在预定的第一条件下,通过热压将导体焊盘17与导体柱14结合,期间排列第一基板16和第二基板18,从而使导体焊盘17通过层间粘结剂13面向导体柱14(图2);在预定的第二条件下保持产品,期间将导体焊盘17与导体柱14结合(图3);以及在预定的第三条件下,保持产品,期间将导体焊盘17与导体柱14结合。这里第一、第二和第三条件的温度和压力相互不同。
[0014]
下面将说明每一步骤。
[0015]
制备具有导体柱14的第一基板16和具有用于接收导体柱14的导体焊盘17的第二基板18(图1(a),图1(b))。
第一和第二基材12的实例包括树脂膜,例如聚酰亚胺膜、聚醚醚酮膜、聚醚砜膜和液晶聚合物膜;和层压板例如环氧树脂层压板、酚醛树脂层压板和氰酸酯树脂层压板。其中,优选聚酰亚胺膜代表的树脂膜。因此,可以改善耐热性。而且,可以赋予可挠性。
第一和第二基材12的厚度是,但不限于,优选9~50μm,特别优选12~25μm。厚度在此范围内的话,可以减少用于形成导体柱14的镀覆时间。
[0016]
第一导体电路11和导体焊盘17的材料包括铜箔和铝。其中,优选铜箔。厚度是,但不限于,优选5~50μm,特别优选9~35μm。厚度在此范围内的话,可以通过蚀刻形成非常合适的电路。而且,可以改善第一基材12在形成第一导体电路11后的处理(处理性能)。
[0017]
层间粘结剂13的材料可以是例如环氧树脂粘结剂或丙烯酸树脂粘结剂,其中,优选具有助熔活性(flux activity)的环氧树脂粘结剂。因此,可以提供特别优异的对聚酰亚胺膜的第一基材12的粘结性。
[0018]
层间粘结剂13的厚度是,但不限于,优选8~30μm,特别优选10~25μm。厚度在此范围内的话,可以特别改善粘结性并防止粘结剂流出。
层间粘结剂13可以作为液体涂在第一基材12上,或通过使用真空层压机热压而涂在第一基材12上,后者更加方便,并得到更稳定的层间粘结剂13厚度。
[0019]
作为导体柱14,铜柱是通过使用膏或通过镀覆形成的。随后,由例如合金形成金属覆盖层15。对于导体柱14的高度没有特别的限制,但是从第一基材12形成第一导体电路11的那面的对面起计算,突起优选为2~30μm,特别优选为5~15μm。高度在此范围内的话,导体柱14和导体焊盘17间的连接是稳定的。
[0020]
金属覆盖层15是由金属或合金制成的。金属优选锡。制成金属覆盖层15的合金优选由选自锡、铅、银、锌、铋、锑和铜中的至少两种金属制成。实例包括锡-铅、锡-银、锡-锌、锡-铋、锡-锑、锡-银-铋和锡-铜合金,但是最佳的合金可以不限于具体的金属组合或金属的成分而选定。金属覆盖层的厚度是,但不限于,优选2μm或以上,特别优选3~20μm。厚度在此范围内的话,导体柱14和导体焊盘17之间的连接是稳定的,从而改善可靠性。
[0021]
下面说明第一步骤(图2)。在第一步骤中,去除金属覆盖层15和导体焊盘17之间的层间粘结剂13以形成第一基板16与第二基板18的电连接。
预先,例如通过校准(alignment)使第一基板16和第二基板18对准,期间使用图像识别装置读取形成的作为导体图案的标记,或使用引脚进行校准。将校准的基板在预定温度和预定压力下在减压条件下进行压制。
预定的温度优选210~220℃,特别优选215~220℃。温度在这个范围内的话,层间粘结剂13变软,而金属覆盖层15则没有熔化,使能够从金属覆盖层15和导体焊盘17之间去除层间粘结剂13。温度低于上述范围时,层间粘结剂13软化不足,温度高于上述范围时,金属覆盖层15熔化,导致层间粘结剂13不能被完全去除。
预定压力优选1~4MPa,特别优选1.5~3MPa。压力在这个范围内的话,可以去除金属覆盖层15和导体焊盘17之间的层间粘结剂13。压力低于上述范围时,层间粘结剂13不能被完全去除。压力高于上述范围时,第一基板16和第二基板18会变形,且由于变形,基板会起皱。而且,可能导致层间粘结剂的挤出增加和层间厚度不稳定。在上述条件下,金属覆盖层15和导体焊盘17之间的层间粘结剂13可被适当地去除,且保留的层间粘结剂13可以在第一基板16和第二基板18之间形成牢固的连接。
[0022]
下面说明第二步骤(图3)。在第二步骤中,金属覆盖层15熔化形成圆角。形成圆角改善了导体焊盘17和金属覆盖层15的物理强度。
温度优选215~225℃,特别优选221~225℃。温度在此范围内的话,金属覆盖层15熔化形成合适的圆角,使得第一基板16和第二基板之间的电连接性稳定。
压力优选0.3~2MPa,特别优选0.85~1.5MPa。压力在此范围内的话,圆角可以稳定地形成。而且,当金属覆盖层15已经熔化且压力在上述范围内时,可以减少在第一步骤中第一基板16和第二基板18之间形成的变形(如果有的话)。
[0023]
第一步骤和第二步骤的总加工时间优选20~120秒,特别优选25~45秒。加工时间小于上述范围时,层间粘结剂13可能不能被排除。加工时间大于上述范围时,层间粘结剂13会固化,使不能从金属覆盖层15形成圆角。
[0024]
下面说明第三步骤(图4)。在第三步骤中,在金属覆盖层15与导体柱14和导体焊盘17之间形成金属合金层41。
温度优选240~280℃,特别优选250~270℃。温度在此范围内的话,可以形成稳定的金属合金层,从而改善第一基板16和第二基板之间的电连接可靠性。
压力优选0.3~2MPa,特别优选0.8~1.5MPa。压力在此范围内的话,基板中的内应力降低,使得尺寸稳定且不会产生由于基板热收缩而造成的空隙。
[0025]
第三步骤的加工时间优选1~10分钟,特别优选3~8分钟。加工时间小于上述范围时,难以形成金属合金层,加工时间大于上述范围时,在基板中产生内应力。
[0026]
虽然并不是必须按照第一到第三步骤的顺序,但是由于可以减少工作时间并得到稳定的基板,所以优选这个顺序。
第一到第三步骤中的温度可以按次序逐渐增加。例如第一、第二和第三步骤可以分别在218℃、225℃和260℃下进行。
[0027]
对于加工设备没有特别的限制,只要可以对第一到第三步骤提供预定的温度、预定的时间和加工时间即可,包括使用热板预热到预定温度或使用快速加热器。
[0028]
虽然这里已经参考附图说明了本发明实施方式的制造电路板的工艺,其仅仅是说明本发明,也可以采用上述实施方式以外的各种模式。
例如,在这个实施方式中,已经说明了第一基板和第二基板层压和结合的步骤,但是也可以使用另一种工艺制造电路板,其中在第一基板上形成导体焊盘,并将具有导体柱的基板结合到第一基板的上层。因此,如果需要,可以将多个层加到第一或第二基板上。
[0029]
接下来,将说明在制造本发明的电路板中所用的层间粘结剂。
[0030]
本发明的层间粘结剂含有具有羧基和/或酚羟基的助熔剂活性化合物(flux-active compound)、热固性树脂和成膜树脂。下面说明每个组分。
[0031]
具有羧基和/或酚羟基的焊剂化合物所指的是在一个分子中具有至少一个羧基和/或酚羟基的化合物,其可以是液体或固体。
[0032]
具有羧基的焊剂化合物的实例包括脂肪族酸酐、脂环族酸酐、芳香族酸酐、脂肪族羧酸和芳香族羧酸。具有酚羟基的助熔剂活性化合物的实例包括苯酚。
[0033]
脂肪族酸酐的实例包括琥珀酸酐、聚己二酸酐、聚壬二酸酐和聚癸二酸酐。
[0034]
脂环族酸酐的实例包括甲基四氢酞酸酐、甲基六氢酞酸酐、甲基内亚甲基四氢苯酐(methylhimic anhydride)、六氢酞酸酐、四氢酞酸酐、三烷基四氢酞酸酐和甲基环己二羧酸酐。
[0035]
芳香族酸酐的实例包括酞酸酐、偏苯三酸酐、均苯四酸酐、二苯甲酮四羧酸酐、乙二醇双偏苯三酸酯和甘油三偏苯三酸酯。
[0036]
脂肪族羧酸可以是式(1)表示的化合物。
HOOC-(CH2)n-COOH (1)
式(1)中,n为0~20的整数。
考虑到助熔活性、粘结时的除气和固化粘结剂后弹性模量与玻璃转化温度的平衡,式(1)中的"n"优选3~10。当n为3或以上时,可以抑止固化粘结剂后的弹性模量的增加以改善对粘附物的粘结性。当n为10或以下时,可以抑止弹性模量的降低,从而进一步改善连接可靠性。
式(1)表示的化合物的实例包括戊二酸(HOOC-(CH2)3-COOH;n=3)、己二酸(HOOC-(CH2)4-COOH;n=4)、庚二酸(HOOC-(CH2)5-COOH;n=5)、癸二酸(HOOC-(CH2)8-COOH;n=8)和HOOC-(CH2)10-COOH(n=10)。
脂肪族羧酸的其他实例包括甲酸、乙酸、丙酸、丁酸、戊酸、特戊酸、己酸、辛酸、月桂酸、肉桂酸、棕榈酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富马酸、马来酸、草酸、丙二酸和琥珀酸。
[0037]
芳香族羧酸的实例包括苯甲酸、酞酸、异酞酸、对酞酸、连苯三酸、偏苯三酸、均苯三酸、偏苯四酸、连苯四酸、均苯四酸、苯六甲酸、甲基苯甲酸、二甲苯甲酸、2,3-二甲基苯甲酸、3,5-二甲基苯甲酸(mesitylene acid)、2,3,4-三甲基苯甲酸、甲基苯甲酸、肉桂酸、水杨酸、2,3-二羟基苯甲酸、2,4-二羟基苯甲酸、龙胆酸(2,5-二羟基苯甲酸)、2,6-二羟基苯甲酸、3,5-二羟基苯甲酸、没食子酸(3,4,5-三羟基苯甲酸)、萘甲酸衍生物,例如1,4-二羟基-2-萘甲酸和3,5-二羟基-2-萘甲酸、酚酞啉和二酚酸。
[0038]
具有酚羟基的焊剂化合物的实例包括具有酚羟基的单体,例如苯酚、o-甲酚、2,6-二甲苯酚、p-甲酚、m-甲酚、o-乙基苯酚、2,4-二甲苯酚、2,5-二甲苯酚、m-乙基苯酚、2,3-二甲苯酚、2,4,6-三甲苯酚、3,5-二甲苯酚、p-叔丁基苯酚、儿茶酚、p-叔戊基苯酚、间苯二酚、p-辛基苯酚、p-苯基苯酚、双酚-A、双酚-F、双酚-AF、联苯酚、二烯丙基双酚-F、二烯丙基双酚-A、三苯酚和四苯酚;苯酚酚醛清漆树脂(phenol novolac resins);邻甲酚酚醛清漆树脂;双酚-F-酚醛清漆树脂;和双酚-A酚醛清漆树脂。
[0039]
由于助熔剂活性化合物是三维地并入热固性树脂(例如,环氧树脂)的反应中,优选其为一个分子中具有至少两个可以加成到环氧树脂上的酚羟基和至少一个直接连接到芳香基团的羧基,且对金属氧化物膜有助熔效果(flux effect)的化合物。这样的化合物的实例包括苯甲酸衍生物,例如2,3-二羟基苯甲酸、2,4-二羟基苯甲酸、龙胆酸(2,5-二羟基苯甲酸)、2,6-二羟基苯甲酸、3,4-二羟基苯甲酸、没食子酸(3,4,5-三羟基苯甲酸);萘甲酸衍生物,例如1,4-二羟基-2-萘甲酸、3,5-二羟基-2-萘甲酸和3,7-二羟基-2-萘甲酸;酚酞啉;和二酚酸。
这些助熔剂活性化合物可以单独使用或两种或以上组合使用。
[0040]
助熔剂活性化合物的混合比为粘结剂组合物总量的1wt%或以上,考虑到改善焊剂活性,优选5wt%或以上。没有参与热固性树脂的反应的残余的助熔剂活性化合物会引起位移。因此,为了避免没有参与热固性树脂的反应的残余的助熔剂活性化合物,助熔剂活性化合物的混合比为30wt%或以下,优选25wt%或以下。而且,当比例在这个范围内时,铜箔表面的氧化膜被还原,从而得到非常强且合适的结合。
[0041]
热固性树脂的实例包括环氧树脂,氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、二烯丙基邻苯二甲酸酯树脂和马来酰亚胺树脂。其中,环氧树脂是适合使用的,其具有优异的固化性、储存稳定性,且固化产品的耐热性、耐湿性和耐化学性都优异。
[0042]
所用的环氧树脂可以是在室温下是固体或液体的环氧树脂。而且,树脂可以含有在室温下是固体的环氧树脂和在室温下是液体的环氧树脂。因此,可以进一步改善在树脂熔化行为(melting behavior)的设计自由度。
[0043]
在室温下是固体的环氧树脂的实例包括但不限于,双酚-A型环氧树脂、双酚-S型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、缩水甘油胺型环氧树脂、缩水甘油酯型环氧树脂、三官能团环氧树脂和四官能团环氧树脂。更具体而言,可以含有固体三官能团环氧树脂和甲酚酚醛清漆型环氧树脂。
[0044]
在室温下是液体的环氧树脂可以是双酚-A型环氧树脂或双酚-F型环氧树脂。它们可以组合使用。
[0045]
热固性树脂的混合比优选为粘结剂组合物总量的25~75wt%,更优选45~70wt%。在上述范围内的比例可以提供优异的固化性,并可以设计出合适的熔化行为。
[0046]
热固性树脂可以含有固化剂。固化剂的实例包括酚类、胺类和硫醇类。当使用环氧树脂作为热固性树脂时,考虑到环氧树脂良好的反应性、在固化过程中最小的尺寸变化和固化后合适的物理性质(例如,耐热性、耐湿性等),适合使用酚类。
[0047]
考虑到固化后粘结剂的物理性质,作为固化剂使用的酚类优选为,但不限于,双官能团或多官能团。这样的酚类的实例包括双酚-A、四甲基双酚-A、二烯丙基双酚-A、联苯酚、双酚-F、二烯丙基双酚-F、三苯酚、四苯酚、苯酚酚醛清漆树脂和甲酚酚醛清漆树脂。考虑到熔融粘度、与环氧树脂的反应性和后固化物理性能,适合使用苯酚酚醛清漆树脂和甲酚酚醛清漆树脂。
[0048]
当使用苯酚酚醛清漆树脂作为固化剂时,考虑到确保热固性树脂固化,混合比例如为粘结剂组分总量的5wt%或以上,优选10wt%或以上。残留的没有参与环氧树脂反应的苯酚酚醛清漆树脂会引起位移。因此,为了避免残留的材料,混合比为30wt%或以下,优选25wt%或以下。
当热固性树脂是环氧树脂时,苯酚酚醛清漆树脂的混合比可用其与环氧树脂的当量比定义。具体而言,苯酚酚醛清漆树脂与环氧树脂的当量比为0.5~1.2,优选0.6~1.1,更优选0.7~0.98。通过将苯酚酚醛清漆树脂与环氧树脂的当量比调节到0.5或以上时,可以确保固化后的耐热性和耐湿性,通过将当量比调节到1.2或以下时,固化后残留的没有参与环氧树脂反应的苯酚酚醛清漆树脂会减少,导致优异的耐位移性。
[0049]
固化剂的其他实例可以是,例如熔点为150℃或以上的咪唑化合物。如果咪唑化合物的熔点太低,粘结剂树脂在粉末焊剂移动到电极表面之前固化,导致不稳定的连接和粘结剂储存稳定性的降低。因此,咪唑化合物的熔点优选150℃或以上。熔点为150℃或以上的咪唑化合物的实例包括2-苯基羟基咪唑和2-苯基-4-甲基羟基咪唑。对于咪唑化合物的熔点的上限没有特别的限定,可以合适地选择,例如取决于电路板的结合温度。
[0050]
使用咪唑化合物作为固化剂时,混合比为例如粘结剂组分总量的0.005wt%~10wt%,优选0.01wt%~5wt%。通过将咪唑化合物的混合比调节到0.005wt%或以上,可以更加有效地作为热固性树脂的固化催化剂,以改善粘结剂的固化性。而且,将咪唑化合物的混合比调节到10wt%或以下时,树脂的熔融粘度在焊料的熔化温度时不是太高,因此得到合适的焊料连接结构。另外,粘结剂的储存稳定性可以被进一步改善。
这些固化剂可以单独使用,或两种或以上组合使用。
[0051]
成膜树脂的实例包括苯氧基树脂、聚酯树脂、聚氨酯树脂、聚酰亚胺树脂、硅氧烷修饰的聚酰亚胺树脂、聚丁二烯、聚丙烯、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯-苯乙烯共聚物、聚缩醛树脂、聚乙烯醇丁缩醛树脂、聚乙烯醇乙缩醛树脂、丁基橡胶、氯丁二烯橡胶、聚酰胺树脂、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、聚乙酸乙烯酯、尼龙和丙烯酸橡胶。这些可以单独使用,或两种或以上组合使用。
[0052]
当使用苯氧基树脂作为成膜树脂时,苯氧基树脂的数均分子量优选为5000~15000。通过使用这样的苯氧基树脂,可以降低固化前粘结剂的流动性,使得层间厚度均匀。苯氧基树脂框架可以是,但不限于,双酚-A型、双酚-F型或联苯基型。优选饱和吸水率为1%或以下的苯氧基树脂,因为这样可以避免在结合或焊剂安装过程中的高温下发生起泡或剥离。
[0053]
而且,通过改善与另一树脂的粘结性和相容性,具有腈、环氧基、羟基和/或羧基的树脂可以用作上述成膜树脂,且这样的树脂可以是例如丙烯酸橡胶。
当使用丙烯酸橡胶作为成膜树脂时,可提高制备膜粘结剂期间的膜沉积稳定性。而且,粘结剂的弹性模量会降低,且粘附物与粘结剂之间的残余应力也会降低,从而改善对粘附物的粘结性。
[0054]
成膜树脂的混合比可以是例如粘结剂组分总量的5wt%~45wt%。当含有的成膜树脂在上述范围内时,可以避免对沉积性能的损害和固化后粘结剂的弹性模量的增加,从而进一步改善对粘附物的粘结性。而且,混合比在上述范围内可以避免粘结剂的熔融粘度的增加。
[0055]
本发明的粘结剂可以进一步含有硅烷偶联剂。通过加入硅烷偶联剂,粘结剂与粘附物的粘结性可以得到进一步的改善。硅烷偶联剂的实例包括环氧硅烷偶联剂和含芳香基的氨基硅烷偶联剂。这些可以单独使用,或两种或以上组合使用。硅烷偶联剂的混合比可以是例如粘结剂组分总量的0.01~5wt%。
[0056]
而且,该粘结剂可以含有除了上述组分以外的组分。例如可以合适地加入各种添加剂,以改善树脂的各种性质,例如相容性、稳定性和可加工性。
[0057]
下面将说明本发明的粘结剂的制造工艺。粘结剂可以通过混合助熔剂活性化合物、热固性树脂和成膜树脂,并在预定温度下干燥而制备。
[0058]
在本发明的一个实施方式中,粘结剂的特征在于当粘结剂涂在氧化的铜板表面并在230℃下空气中还原1分钟时,铜板上氧化铜还原比由方程式(1)表示,为70%或以上。助熔剂活性化合物可以还原电路板中电极表面的氧化膜,从而除去氧化膜。氧化铜的还原比为70%或以上,其足以除去氧化膜,从而避免发生不良的连接。而且,考虑到改善结合可能性和结合后在各种环境下的结合可靠性,氧化铜的还原比优选75%或以上,更优选80%或以上。
下面,将说明氧化铜还原的条件(230℃,1分钟)。由于助熔剂活性化合物中的氧化铜的还原是在高于助熔剂活性化合物的熔点温度下开始的,可以根据助熔剂活性化合物,合适地调节氧化铜的还原温度。另一方面,对于电路板中的层间连接,使用了无铅焊料(例如Sn/3.5Ag(221℃)、Sn-3.0Ag-0.5Cu(217℃)和Sn-58Bi(139℃)),其中多数具有230℃或以下的熔点。因此,在本发明的实施方式中,氧化铜的还原温度为230℃。考虑到适于熔化助熔剂活性化合物使氧化铜表面润湿并引发反应的时间,以及还原中的其他变化,还原时间为1分钟。
[0059]
氧化铜(CuO)还原比由方程式(1)表示,且可以通过以下测量方法进行测量。
定义
氧化铜还原比(%)={1-(还原后的O原子浓度)/(氧化后的O原子浓度)}x100——方程式(1)
测量方法
(1)用市售的蚀刻剂对厚度70μm的铜板(Mitsui Mining AndSmelting Company,Limited出品,3EC-3,厚度:2~3μm)进行软蚀刻(soft-etched)。
(2)在空气中于220℃的炉中氧化软蚀刻的铜板30分钟。
(3)在氧化的铜板表面涂25μm厚的粘结剂,并在空气中230℃下还原1分钟。
(4)步骤(3)还原后1分钟,用丙酮除去残留在还原的铜板表面的粘结剂组分。
(5)除去树脂组分之后的铜板立即转移到真空干燥器中,并真空干燥铜板表面。铜板在真空中保存,直到进行ESCA测量。
(6)用等离子处理,将刚氧化的铜板和还原的铜板的表面40的深度除去。然后通过ESCA(ULVAC-PHI Inc.)测量Cu原子浓度和O原子浓度。在真空环境下进行等离子处理和ESCA测量。用等离子处理除去铜板表面40的深度是为了消除氧化表面对测量操作的影响。
ESCA所用的测量条件如下:
(i)光电子离源角(take-off angle):45度
(ii)X-射线源:Alkα-射线(单色)
(iii)分析范围:0.8mmΦ
(7)氧化铜的还原比用方程式(1)计算。
[0060]
本发明的一个实施方式中,粘结剂的特征在于将直径500μm的含锡焊料球(solder ball)放在粘结剂上,并在高出焊料球熔点30℃的温度下加热20秒时,焊料润湿铺展比(solder wet spread rate)由方程式(2)表示,为40%或以上。助熔剂活性化合物可以减少焊料凸块中的氧化膜、降低焊料的表面张力并改善焊剂润湿性。当使用用于电路板金属连接的焊料凸块(solder bump)时,焊料润湿铺展比越大,金属-金属键越强,使得键强度增加。足以防止不良连接的焊料润湿铺展比为40%或以上。考虑到在各种环境下的而结合可能性和结合可靠性,焊料润湿铺展比优选45%或以上,更优选50%或以上。
然后,将说明测量焊料润湿铺展比的条件(在高出焊料球熔点30℃的温度下加热20秒)。温度必须至少高于无铅焊料球的熔点(例如Sn/3.5Pb(221℃)、Sn-3.0Ag-0.5Cu(217℃)和Sn-58Bi(139℃))。而且,为了减少焊料球润湿铺展的变化,在本发明的实施方式中,粘结带(tape)在高出焊料球熔点30℃的温度下加热。考虑到用于移动到焊料球表面并润湿铺展焊料球的所需时间,以及焊料润湿铺展中的其他变化,加热时间为20秒。
[0061]
焊料润湿铺展比由方程式(2)表示,且可以通过以下测量方式测量。
定义
焊料润湿铺展比(%)=[{(焊料球直径)-(润湿铺展后的焊料厚度)}/(焊料球的直径)]×100——方程式(2)
测量方法
(1)在裸铜板上涂15μm厚的粘结剂(Hirai Seimitsu Kogyo Co.,Ltd.)。
(2)将下述直径为500μm的焊料球轻轻置于粘结剂上。
(i)Sn/63Pb(熔点:183℃,Senju Metal Industry Co.Ltd.)
(ii)M31(Sn/Ag/Cu,熔点:217℃,Senju Metal Industry Co.Ltd.)
(iii)L20(Sn/Bi,熔点:138℃,Senju Metal Industry Co.Ltd.)
(3)根据ASTM B 545,将加热板加热到高出加热板上的每个焊料的熔点30℃的温度,加热上述样品20秒。
(4)测量裸铜板上的润湿铺展焊料球的高度。
(5)使用方程式(2),计算焊料润湿铺展比。
[0062]
在本发明的一个实施方式中,厚度100μm的粘结剂在223℃下的熔融粘度为10Pa.·s~10000Pa·s。熔融粘度为10Pa.·s或以上可以避免粘结可靠性由于加热时粘结剂从粘附物溢出而受到损害,并抑制由于这种溢出而污染周边的部件的情况。另外,可以避免起泡和缺陷,例如上下电路板凹陷。而且,可以避免焊料的过量润湿铺展,引起相邻电极之间短路。熔融粘度为10000Pa.·s或以下可以避免由于在焊料凸块与电路板电极金属结合期间消除焊料凸块与电路板电极之间的树脂而导致的不良结合。熔融粘度优选100Pa.·s~3000Pa.·s,特别优选300Pa·s~1500Pa.·s。
[0063]
粘结剂的熔融粘度可以通过以下测量方法测量。
测量方法
使用升温速率为30℃/min、频率为1.0Hz的粘弹测量仪(JASCOInternational Co.,Ltd.),在恒定应变下通过应力测试测量厚度100μm的粘结剂,并测量环境温度223℃(Sn/3.5Ag的熔点)下的粘度。
[0064]
本发明的粘结剂满足氧化铜还原比、焊料润湿铺展比和熔融粘度中的一个、优选2个、更优选全部符合本发明的上述范围。
[0065]
虽然本发明的实施方式已经参考附图进行了说明,这些仅仅是说明本发明,还可以采用上述实施方式以外的各种模式。
实施例
[0066]实施例1
制备层间粘结剂
称量40重量份双酚-A型环氧树脂(Dainippon Ink And Chemicals,Incorporated,EPICLON 840-S)、20重量份酚醛清漆型苯酚树脂(SumitomoBakelite Co.,Ltd.,PR-53647)、20重量份苯氧基树脂(Japan Epoxy Resins Co.,Ltd.,YL-6954,数均分子量:14500)、20重量份酚酞啉(Kanto Chemical Co.,Inc.,试剂基)和100重量份丙酮,混合并搅拌得到层间粘结剂。按照上述说明测量该层间粘结剂的氧化铜还原比,、焊料润湿铺展比和熔融粘度,并得到以下结果:
-氧化铜还原比:85%
-焊料润湿铺展比:
-焊料球
SnPt:55%
SnAgCu:52%
SnBi:54%
-熔融粘度:1000Pa.·s
制备电路板
按照图1~图4说明的步骤制备电路板。
具体而言,在具有厚12μm的铜箔和作为基材的厚25μm的聚酰亚胺膜的双层单面电路板中(由Ube Industries,Ltd生产的SE1310),用UV激光在铜箔的对面形成直径50μm的通路。从基材突出的突出部分的高度为23μm(镀覆高度)且通过蚀刻形成电路。通过在130℃和0.1MPa下在真空层压机中通过热压将具有导体柱的衬底和层间粘结剂结合在一起。然后蚀刻具有12μm厚的铜箔和作为基材的25μm厚的聚酰亚胺膜的双层单面电路板(Arisawa Manufacturing Co.,Ltd生产的PKW1012ECU)以形成电路。通过采用图像处理的对准堆叠后,通过218℃和2MPa的真空压制成型热压基板,然后在225℃和1MPa下压40秒。然后在260℃和1MPa下保持5分钟。
[0067]
实施例2
按照实施例1所述制备电路板,不同在于热压在220℃和2MPa下进行,且压制在221℃和1MPa下进行25秒。
[0068]
对比例1
按照实施例1所述制备电路板,不同在于热压在218℃和2MPa下进行,且压制在225℃和1MPa下进行180秒。
[0069]
对比例2
按照实施例1所述制备电路板,不同在于热压在218℃和5MPa下进行,且压制在225℃和5MPa下进行40秒。
[0070]
对比例3
按照实施例1所述制备电路板,不同在于热压在218℃和5MPa下进行,且压制在225℃和5MPa下进行40秒,然后基板在230℃和1MPa下保持5分钟。
[0071]
表1表示通过实施例1和2以及对比例1、2和3的方法制造的基板的评价结果。实施例1和2的基板表现出良好的性能,同时对比例1、2和3的基板显示出较差的性能。
[0072]表1
实施例1 | 实施例2 | 对比例1 | 对比例2 | 对比例3 | |
结合率 | O | O | Δ | O | O |
连接可靠 | O | O | O | O | × |
电路变形 | O | O | × | × | O |
粘结剂渗 | O | O | O | × | O |
Claims (21)
1.电路板的制造工艺,电路板中具有导体柱的第一基板通过层间粘结剂与具有用于接收所述导体柱的导体焊盘的第二基板层压,且所述导体柱与导体焊盘电连接,
所述工艺包括:
第一步骤,在预定的第一条件下,通过热压将导体焊盘与导体柱结合,期间排列第一基板和第二基板从而使导体焊盘通过层间粘结剂面向导体柱;
在预定的第二条件下,热压第一基板和第二基板,期间导体焊盘与导体柱结合;以及
在预定的第三条件下,热压第一基板和第二基板,期间导体焊盘与导体柱结合,
其中第一条件、第二条件和第三条件互不相同。
2.根据权利要求1所述的电路板的制造工艺,其中所述导体柱覆盖有金属覆盖层。
3.根据权利要求1所述的电路板的制造工艺,其中在所述第一步骤中,去除所述导体柱和导体焊盘之间的层间粘结剂,从而使导体柱与导体焊盘结合。
4.根据权利要求3所述的电路板的制造工艺,其中所述第一条件为温度210℃~220℃,压力1MPa~4MPa。
5.根据权利要求1所述的电路板的制造工艺,其中在所述第二步骤中,所述导体柱形成圆角。
6.根据权利要求5所述的电路板的制造工艺,其中所述第二条件为温度215℃~225℃,压力0.3MPa~2MPa。
7.根据权利要求1所述的电路板的制造工艺,其中在所述第三步骤中,所述导体柱和导体焊盘形成合金。
8.根据权利要求7所述的电路板的制造工艺,其中所述第三条件为温度240℃~280℃,压力0.3MPa~2MPa。
9.根据权利要求1所述的电路板的制造工艺,其中所述第一步骤和第二步骤的总时间为20秒~120秒。
10.根据权利要求1所述的电路板的制造工艺,其中所述第三步骤的时间为1分钟~10分钟。
11.根据权利要求1所述的电路板的制造工艺,其中在所述的第一条件至第三条件中的热压温度按第一条件的温度、第二条件的温度、第三条件的温度的顺序增加。
12.根据权利要求1所述的电路板的制造工艺,其中所述层间粘结剂包括具有羧基和/或酚羟基的助熔剂活性化合物、热固性树脂和成膜树脂。
13.根据权利要求12所述的电路板的制造工艺,其中所述热固性树脂为环氧树脂。
14.根据权利要求12所述的电路板的制造工艺,其中所述热固性树脂包括固化剂。
15.根据权利要求14所述的电路板的制造工艺,其中所述固化剂为咪唑化合物。
16.根据权利要求12所述的电路板的制造工艺,其中所述成膜树脂为苯氧基树脂或丙烯酸橡胶。
17.根据权利要求12所述的电路板的制造工艺,其中所述层间粘结剂进一步包括硅烷偶联剂。
18.根据权利要求12所述的电路板的制造工艺,其中对于所述层间粘结剂,当所述层间粘结剂涂在氧化的铜板表面,然后在空气中230℃下还原1分钟时,由方程式(1)表示的所述铜板的氧化铜还原比为70%或以上,
氧化铜还原比(%)={1-(还原后的O原子浓度)/(氧化后的O原子浓度)}×100——方程式(1)。
19.根据权利要求12所述的电路板的制造工艺,其中对于所述层间粘结剂,当将直径500μm的含锡焊料球置于所述层间粘结剂上,并在高出焊料球熔点30℃的温度下加热20秒时,由方程式(2)表示的焊料润湿铺展比为40%或以上。
焊料润湿铺展比(%)=[{(焊料球直径)-(润湿铺展后的焊剂厚度)}/(焊料球的直径)]×100——方程式(2)
20.根据权利要求12所述的电路板的制造工艺,其中所述层间粘结剂的厚度为100μm,且223℃下的熔融粘度为10Pa.·s~10000Pa.·s。
21.由权利要求1~20中任一项所述的电路板的制造工艺制备的电路板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006035120 | 2006-02-13 | ||
JP035120/2006 | 2006-02-13 | ||
PCT/JP2007/000069 WO2007094129A1 (ja) | 2006-02-13 | 2007-02-08 | 回路基板の製造方法および回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101385404A true CN101385404A (zh) | 2009-03-11 |
CN101385404B CN101385404B (zh) | 2012-07-04 |
Family
ID=38371317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800052343A Expired - Fee Related CN101385404B (zh) | 2006-02-13 | 2007-02-08 | 电路板的制造工艺 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8042263B2 (zh) |
EP (1) | EP1986480A1 (zh) |
JP (1) | JP5012794B2 (zh) |
KR (1) | KR20080093051A (zh) |
CN (1) | CN101385404B (zh) |
MY (1) | MY147728A (zh) |
TW (1) | TW200806142A (zh) |
WO (1) | WO2007094129A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103906379A (zh) * | 2014-02-28 | 2014-07-02 | 奥士康精密电路(惠州)有限公司 | 一种多层印刷电路板的压合方法 |
CN104302124A (zh) * | 2014-08-27 | 2015-01-21 | 无锡长辉机电科技有限公司 | 一种双面挠性印制板的制造工艺 |
CN105557075A (zh) * | 2013-08-16 | 2016-05-04 | 奥斯兰姆施尔凡尼亚公司 | 用于柔性电路的导体焊盘和包括所述导体焊盘的柔性电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG174840A1 (en) * | 2006-10-03 | 2011-10-28 | Sumitomo Bakelite Co | Adhesive tape |
CA2748245A1 (en) * | 2008-12-26 | 2010-07-01 | Sumitomo Bakelite Co., Ltd. | Flexible substrate and electronic device |
JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
JP6358535B2 (ja) * | 2013-04-26 | 2018-07-18 | パナソニックIpマネジメント株式会社 | 配線板間接続構造、および配線板間接続方法 |
JP6554302B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
JP6603467B2 (ja) * | 2014-03-31 | 2019-11-06 | ナミックス株式会社 | 多層配線基板の製造方法、及び多層配線基板 |
JP7119583B2 (ja) * | 2018-05-29 | 2022-08-17 | Tdk株式会社 | プリント配線板およびその製造方法 |
EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
JPH08195560A (ja) | 1995-01-12 | 1996-07-30 | Oki Purintetsudo Circuit Kk | プリント回路基板の製造方法 |
JPH08316598A (ja) | 1995-05-16 | 1996-11-29 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JPH1154934A (ja) | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
US6583198B2 (en) * | 1997-11-28 | 2003-06-24 | Hitachi Chemical Company, Ltd. | Photo curable resin composition and photosensitive element |
US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
JP4593752B2 (ja) | 2000-09-29 | 2010-12-08 | イビデン株式会社 | 多層回路基板の製造方法 |
US7331502B2 (en) * | 2001-03-19 | 2008-02-19 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
JP2004104030A (ja) * | 2002-09-12 | 2004-04-02 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
US6821878B2 (en) * | 2003-02-27 | 2004-11-23 | Freescale Semiconductor, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
JP2005167032A (ja) * | 2003-12-03 | 2005-06-23 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法 |
JP4296975B2 (ja) | 2004-03-24 | 2009-07-15 | 住友ベークライト株式会社 | 多層基板およびその製造方法 |
SG174840A1 (en) * | 2006-10-03 | 2011-10-28 | Sumitomo Bakelite Co | Adhesive tape |
MY149267A (en) * | 2006-12-26 | 2013-08-15 | Sumitomo Bakelite Co | Conductive paste |
-
2007
- 2007-02-08 EP EP07706317A patent/EP1986480A1/en not_active Withdrawn
- 2007-02-08 JP JP2008500413A patent/JP5012794B2/ja not_active Expired - Fee Related
- 2007-02-08 KR KR1020087019910A patent/KR20080093051A/ko not_active Application Discontinuation
- 2007-02-08 MY MYPI20083056A patent/MY147728A/en unknown
- 2007-02-08 WO PCT/JP2007/000069 patent/WO2007094129A1/ja active Application Filing
- 2007-02-08 US US12/160,718 patent/US8042263B2/en not_active Expired - Fee Related
- 2007-02-08 CN CN2007800052343A patent/CN101385404B/zh not_active Expired - Fee Related
- 2007-02-13 TW TW096105199A patent/TW200806142A/zh unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105557075A (zh) * | 2013-08-16 | 2016-05-04 | 奥斯兰姆施尔凡尼亚公司 | 用于柔性电路的导体焊盘和包括所述导体焊盘的柔性电路 |
CN103906379A (zh) * | 2014-02-28 | 2014-07-02 | 奥士康精密电路(惠州)有限公司 | 一种多层印刷电路板的压合方法 |
CN103906379B (zh) * | 2014-02-28 | 2017-01-25 | 奥士康精密电路(惠州)有限公司 | 一种多层印刷电路板的压合方法 |
CN104302124A (zh) * | 2014-08-27 | 2015-01-21 | 无锡长辉机电科技有限公司 | 一种双面挠性印制板的制造工艺 |
Also Published As
Publication number | Publication date |
---|---|
JP5012794B2 (ja) | 2012-08-29 |
CN101385404B (zh) | 2012-07-04 |
US8042263B2 (en) | 2011-10-25 |
EP1986480A1 (en) | 2008-10-29 |
US20100212937A1 (en) | 2010-08-26 |
MY147728A (en) | 2013-01-15 |
JPWO2007094129A1 (ja) | 2009-07-02 |
TW200806142A (en) | 2008-01-16 |
KR20080093051A (ko) | 2008-10-17 |
WO2007094129A1 (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101385404B (zh) | 电路板的制造工艺 | |
KR101633945B1 (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
KR101581984B1 (ko) | 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법 | |
CN101370887B (zh) | 胶带 | |
CN101960932B (zh) | 焊料连接的方法、电子器件及其制造方法 | |
EP2530786A1 (en) | Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device | |
CN102473655A (zh) | 电子部件的制造方法及电子部件 | |
KR20120064701A (ko) | 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치 | |
KR20100022960A (ko) | 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법 | |
CN102576948B (zh) | 导电连接材料和使用其的端子间的连接方法 | |
KR20120092600A (ko) | 도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법 | |
CN102027584A (zh) | 半导体组件的制造方法和半导体组件 | |
JP2007180530A (ja) | 多層配線板および金属接合接着剤 | |
JP5109977B2 (ja) | 接合部構造および接合方法ならびに配線板およびその製造方法 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
JP5493327B2 (ja) | 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法 | |
JP2012160668A (ja) | 電子部品の製造方法 | |
JP2014075317A (ja) | 導電接続シート、半導体装置および電子機器 | |
JP5381774B2 (ja) | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 | |
KR20110002023A (ko) | 수지 조성물, 수지 부착 캐리어 재료, 다층 프린트 배선판 및 반도체 장치 | |
JP5316441B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP5471601B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2011181703A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2014120631A (ja) | 半導体素子の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20140208 |