WO2007094129A1 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
WO2007094129A1
WO2007094129A1 PCT/JP2007/000069 JP2007000069W WO2007094129A1 WO 2007094129 A1 WO2007094129 A1 WO 2007094129A1 JP 2007000069 W JP2007000069 W JP 2007000069W WO 2007094129 A1 WO2007094129 A1 WO 2007094129A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
manufacturing
conductor
substrate
board according
Prior art date
Application number
PCT/JP2007/000069
Other languages
English (en)
French (fr)
Inventor
Masayoshi Kondo
Toshio Komiyatani
Original Assignee
Sumitomo Bakelite Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co., Ltd. filed Critical Sumitomo Bakelite Co., Ltd.
Priority to CN2007800052343A priority Critical patent/CN101385404B/zh
Priority to US12/160,718 priority patent/US8042263B2/en
Priority to EP07706317A priority patent/EP1986480A1/en
Priority to JP2008500413A priority patent/JP5012794B2/ja
Publication of WO2007094129A1 publication Critical patent/WO2007094129A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a circuit board manufacturing method and a circuit board.
  • the build-up method is used as a technique for stacking such multilayer circuit boards.
  • the build-up method is a method of connecting layers between single layers while stacking a resin layer composed only of resin and a conductor layer.
  • This build-up method is broadly divided into a method of forming an interlayer connection after forming a via hole in a resin layer, and a method of stacking a resin layer after forming an interlayer connection portion.
  • the interlayer connection part is divided into a case where the via hole is formed with contact and a case where it is formed with a conductive paste.
  • a fine via hole for interlayer connection is formed in the resin layer with a laser, and the via hole is formed with a conductive adhesive such as copper paste.
  • a conductive adhesive such as copper paste.
  • a method of filling holes and electrically connecting with this conductive adhesive is disclosed (for example, see Patent Document 1).
  • the electrical connection between the layers is made with a conductive adhesive, so the reliability may not be sufficient.
  • advanced technology for embedding a conductive adhesive in fine via holes is also required, making it difficult to cope with further miniaturization of wiring patterns.
  • the conductor post having a solder layer formed at the tip, the conductor post is passed through an uncured resin layer and an uncured adhesive layer at a temperature lower than the melting temperature of the solder, There is also a method of forming a solder joint by pressurizing a conductor pad at about 2.5 MPa, then hardening the adhesive layer, and further melting and cooling the solder (see, for example, Patent Document 3). .
  • Patent Document 1 Japanese Patent Laid-Open No. 8_3 1 6 5 98
  • Patent Document 2 Japanese Patent Laid-Open No. 11-5 4 9 3 4
  • Patent Document 3 Japanese Patent Laid-Open No. 8 _ 1 9 5 5 60
  • the present invention has been made in view of the above circumstances, and provides a method for manufacturing a circuit board by performing interlayer connection, in which there is no distortion of the inner layer circuit or undulation of the inner layer board. It is.
  • a method for manufacturing a circuit board according to the present invention comprises: laminating a first board having a conductor post and a second board having a conductor pad that receives the conductor post via an interlayer adhesive; A circuit board manufacturing method for electrically connecting a post and the conductor pad, wherein the conductor pad is connected to the first board and the second board via the layer indirect adhesive.
  • the layer indirect adhesive does not remain between the conductor pad and the conductor post, and a good connection can be obtained.
  • the interlayer adhesive between the conductor post and the conductor pad is eliminated, in the second step, the conductor post forms a fill, and in the third step, The conductor post and the conductor pad are alloyed.
  • the present invention includes steps of predetermined conditions that are optimal for elimination of interlayer adhesives, fillet formation and alloying. As a result, it is possible to manufacture a circuit board that is free from distortion of the inner layer circuit and slap of the inner layer board.
  • FIG. 1 is a cross-sectional view showing first and second substrates.
  • FIG. 2 is a sectional view showing a first step.
  • FIG. 3 is a sectional view showing a second step.
  • FIG. 4 is a sectional view showing a third step.
  • FIG. 1 to 4 are cross-sectional views showing an embodiment of a method for manufacturing a circuit board 20 according to the present invention.
  • FIG. 1A is a cross-sectional view of the first substrate
  • FIG. 1B is a cross-sectional view of the second substrate
  • 2 is a sectional view showing the first step
  • FIG. 3 is a second step
  • FIG. 4 is a sectional view showing the third step.
  • a method of manufacturing a circuit board 20 according to an embodiment of the present invention includes a conductor post 14
  • the first board having 1 6 and the conductor pad 1 receiving the conductor post 1 4 are laminated and bonded via the interlayer adhesive 1 3 to the second board 1 8 having the conductor post 1 4 and the conductor post 1 4 and the conductor pad 1 7.
  • first base material and the second base material 12 include resin films such as polyimide film, polyether ether ketone film, polyether sulfone film, and liquid crystal polymer film, epoxy resin laminate, phenol resin laminate, A laminate such as a cyanate resin laminate may be used.
  • resin films such as polyimide film, polyether ether ketone film, polyether sulfone film, and liquid crystal polymer film, epoxy resin laminate, phenol resin laminate, A laminate such as a cyanate resin laminate may be used.
  • a resin film typified by a polyimide film is preferable. Thereby, heat resistance can be improved. Furthermore, it can exhibit flexibility.
  • the thickness of the first base material 12 and the second base material 12 is not particularly limited, but is preferably 9 to 50 m, and particularly preferably 12 to 25 m. When the thickness is within the above range, the plating time for forming the conductor post 14 can be shortened.
  • Examples of the material constituting the first conductor circuit 11 and the conductor pad 17 include copper foil and aluminum. Among these, copper foil is preferable. Although not particularly limited, 5 to 50 jUm is preferable, and 9 to 35 jUm is particularly preferable. When the thickness is within the above range, the circuit formability by the etching process is particularly excellent. Furthermore, the first substrate 12 after forming the first conductor circuit 11 1 is also excellent in handling properties (handleability). [0017]
  • the material constituting the interlayer adhesive 13 is preferably an epoxy resin adhesive having flux activity among these, for example, an epoxy resin adhesive and an acryl resin adhesive. Thereby, the adhesiveness with the first base material 12 such as the polyimide film is particularly excellent.
  • the thickness of the interlayer adhesive 13 is not particularly limited, but is preferably 8 to 30 jum.
  • 10 to 25 jum is preferable.
  • the thickness is within the above range, it is particularly excellent in both adhesion and suppression of adhesive bleeding.
  • Interlaminar adhesive 13 can be applied to the first substrate 12 in a liquid manner or heated and pressurized with a vacuum laminator, etc. The latter is simpler and the thickness of the interlaminar adhesive 13 is stabilized. .
  • a copper post is formed by, for example, a paste or a fitting method.
  • the metal coating layer 15 is formed of an alloy or the like.
  • the height of the conductor post 14 is not particularly limited, but it is preferable that the height of the conductor post 14 protrudes 2 to 3 Om from the surface of the first base material 1 2 opposite to the surface on which the first conductor circuit 11 is formed. In particular, it is preferable to project 5 to 15 m. When the height is in the above range, the connection stability between the conductor post 14 and the conductor pad 17 is excellent.
  • the metal coating layer 15 is made of, for example, a metal or an alloy.
  • the metal is preferably made of, for example, tin.
  • the alloy is preferably a metal coating layer 15 composed of at least two kinds of metals selected from tin, lead, silver, zinc, bismuth, antimony, and copper. Examples include tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin-silver-bismuth, and tin-copper, but are limited to metal combinations and compositions. Just choose the best one.
  • the thickness of the metal coating layer is not particularly limited, but is preferably 2 jum or more, particularly preferably 3 to 2 O jUm. When the thickness is within the above range, the connection between the conductor post 14 and the conductor pad 17 is excellent in stability, thereby improving the reliability.
  • the mark formed as a conductor pattern is read and aligned by an image recognition device, the method of aligning with a pin, etc.
  • the aligned substrate is pressed at a predetermined temperature and pressure in a vacuum.
  • the predetermined temperature is preferably 2 10 to 2 20 ° C, and particularly preferably 2 15 to 2 20 ° C.
  • the temperature is within the above range, the interlayer adhesive 13 is softened and the metal coating layer 15 is not melted. Therefore, the interlayer adhesive 13 between the metal coating layer 15 and the conductor pad 17 is removed. Can be eliminated.
  • the temperature is lower than the above temperature, the softening level of the interlayer adhesive 13 is low, and when the temperature is higher than the above temperature, the metal coating layer 15 is melted, so that the interlayer adhesive 13 cannot be completely eliminated.
  • the predetermined pressure is preferably 1 to 4 MPa, particularly 1.5 to 3 MPa.
  • the pressure is within the above range, the interlayer adhesive 13 between the metal coating layer 15 and the conductor pad 17 can be eliminated. If the pressure is lower than the above, the inter-layer adhesive 13 cannot be completely eliminated.
  • the pressure is higher than the above pressure, the first substrate 16 and the second substrate 18 are distorted, or the substrate is wavy due to the strain.
  • the amount of the interlaminar adhesive that oozes out increases and the interlaminar thickness may become unstable. Under the above conditions, the interlayer adhesive 13 between the metal coating layer 15 and the conductor pad 17 can be appropriately removed, and the remaining interlayer adhesive 1 3 allows the first substrate 16 and the second substrate to be removed. 1 and 8 are firmly connected.
  • the metal coating layer 15 is melted to form a fillet shape.
  • the temperature is preferably 2 15 to 2 25 ° C, particularly 2 2 1 to 2 25 ° C. preferable. When the temperature is within the above range, the metal coating layer 15 melts to form a good fillet, so that the electrical connectivity between the first substrate 16 and the second substrate is stabilized.
  • the pressure is preferably 0.3 to 2 MPa, particularly 0.8 to 1.5 MPa. And. When the pressure is within the above range, the shape of the fillet is stabilized. Furthermore, if the metal coating layer 15 is melted and the pressure is in the above range, even if the first substrate 16 and the second substrate 18 are distorted in the first step, it can be relaxed. .
  • the total processing time of the first step and the second step is preferably 20 seconds or more and 120 seconds or less, and particularly preferably 25 seconds to 45 seconds. If the treatment time is shorter than the above range, the interlayer adhesive 13 may not be excluded. If the treatment time is longer than the above range, the interlayer adhesive 13 may be cured and the metal coating layer 15 may not be able to form a fillet.
  • a metal alloy layer 4 1 is formed between 1 5, conductor post 14, and conductor pad 17.
  • the temperature is preferably from 2400 to 2800 ° C, particularly preferably from 2550 to 2700 ° C.
  • a stable metal alloy layer can be formed, and the reliability of electrical connection between the first substrate 16 and the second substrate is improved.
  • the pressure is preferably 0.3 to 2 MPa, particularly preferably 0.8 to 1.5 MPa.
  • the pressure is within the above range, the internal stress of the substrate is small and the dimensions are stable, and no void is generated due to thermal contraction of the substrate.
  • the treatment time of the third step is preferably 1 to 10 minutes, and particularly preferably 3 to 8 minutes. If the amount is less than the above range, the metal alloy layer is difficult to be formed, and if it is more than the above range, an internal stress is applied to the substrate.
  • the temperature used in the first to third steps may be a temperature that increases in the order of the temperatures of the third, second, and first steps. For example, temperatures of 2 18 ° C in the first step, 2 25 ° C in the second step, and 2600 ° C in the third step can be used.
  • Any device that can obtain a predetermined temperature, pressure, and processing time from the first step to the third step is not particularly limited, but is heated to a predetermined temperature in advance. It may be performed using a hot plate or using a rapid heating heater.
  • a conductor pad is formed on the first substrate, and a conductor post is formed on the upper layer of the first substrate. It may be a method of manufacturing a circuit board in which the substrates including the laminated board are laminated and bonded. In this way, a plurality of layers may be added to the desired first substrate or second substrate.
  • the interlayer adhesive of the present invention includes a flux active compound having a carboxyl group and / or a phenolic hydroxyl group, a thermosetting resin, and a film-forming resin.
  • a flux active compound having a carboxyl group and / or a phenolic hydroxyl group a thermosetting resin, and a film-forming resin.
  • the flux compound having a carboxyl group and / or a phenolic hydroxyl group means a compound in which at least one forcel oxyl group and / or phenolic hydroxyl group is present in the molecule. May be.
  • Examples of the flux compound having a carboxyl group include aliphatic acid anhydrides, alicyclic acid anhydrides, aromatic acid anhydrides, aliphatic carboxylic acids, and aromatic carboxylic acids.
  • Examples of the flux active compound having a phenolic hydroxyl group include phenols.
  • Examples of the aliphatic acid anhydride include succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride and polysebacic acid anhydride.
  • Examples of alicyclic acid anhydrides include methyl ⁇ trahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, ⁇ trahydrophthalic anhydride, and trialkyl ⁇ trahydroanhydride. Phthalic acid, And methylcyclohexene dicarboxylic acid anhydride.
  • aromatic acid anhydride examples include phthalic anhydride trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic acid anhydride, ethylene glycol bis trimellitate, glycerol tris trimellitate and the like.
  • Examples of the aliphatic carboxylic acid include compounds represented by the following formula (1):
  • n is an integer of 0 or more and 20 or less.
  • n in the above formula (1) is preferably 3 or more and 10 or less from the balance of the flux activity, the outgas at the time of bonding, the elastic modulus after curing of the adhesive, and the glass transition temperature.
  • n in the above formula (1) is preferably 3 or more and 10 or less from the balance of the flux activity, the outgas at the time of bonding, the elastic modulus after curing of the adhesive, and the glass transition temperature.
  • aliphatic carboxylic acids include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, pivalic acid cabronic acid, strong prillic acid, lauric acid, myristic acid, palmitic acid, stearic acid, acrylic acid, methacrylic acid, Examples include crotonic acid, oleic acid, fumaric acid, maleic acid, oxalic acid, malonic acid, and oxalic acid.
  • Aromatic carboxylic acids include benzoic acid, phthalic acid, isophthalic acid, ⁇ lephthalic acid, hemimellitic acid, trimellitic acid, trimesic acid, melophanic acid, platonic acid, pyromellitic acid, meritic acid, triylic acid , Xylic acid, hemetic acid, mesitylene acid, prenicylic acid, tolyric acid, cinnamate, salicylic acid, 2, 3_dihydroxybenzoic acid, 2, 4_dihydroxybenzoic acid, Ntidine acid (2,5-dihydroxybenzoic acid), 2,6-dihydroxybenzoic acid, 3,5-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid), 1,4-dihydroxy Examples include naphthoic acid derivatives such as 2-naphthoic acid and 3,5-dihydric oxynaphthoic acid; phenolphthaline; diphenolic acid and the like.
  • the flux active compounds having a phenolic hydroxyl group include phenol, o_cresol, 2,6_xylenol, p_cresol, m_cresol, o_ethylphenol, 2,4_xylenol, and 2,5 xylenol. , M _ ethyl phenol, 2, 3 _ xylenol, med!
  • the flux active compound is three-dimensionally incorporated by reaction with a thermosetting resin such as an epoxy resin, at least two phenolic hydroxyl groups that can be added to the epoxy resin in one molecule
  • a thermosetting resin such as an epoxy resin
  • Such compounds include 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5_dihydroxybenzoic acid), 2,6-dihydroxybenzoic acid, 3,4-dihydroxybenzoic acid.
  • Benzoic acid derivatives such as acid, gallic acid (3,4,5-trihydroxybenzoic acid); 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, 3,7-dihydroxy mono 2_Naphthoic acid derivatives such as naphthoic acid; phenolphthalene; and diphenolic acid.
  • These flux active compounds may be used alone or in combination of two or more.
  • the blending amount of the flux active compound is 1% by weight or more, preferably 5% by weight or more, based on the total amount of the blending components of the adhesive. If the thermosetting resin and the unreacted flux active compound remain, it causes migration. Therefore, in order not to leave a flux active compound that does not react with the thermosetting resin, the blending amount of the flux activated compound is 30% by weight or less, preferably 25% by weight or less. Moreover, if it is within the above range, the oxide film on the surface of the copper foil can be reduced to obtain a good bond with high strength.
  • thermosetting resin epoxy resin, oxetane resin, phenol resin, (meth) acrylate resin, unsaturated polyester resin, diallyl phthalate resin, maleimide resin and the like are used.
  • epoxy resins having excellent curability and storage stability, heat resistance of cured products, moisture resistance, and chemical resistance are preferably used.
  • the epoxy resin any one of an epoxy resin solid at room temperature and an epoxy resin liquid at room temperature may be used.
  • the resin may include an epoxy resin that is solid at room temperature and an epoxy resin that is liquid at room temperature. As a result, the degree of freedom in designing the melting behavior of the resin can be further increased.
  • the epoxy resin that is solid at room temperature is not particularly limited.
  • Bisphenol A type epoxy resin, bisphenol S type epoxy resin, phenol nopolac type epoxy resin, cresol nopolac type epoxy resin, glycidylamine type Examples include epoxy resins, glycidyl ester type epoxy resins, trifunctional epoxy resins, and tetrafunctional epoxy resins. More specifically, a solid trifunctional epoxy resin and a cresol novolac type epoxy resin may be included.
  • the epoxy resin that is liquid at room temperature can be a bisphenol A type epoxy resin or a bisphenol F type epoxy resin. Further, these may be used in combination.
  • the blending amount of these thermosetting resins is preferably 25% by weight or more and 75% by weight or less, and more preferably 45% by weight or less with respect to the total amount of the blending components of the adhesive. More than 70% by weight. When the content is within the above range, good curability can be obtained, and good melting behavior can be designed.
  • the thermosetting resin may contain a curing agent.
  • the curing agent include phenols, amines, and thiols.
  • an epoxy resin is used as the thermosetting resin, good reactivity with the epoxy resin, low dimensional change at the time of effect, and appropriate physical properties after curing (for example, heat resistance, moisture resistance, etc.) are obtained.
  • phenols are preferably used.
  • the phenols used as the curing agent are not limited. When considering the physical properties of the adhesive after curing, it is preferably bifunctional or higher. These phenols include bisphenol A, ⁇ tramethylbisphenol A, diallyl bisphenol A, biphenol, bisphenol F, diaryl bisphenol F, trisphenol, tetrakisphenol, phenol nopolacs, cresol nopolacs. Etc. In view of melt viscosity, reactivity with epoxy resin, and physical properties after curing, phenol novolacs and cresol nopolacs can be preferably used.
  • the blending amount thereof is, for example, 5% by weight or more based on the total amount of the blending components of the adhesive from the viewpoint of reliably curing the thermosetting resin.
  • the content is 10% by weight or more.
  • Residual epoxy resin and unreacted phenolic nopolaks can cause migration. Therefore, in order not to remain as a residue, it is 30% by weight or less, preferably 25% by weight or less.
  • the compounding amount of the phenol novolac may be equivalent to the epoxy resin.
  • the equivalent ratio of phenol novolaks to epoxy resin is 0.5 or more and 1.2 or less, preferably 0.6 or more and 1.1 or less, and more preferably 0.7 or more. 0.98 or less.
  • Phenolic novolac tree for epoxy resin By setting the equivalent ratio of fat to 0.5 or more, heat resistance and moisture resistance after curing can be secured, and by setting the equivalent ratio to 1.2 or less, the epoxy resin after curing has not reacted with the epoxy resin. The amount of residual phenol novolak resin can be reduced, and the migration resistance is improved.
  • an imidazole compound having a melting point of 1550 ° C or higher can be used as another curing agent. If the melting point of the imidazole compound is too low, the adhesive resin may harden before the solder powder moves to the electrode surface, resulting in unstable connection, and the storage stability of the adhesive may be reduced. Therefore, the melting point of the imidazole compound is preferably 150 ° C. or higher. Examples of the imidazole compound having a melting point of 1550 ° C. or higher include 2_phenylhydroxyimidazole, 2_phenyl-4-methylhydroxyimidazole, and the like. The upper limit of the melting point of the imidazole compound is not particularly limited, and can be appropriately set according to, for example, the adhesion temperature of the circuit board.
  • the amount thereof For example, the total amount of the ingredients of the adhesive, 0.0 0 5% by weight or more 1 0 wt 0/0 or less, preferably 0. 0 1 weight 0/0 over 5 weight 0/0 or less.
  • the compounding ratio of the imidazole compound By setting the compounding ratio of the imidazole compound to 0.05% by weight or more, the function of the thermosetting resin as a curing catalyst is more effectively exhibited, and the curability of the adhesive is improved. be able to.
  • the resin has a melt viscosity that is not too high at the temperature at which the solder melts, and a good solder joint structure can be obtained.
  • the storage stability of the adhesive can be further improved.
  • These curing agents may be used alone or in combination of two or more.
  • the film-forming resin examples include phenoxy resin, polyester resin, polyurethane resin, polyimide resin, siloxane-modified polyimide resin, polybutadiene, polypropylene, styrene-butadiene-styrene copolymer, styrene-ethylene-butylene-one, Styrene copolymer, polyacetal Resin, polyvinyl propylal resin, polyvinyl acetal resin, butyl rubber, chloroprene rubber, polyamide resin, acrylonitrile-butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer, acrylonitrile-butadiene-styrene copolymer, poly Vinyl acetate, nylon, acrylic rubber, etc. can be used. These may be used alone or in combination of two or more.
  • a phenoxy resin having a number average molecular weight of 500000 to 15500 is preferable.
  • the fluidity of the adhesive before curing can be suppressed and the interlayer thickness can be made uniform.
  • the skeleton of the phenoxy resin include, but are not limited to, bisphenol A type, bisphenol “type, biphenyl skeleton type, etc.
  • the phenoxy resin having a saturated water absorption of 1% or less is used during bonding or This is preferable because the occurrence of foaming and peeling can be suppressed even at high temperatures during solder mounting.
  • a resin having a nitrile group, an epoxy group, a hydroxyl group, or a carboxyl group may be used for the purpose of improving adhesiveness or compatibility with other resins.
  • a resin for example, acrylic rubber can be used.
  • the amount of film-forming resin, for example, against the total amount of ingredients of the adhesive may be 5 wt 0/0 over 4 5 weight 0/0 or less.
  • the adhesive may further include a silane coupling agent. Adhesion of the adhesive to the adherend can be further improved by including a silane coupling agent. Examples of the silane coupling agent include an epoxy silane coupling agent and an aromatic-containing aminosilane coupling agent. These may be used alone or in combination of two or more. Shi amount of silane coupling agent may be a 0.0 to 5 wt 0/0 of the total amount, as would exist ingredients of the adhesive.
  • the adhesive may contain components other than those described above.
  • additives may be added as appropriate to improve nuclide characteristics such as resin compatibility, stability, and workability.
  • the adhesive is obtained by mixing a flux active compound, a thermosetting resin and a film-forming resin and drying at a predetermined temperature.
  • the adhesive is expressed by the following formula (1) when the adhesive is applied to the surface of the oxidized copper plate and reduced in air at 230 ° C for 1 minute.
  • the copper plate has a copper oxide reduction rate of 70 ⁇ 1 ⁇ 2 or more.
  • the flux active compound has a reducing power that reduces the oxide film on the electrode surface of the circuit board and removes the oxide film.
  • the copper oxide reduction rate sufficient for removing the oxide film and preventing the occurrence of poor connection is 70 ⁇ 1 ⁇ 2 or more.
  • the copper oxide reduction rate preferably at 75 ⁇ 1 ⁇ 2 or more, more preferably 800/0 above.
  • the copper oxide reduction conditions (230 ° C, 1 minute) will be described. Since the reducing action of the flux active compound on copper oxide is manifested at a temperature higher than the melting point of the flux active compound, the copper oxide reduction temperature can be appropriately changed depending on the flux active compound.
  • SnZ3.5P 22 1.C
  • Sn _58 B i Lead-free solders such as (1 39 ° C) are used, and most of these have a melting point of 230 ° C or less. Accordingly, embodiments of the present invention In this case, a copper oxide reduction temperature of 230 ° C is used.
  • the reduction time is set to 1 minute in consideration of the time during which the flux active compound melts, gets wet on the surface of copper oxide, and exhibits a reduction action, and variation in the reduction action.
  • the copper oxide (CuO) reduction rate is expressed by the following equation (1) and is obtained by the following measurement method.
  • step (3) Within 1 minute after the reduction treatment in step (3), the adhesive component on the surface of the reduced copper plate is removed with acetone.
  • the adhesive comprises: a tin-containing solder ball having a diameter of 500 jum disposed on the adhesive; when heated at a temperature 30 ° C higher than the melting point of the solder ball for 20 seconds,
  • the solder wetting spread rate expressed by equation (2) is 40% or more.
  • the flux active compound has the effect of reducing the oxide film of the solder bump, reducing the surface tension of the solder, and improving the wettability of the solder.
  • the higher the solder wetting and spreading rate the more the metal-to-metal bond is promoted and the bonding strength increases.
  • the solder wetting spread rate sufficient to prevent the occurrence of poor bonding is 40 ⁇ 1 ⁇ 2 or more. Further, considering the bonding probability and bonding reliability under various environments after bonding, the solder wetting spread rate is preferably 45 o / o or more, more preferably 500/0 or more.
  • the embodiment of the present invention is heated at a temperature 30 ° C. higher than the melting point of the solder pole.
  • the heating time is 20 seconds in consideration of the time until the flux active compound melts and moves to the surface of the solder ball and the solder ball wets and spreads, and the variation of the degree to which the solder wets and spreads.
  • solder wetting spread rate is expressed by the following equation (2) and can be obtained by the following measurement method.
  • Solder wetting spread rate [ ⁇ (Solder ball diameter) one (half after wetting spread) Field thickness) ⁇ / (Solder pole diameter)] X 1 00 ⁇ ⁇ ⁇ Formula (2) (Measurement method)
  • the adhesive has a melt viscosity at a thickness of 100 m and 223 ° C of not less than 10 Pa Pa s and not more than 10,000 Pa Pa s. 1 0 Pa
  • melt viscosity By setting the melt viscosity to s or more, it is possible to suppress a decrease in adhesion reliability due to the adhesive protruding from the adherend during heating, and it is possible to suppress contamination of peripheral materials due to the protrusion. It is also possible to prevent defects such as generation of bubbles and unfilling of the upper and lower circuit boards. Furthermore, the solder spreads too much, and it is possible to prevent any problems when short-circuiting between adjacent electrodes.
  • the melt viscosity is preferably 1 OO P a ⁇ s to 3000 P a ⁇ s, particularly preferably 300 Pa to 1 500 Pa
  • the melt viscosity of the adhesive is determined by the following measuring method. (Measuring method)
  • An adhesive with a thickness of 1 OO m was measured with a viscoelasticity measuring device (manufactured by Jusco International Co., Ltd.) at a heating rate of 30 ° CZm in, a frequency of 1.0 Hz, with a constant strain — stress detection, and S
  • the measured value is the viscosity when the ambient temperature, which is the melting point of nZ3.5 Ag, is 223 ° C.
  • the adhesive of the present invention satisfies one, preferably two, and more preferably all of the copper oxide reduction rate, solder wetting spread rate, and melt viscosity within the above ranges.
  • a circuit board was fabricated according to the process described in FIGS.
  • a 2-layer single-sided circuit board (SE 1 310 made by Ube Industries) with a copper foil of 12 m and a base film thickness of 25 mm, 50 jU m diameter by UV laser from the opposite side of the copper foil Formed vias.
  • the plating height was set to 23 jU m from the base material, and the circuit was formed by etching.
  • the substrate with conductor bumps and the interlayer adhesive were thermocompression bonded with a vacuum laminator at 130 ° C and 0.1 MPa.
  • a circuit was formed by etching a two-layer double-sided circuit board (Arisawa PKW1 01 2 ECU) with 12 jum copper foil and a base film thickness of 25 jUm.
  • thermocompression bonding was performed at 218 ° C and 2MPa using a vacuum press, and 225 ° C and 1MPa were pressed for 40 seconds. After that, it was held at 260 ° C and 1 MPa for 5 minutes.
  • Thermocompression bonding was carried out at 220 ° C and 2MPa, and 221 ° C and 1MPa were pressed for 25 seconds. Otherwise, it was fabricated in the same manner as in Example 1.
  • Table 1 shows the evaluation results of the substrates treated by the methods of Examples 1 and 2 and Comparative Examples 1, 2 and 3. Examples 1 and 2 were good, but Comparative Examples 1, 2, and 3 had defects in substrate performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

 導体ポストを有する第一の基板と、前記導体ポストを受ける導体パッドを有する第二の基板とを層間接着剤を介して積層し、前記導体ポストと前記導体パッドとを電気的に接続する回路基板の製造方法であって、前記第一の基板と前記第二の基板とを、前記層間接着剤を介して、前記導体パッドが前記導体ポストと対向するように配置した状態で、所定の第一の条件で熱圧着して、前記導体パッドと前記導体ポストを接合する第一の工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着する工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第三の条件で熱圧着する工程とを含み、前記第一、第二および第三の条件がそれぞれ異なることを特徴とする製造方法が提供される。

Description

明 細 書
回路基板の製造方法および回路基板
技術分野
[0001 ] 本発明は、 回路基板の製造方法および回路基板に関する。
背景技術
[0002] 近年、 電子機器の高密度化に伴い、 これに用いられるフレキシブルプリン ト配線板等の回路基板の多層化が進んでいる。 このような多層の回路基板を 積層する技術として、 ビルドアップ法が採用されている。 ビルドアップ法と は、 樹脂のみで構成される樹脂層と導体層とを積み重ねながら、 単層間で層 間接続をする方法である。
[0003] このビルドアップ法は、 樹脂層にビアホールを形成してから層間接続する 方法と、 層間接続部を形成してから樹脂層を積層する方法に大別される。 ま た、 層間接続部は、 ビアホールをめつきで形成する場合と、 導電性ペースト で形成する場合等に分けられる。
[0004] スタックドビアが可能で、 かつ高密度化および配線設計の簡易化できる技 術として、 樹脂層に層間接続用の微細ビアホールをレーザーで形成し、 ビア ホールを銅ペースト等の導電性接着剤で穴埋めし、 この導電性接着剤により 電気的に接続を得る方法が開示されている (例えば特許文献 1参照) 。 しかし、 この方法では、 層間の電気的接続を導電性接着剤で行っているた め、 信頼性が十分でない場合がある。 また、 微細なビアホールに導電性接着 剤を埋め込む高度な技術も必要となり、 配線パターンの更なる微細化に対応 することが困難である。
[0005] そこで、 導電性接着剤をビアホールに埋め込む手法に代わって、 金属製の 突起物 (導体ポスト) を使用する技術が使用されている。 しかし、 導体ボス トを使用する場合でも、 層間接続する際に導体ポストが、 層間接着剤を物理 的に排除して導体パッドと接続する方法が開示されている (例えば特許文献 しかし、 この方法では、 導体ポストと導体パッドとの間の層間接着剤を完 全に除去することは難しく、 信頼性が不十分となる場合があつた。
[0006] また、 先端部に半田層を形成した前記導体ポストを用いて、 前記半田の溶 融温度より低温で未硬化の樹脂層および未硬化の接着剤層に該導体ボストを 貫通させて、 導体パッドに 2 . 5 M P a程度で加圧した後、 該接着剤層を硬 化させ、 更に前記半田を溶融■冷却することで半田接合を形成する方法もあ る (例えば特許文献 3参照) 。
しかし、 このように加圧により層間接続を行って回路基板を製造する際に は、 内層回路が歪んだり、 内層回路の歪みに起因して回路基板が波打つ形に なつたりする現象があった。 特に内層回路を重ねる枚数が多いほど、 前記歪 みや浪打ちは顕著となる傾向があつた。
[0007] 特許文献 1 :特開平 8 _ 3 1 6 5 9 8号公報
特許文献 2:特開平 1 1—5 4 9 3 4号公報
特許文献 3:特開平 8 _ 1 9 5 5 6 0号公報
発明の開示
[0008] 本発明は、 上記事情に鑑みてなされたものであり、 層間接続を行って回路 基板を製造する方法において、 内層回路の歪や、 内層基板の波打のない製造 方法を提供するものである。
[0009] 本発明による回路基板の製造方法は、 導体ポストを有する第一の基板と、 前記導体ボストを受ける導体パッドを有する第二の基板とを層間接着剤を介 して積層し、 前記導体ポストと前記導体パッドとを電気的に接続する回路基 板の製造方法であって、 前記第一の基板と前記第二の基板とを、 前記層間接 着剤を介して、 前記導体パッドが前記導体ポストと対向するように配置した 状態で、 所定の第一の条件で熱圧着して、 前記導体パッドと前記導体ポスト を接合する第一の工程と、 前記導体パッドと前記導体ボス卜が接合した状態 で、 前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着するェ 程と、 前記導体パッドと前記導体ポストが接合した状態で、 前記第一の基板 と前記第二の基板とを所定の第三の条件で熱圧着する工程とを含み、 前記第 一、 第二および第三の条件がそれぞれ異なることを特徴とする。 本発明によれば、 第一の基板と第二の基板とを接合するにあたり、 上記の
3工程を含む。 3つの工程により、 導体パッドと導体ポストとの間に層間接 着剤が残存せず、 良好な接続が得られる。
好ましい実施形態においては、 第一の工程において、 導体ポストと導体パ ッドとの間の層間接着剤が排除され、 第二の工程において、 導体ポストがフ ィレツトを形成し、 第三の工程において、 導体ポストと導体パッドとが合金 化する。
本発明は、 層間接着剤の排除、 フィレット形成および合金化に最適な所定 の条件の各工程を含む。 これにより、 内層回路の歪や、 内層基板の浪打のな い回路基板を製造することができる。
図面の簡単な説明
[0010] 上述した目的、 およびその他の目的、 特徴および利点は、 以下に述べる好 適な実施の形態、 およびそれに付随する以下の図面によってさらに明らかに なる。
[図 1 ]第一および第二の基板を示す断面図である。
[図 2]第一の工程を示す断面図である。
[図 3]第二の工程を示す断面図である。
[図 4]第三の工程を示す断面図である。
発明を実施するための最良の形態
[001 1 ] 以下、 本発明の実施形態について、 図面を用いて説明する。 なお、 すべて の図面において、 共通する構成要素には同一符号を付し、 以下の説明におい て詳細な説明を適宜省略する。
[0012] 図 1ないし図 4は、 本発明による回路基板 2 0の製造方法の一実施形態を 示す断面図である。
図 1 ( a ) は第一の基板、 図 1 ( b ) は第二の基板の断面図である。 図 2 は第一の工程、 図 3は第二の工程、 図 4は第三の工程を示す断面図である。
[0013] 本発明の一実施形態による回路基板 2 0の製造方法は、 導体ボスト 1 4を 有する第一の基板 1 6と、 導体ポスト 1 4を受ける導体パッド 1 7有する第 二の基板 1 8とを層間接着剤 1 3を介して積層接着し、 導体ポスト 1 4と導 体パッド 1 7を電気的に接続する回路基板の製造方法であり、 第一の基板 1 6と前記第二の基板 1 8とを、 層間接着剤 1 3を介して、 導体パッド 1 7が 導体ポスト 1 4と対向するように配置して、 導体パッド 1 7と導体ポスト 1 4を所定の第一の条件で接合する第一の工程 (図 2 ) と、 導体パッド 1 7と 導体ポスト 1 4が接合した状態で、 所定の第二の条件で保持する工程 (図 3 ) と、 導体パッド 1 7と導体ポスト 1 4が接合した状態で、 所定の第三の条 件で保持する工程と含む。 ここで、 第一の条件、 第二の条件、 第三の条件は それぞれ、 温度および圧力において異なる。
[0014] 以下、 各工程について説明する。
[001 5] 導体ボスト 1 4を有する第一の基板 1 6と導体ボスト 1 4を受ける導体パ ッド 1 7を有する第二の基板 1 8を用意する (図 1 ( a ) 、 (b ) ) 。 第一基材及び第二基材 1 2としては、 例えばポリイミ ドフイルム、 ポリエ 一テルエーテルケトンフイルム、 ポリエーテルサルホンフイルム、 液晶ポリ マーフイルム等の樹脂フイルム、 エポキシ樹脂積層板、 フエノール樹脂積層 板、 シァネート樹脂積層板等の積層板等が挙げられる。 これらの中でもポリ イミ ドフイルムに代表される樹脂フイルムが好ましい。 これにより、 耐熱性 を向上することができる。 更に、 フレキシブル性を発揮することもできる。 第一基材及び第二基材 1 2の厚さは、 特に限定されないが、 9 ~ 5 0 m が好ましく、 特に 1 2 ~ 2 5 mが好ましい。 厚さが前記範囲内であると、 導体ボスト 1 4を形成するためのめっき時間を短縮することができる。
[001 6] 第一導体回路 1 1及び導体パッド 1 7を構成する材料としては、 例えば銅 はく、 アルミニウム等が挙げられる。 これらの中でも銅はくが好ましい。 特 に限定されないが、 5〜5 0 jU mが好ましく、 特に 9〜3 5 jU mが好ましい 。 厚さが前記範囲内であると、 特にエッチング処理による回路形成性に優れ る。 更に、 第一導体回路 1 1を形成した後の第一基材 1 2のハンドリング性 (取り扱い性) にも優れる。 [0017] 層間接着剤 1 3を構成する材料としては、 例えばエポキシ樹脂系接着剤、 ァクリル樹脂系接着剤等が挙げられるこれらの中でもフラックス活性を有す るエポキシ樹脂系接着剤が好ましい。 これにより、 前記ポリイミ ドフイルム 等の第一基材 1 2との密着性が特に優れる。
[0018] 層間接着剤 1 3の厚さは、 特に限定されないが、 8〜3 0 ju mが好ましく
、 特に 1 0〜2 5 ju mが好ましい。 厚さが前記範囲内であると、 特に密着性 及び接着剤の染み出し抑制の双方に優れる。
層間接着剤 1 3は、 第一基材 1 2に液状塗布する方法、 真空ラミネータ等 で加熱加圧する方法等があるが、 後者の方がより簡便で、 層間接着剤 1 3の 厚みが安定する。
[0019] 導体ボスト 1 4は、 例えばペースト又はめつき法等で、 銅ボストを形成す る。 引き続き、 金属被覆層 1 5を合金等で形成する。 導体ポスト 1 4の高さ は、 特に限定されないが、 第一基材 1 2の第一導体回路 1 1が形成されてい る面と反対側の面から 2 ~ 3 O m突出されることが好ましく、 特に 5 ~ 1 5 m突出させることが好ましい。 高さが前記範囲にあると、 導体ポスト 1 4と導体パッド 1 7との接続安定性に優れる。
[0020] 金属被覆層 1 5は、 例えば金属または合金で構成されている。 前記金属と しては、 例えば錫で構成されていることが好ましい。 前記合金としては、 錫 、 鉛、 銀、 亜鉛、 ビスマス、 アンチモン、 銅から選ばれた少なくとも 2種類 以上の金属で構成される金属被覆層 1 5であることが好ましい。 例えば、 錫 —鉛系、 錫一銀系、 錫一亜鉛系、 錫一ビスマス系、 錫一アンチモン系、 錫一 銀一ビスマス系、 錫一銅系等があるが、 金属組み合わせや組成に限定されず 、 最適なものを選択すればよい。 金属被覆層の厚さは、 特に限定されないが 、 2 ju m以上が好ましく、 特に 3〜2 O jU mが好ましい。 厚さが前記範囲内 であると導体ポスト 1 4と導体パッド 1 7との接続の安定性に優れ、 それに よって信頼性が向上する。
[0021 ] 次に第一の工程について説明する (図 2 ) 。 第一の工程では、 金属被覆層
1 5と導体パッド 1 7との間の層間接着剤 1 3を排除して、 第一の基板 1 6 と第二の基板 1 8が電気的接続を得ている状態である。
予め、 第一の基板 1 6と第二の基板 1 8の位置を合わせるため、 導体バタ ーンとして形成されているマークを画像認識装置により読み取り位置合わせ する方法、 ピンで位置合わせする方法など用いて、 位置合わせを行う。 位置 合わせした基板を真空中で所定の温度、 圧力でプレスする。
前記所定の温度は、 2 1 0〜 2 2 0 °Cが好ましく、 特に 2 1 5〜 2 2 0 °C が好ましい。 温度が前記範囲内であると層間接着剤 1 3が軟化し且つ、 金属 被覆層 1 5が溶融前であるため、 金属被覆層 1 5と導体パッド 1 7との間の 層間接着剤 1 3を排除することができる。 前記温度より低いと層間接着剤 1 3の軟化レベルが低く、 また前記温度より高いと金属被覆層 1 5が溶融する ため、 完全には層間接着剤 1 3を排除することができない。
前記所定の圧力は、 1〜 4 M P aが好ましく、 特に 1 . 5〜 3 M P aが好 ましい。 圧力が前記範囲内であると金属被覆層 1 5と導体パッド 1 7との間 の層間接着剤 1 3を排除することができる。 前記圧力より低いと完全には層 間接着剤 1 3を排除することができない。 前記圧力より高いと第一の基板 1 6及び第二の基板 1 8が歪んだり、 歪に起因して基板が波打つ形になる。 ま た層間接着剤の染み出し量も多くなり、 層間厚みが不安定になる可能性があ る。 上記の条件により、 金属被覆層 1 5と導体パッド 1 7の間の層間接着剤 1 3を適度に排除できるとともに、 残存した層間接着剤 1 3により、 第一の 基板 1 6と第二の基板 1 8とが強固に接続される。
次に第二の工程について説明する (図 3 ) 。 第二の工程では、 金属被覆層 1 5が溶融しフィレツト形状を形成する状態である。 フィレツトを形成する ことにより、 導体パッド 1 7と金属被覆層 1 5との物理的強度が高められる 温度は 2 1 5〜 2 2 5 °Cが好ましく、 特に 2 2 1〜 2 2 5 °Cが好ましい。 温度が前記範囲であると金属被覆層 1 5が溶融し良好なフィレツトを形成す ることで、 第一の基板 1 6と第二の基板の電気的接続性が安定する。
圧力は 0 . 3〜2 M P aが好ましく、 特に 0 . 8〜 1 . 5 M P aが好まし し、。 圧力が前記範囲であるとフィレットの形状が安定する。 更に、 金属被覆 層 1 5が溶融しており、 圧力が前記範囲であれば第一の工程で第一の基板 1 6及び第二の基板 1 8に歪みが生じた場合でも緩和することができる。
[0023] 第一の工程と第二の工程を合わせた処理時間は、 2 0秒以上、 1 2 0秒以 下が好ましく、 特に 2 5秒〜 4 5秒が好ましい。 処理時間が前記範囲より少 ないと層間接着剤 1 3が排除できないことがある。 処理時間が前記範囲より 多いと層間接着剤 1 3が硬化し金属被覆層 1 5がフィレツトを形成すること ができないことがある。
[0024] 次に第三の工程について説明する (図 4 ) 。 第三の工程では、 金属被覆層
1 5と導体ポスト 1 4、 導体パッド 1 7との間で金属合金層 4 1を形成する 状態である。
温度は 2 4 0〜 2 8 0 °Cが好ましく、 特に 2 5 0〜 2 7 0 °Cが好ましい。 温度が前記範囲であると安定した金属合金層を形成することができ、 第一の 基板 1 6と第二の基板の電気的接続信頼性が向上する。
圧力は 0 . 3 ~ 2 M P aが好ましく、 特に 0 . 8 ~ 1 . 5 M P aが好まし し、。 圧力が前記範囲であると基板の内部応力が少なく寸法が安定し、 基板の 熱収縮によるボイ ドも発生しない。
[0025] 第三の工程の処理時間は、 1 ~ 1 0分が好ましく、 特に 3 ~ 8分が好まし し、。 前記範囲より少ないと金属合金層が形成されにくく、 前記範囲より多い と基板に内部応力を与えることになる。
[0026] 第一の工程から第三の工程まで連続して行う必要はないが、 連続して行つ た方が作業時間の短縮になり、 また安定した基板を得られるため好ましい。 また、 第一の工程から第三の工程で用いられる温度は、 第三、 第二、 第一 の工程の温度の順で高くなるような温度であってもよい。 例えば、 第一のェ 程で 2 1 8 °C、 第二の工程で 2 2 5 °C、 第三の工程で 2 6 0 °Cの温度を用い ることができる。
[0027] 第一の工程から第三の工程まで所定の温度、 圧力、 処理時間を得ることが できる装置であれば、 特に限定されないが、 予め所定の温度までに加熱した 熱板を用いて行うもの、 或いは急昇温ヒータを用いて行うものであっても良 い。
[0028] 以上、 図面を参照して本発明の実施形態による回路基板の作製方法につい て述べたが、 これらは本発明の例示であり、 上記以外の様々な構成を採用す ることができる。
例えば、 本実施形態では、 第一の基板、 第二の基板を積層接着する工程に ついて説明してきたが、 第一の基板に導体パッドを形成し、 第一の基板の上 層に導体ボストを含む基板を積層接着した回路基板の製造方法であってもよ し、。 この様に、 複数の層を所望する第一の基板や第二の基板に追加すれば良 い。
[0029] 次いで、 本発明の回路基板の製造において用いられる層間接着剤について 説明する。
[0030] 本発明の層間接着剤は、 カルボキシル基および またはフエノール性水酸 基を有するフラックス活性化合物と、 熱硬化性樹脂と、 フイルム形成性樹脂 とを含む。 以下、 各成分について説明する。
[0031 ] カルボキシル基および またはフヱノール性水酸基を有するフラックス化 合物とは、 分子中に力ルポキシル基および またはフエノール性水酸基が少 なくとも 1つ以上存在する化合物をいい、 液状であっても固体であってもよ い。
[0032] カルボキシル基を有するフラックス化合物としては、 脂肪族酸無水物、 脂 環式酸無水物、 芳香族酸無水物、 脂肪族カルボン酸、 芳香族カルボン酸等が 挙げられる。 フエノール性水酸基を有するフラックス活性化合物としては、 フエノール類が挙げられる。
[0033] 脂肪族酸無水物としては、 無水コハク酸、 ポリアジピン酸無水物、 ポリア ゼライン酸無水物ポリセバシン酸無水物等が挙げられる。
[0034] 脂環式酸無水物としては、 メチル亍トラヒドロ無水フタル酸、 メチルへキ サヒドロ無水フタル酸、 無水メチルハイミック酸、 へキサヒドロ無水フタル 酸、 亍トラヒドロ無水フタル酸、 トリアルキル亍トラヒドロ無水フタル酸、 メチルシクロへキセンジカルボン酸無水物等が挙げられる。
[0035] 芳香族酸無水物としては、 無水フタル酸無水トリメリット酸、 無水ピロメ リット酸、 ベンゾフエノンテトラカルボン酸無水物、 エチレングリコールビ ストリメリテート、 グリセロールトリストリメリテート等が挙げられる。
[0036] 脂肪族カルボン酸としては、 下記式 (1 ) で示される化合物が挙げられる
HOOC- (CH2) n_COOH (1 )
上記式 (1 ) において、 nは、 0以上 20以下の整数である。
また、 フラックス活性、 接着時のアウトガス及び接着剤の硬化後の弾性率 やガラス転移温度のバランスから、 上記式 (1 ) 中の nは、 3以上 1 0以下 が好ましい。 nを 3以上とすることにより、 接着剤の硬化後の弾性率の増加 を抑制し、 被接着物との接着性を向上させることができる。 また、 nを 1 0 以下とすることにより、 弾性率の低下を抑制し、 接続信頼性をさらに向上さ せることができる。
上記式 (1 ) で示される化合物として、 たとえば、 n = 3のグルタル酸 ( HOOC- (CH2) 3-COOH) 、 n = 4のアジピン酸 (HOOC— (CH 2) 4_COOH) 、 n = 5のピメリン酸 (HOOC- (CH2) 5_COOH) 、 n = 8のセバシン酸 (HOOC— (CH2) 8— COOH) および n = 1 0の HOOC- (CH2) 10_ COOH—が挙げられる。
他の脂肪族カルボン酸としては、 蟻酸、 酢酸、 プロピオン酸、 酪酸、 吉草 酸、 ピバル酸カブロン酸、 力プリル酸、 ラウリン酸、 ミリスチン酸、 パルミ チン酸、 ステアリン酸、 アクリル酸、 メタクリル酸、 クロトン酸、 ォレイン 酸、 フマル酸、 マレイン酸、 シユウ酸、 マロン酸、 琥珀酸等が挙げられる。
[0037] 芳香族カルボン酸としては、 安息香酸、 フタル酸、 イソフタル酸、 亍レフ タル酸、 へミメリット酸、 トリメリット酸、 トリメシン酸、 メロファン酸、 プレートニ酸、 ピロメリット酸、 メリット酸、 トリイル酸、 キシリル酸、 へ メリ ト酸、 メシチレン酸、 プレーニチル酸、 トルィル酸、 ケィ皮酸、 サリチ ル酸、 2, 3_ジヒドロキシ安息香酸、 2, 4_ジヒドロキシ安息香酸、 ゲ ンチジン酸 (2, 5—ジヒドロキシ安息香酸) 、 2, 6—ジヒドロキシ安息 香酸、 3, 5—ジヒドロキシ安息香酸、 浸食子酸 (3, 4, 5 _トリヒドロ キシ安息香酸) 、 1 , 4—ジヒドロキシ一 2 _ナフトェ酸、 3, 5 _ジヒド 口キシ一 2 _ナフトェ酸等のナフトェ酸誘導体; フエノールフタリン; ジフ ェノール酸等が挙げられる。
[0038] フヱノール性水酸基を有するフラックス活性化合物としては、 フヱノール 、 o _クレゾール、 2, 6 _キシレノール、 p _クレゾール、 m _クレゾ一 ル、 o _ェチルフエノール、 2, 4 _キシレノール、 2, 5キシレノール、 m _ェチルフエノール、 2, 3 _キシレノール、 メジ! ^一ル、 3, 5—キシ レノール、 p—ターシヤリブチルフヱノール、 カ亍コール、 p—ターシャリ アミルフヱノール、 レゾルシノール、 p—ォクチルフヱノール、 p—フエ二 ルフヱノール、 ビスフヱノール A、 ビスフヱノール F、 ビスフヱノール A F 、 ビフエノール、 ジァリルビスフエノール F、 ジァリルビスフエノール A、 トリスフヱノール、 テトラキスフヱノール等のフヱノール性水酸基を含有す るモノマー類、 フヱノールノポラック樹脂、 o _クレゾールノポラック樹脂 、 ビスフヱノール Fノポラック樹脂、 ビスフヱノール Aノポラック樹脂等が 挙げられる。
[0039] フラックス活性化合物は、 エポキシ樹脂のような熱硬化性樹脂との反応で 三次元的に取り込まれるため、 1分子中にエポキシ樹脂に付加することがで きる少なくとも 2個のフエノール性水酸基と、 金属酸化膜にフラックス作用 を示す芳香族に直接結合したカルボキシル基を一分子中に少なくとも 1個有 する化合物が好ましい。 このような化合物としては、 2, 3—ジヒドロキシ 安息香酸、 2, 4—ジヒドロキシ安息香酸、 ゲンチジン酸 (2, 5 _ジヒド ロキシ安息香酸) 、 2, 6—ジヒドロキシ安息香酸、 3, 4—ジヒドロキシ 安息香酸、 没食子酸 (3, 4, 5—トリヒドロキシ安息香酸) 等の安息香酸 誘導体; 1 , 4—ジヒドロキシ一 2 _ナフトェ酸、 3, 5—ジヒドロキシ一 2 _ナフトェ酸、 3, 7—ジヒドロキシ一 2 _ナフトェ酸等のナフトェ酸誘 導体; フヱノールフタリン; およびジフヱノール酸等が挙げられる。 これらのフラックス活性化合物は、 単独で用いても、 2種以上を組み合わ せて用いてもよい。
[0040] フラックス活性化合物の配合量は、 フラックス活性を向上させる観点では 、 接着剤の配合成分の合計量に対して、 1重量%以上、 好ましくは 5重量% 以上とする。 熱硬化樹脂と未反応のフラックス活性化合物が残留していると 、 マイグレーションの原因となる。 したがって、 熱硬化性樹脂と反応しない フラックス活性化合物が残らないようにするためには、 フラックス活性化合 物の配合量は、 3 0重量%以下、 好ましくは 2 5重量%以下とする。 また、 上記範囲内であると、 銅はく表面の酸化膜を還元し強度の大きい良好な接合 が得られる。
[0041 ] 熱硬化性樹脂としては、 エポキシ樹脂、 ォキセタン樹脂、 フエノール樹脂 、 (メタ) ァクリレート樹脂、 不飽和ポリエステル樹脂、 ジァリルフタレー ト樹脂、 マレイミ ド樹脂等が用いられる。 中でも、 硬化性と保存性、 硬化物 の耐熱性、 耐湿性、 耐薬品性に優れるエポキシ樹脂が好適に用いられる。
[0042] エポキシ樹脂は、 室温で固形のエポキシ樹脂と、 室温で液状のエポキシ樹 脂のうち、 いずれを用いてもよい。 また、 樹脂が室温で固形のエポキシ樹脂 と、 室温で液状のエポキシ樹脂とを含んでもよい。 これにより、 樹脂の溶融 挙動の設計の自由度をさらに高めることができる。
[0043] 室温で固形のエポキシ樹脂としては、 特に限定されるものではなく、 ビス フエノール A型エポキシ樹脂、 ビスフエノール S型エポキシ樹脂、 フエノー ルノポラック型エポキシ樹脂、 クレゾールノポラック型エポキシ樹脂、 グリ シジルァミン型エポキシ樹脂、 グリシジルエステル型エポキシ樹脂、 3官能 エポキシ樹脂、 4官能エポキシ樹脂等が挙げられる。 さらに具体的には、 固 形 3官能エポキシ樹脂とクレゾールノボラック型エポキシ樹脂とを含んでも よい。
[0044] また、 室温で液状のエポキシ樹脂は、 ビスフエノール A型エポキシ樹脂ま たはビスフエノール F型エポキシ樹脂とすることができる。 また、 これらを 組み合わせて用いてもよい。 [0045] これらの熱硬化性樹脂の配合量は、 接着剤の配合成分の合計量に対して、 好ましくは、 2 5重量%以上 7 5重量%以下であり、 より好ましくは 4 5重 量%以上 7 0重量%以下である。 上記範囲とすることにより、 良好な硬化性 が得られると共に、 良好な溶融挙動の設計が可能となる。
[0046] 熱硬化性樹脂は、 硬化剤を含んでもよい。 硬化剤としては、 フエノール類 、 アミン類、 チオール類が挙げられる。 熱硬化性樹脂としてエポキシ樹脂が 用いられる場合、 このエポキシ樹脂との良好な反応性、 効果時の低寸法変化 および硬化後の適切な物性 (例えば、 耐熱性、 耐湿性等) が得られるという 点で、 フヱノール類が好適に用いられる。
[0047] 硬化剤として用いられるフエノール類としては、 限定されるものではない 力 接着剤の硬化後の物性を考えた場合、 2官能以上が好ましい。 これらの フエノール類としては、 ビスフエノール A、 亍トラメチルビスフエノール A 、 ジァリルビスフエノール A、 ビフエノール、 ビスフエノール F、 ジァリル ビスフエノール F、 トリスフエノール、 テトラキスフエノール、 フエノール ノポラック類、 クレゾールノポラック類等が挙げられる。 溶融粘度、 ェポキ シ樹脂との反応性および硬化後の物性を考えた場合、 フエノールノボラック 類およびクレゾールノポラック類を好適に用いることができる。
[0048] 硬化剤としてフエノールノボラック類が用いられる場合、 その配合量は、 熱硬化性樹脂を確実に硬化させる観点では、 例えば、 接着剤の配合成分の合 計量に対して、 5重量%以上、 好ましくは 1 0重量%以上とする。 エポキシ樹 脂と未反応のフエノールノポラック類が残留していると、 マイグレーション の原因となる。 したがって、 残渣として残らないようにするためには、 3 0 重量%以下、 好ましくは 2 5重量%以下とする。
熱硬化性樹脂がエポキシ樹脂である場合、 フエノールノボラック類の配合 量は、 エポキシ樹脂に対する当量比できていしてもよい。 具体的には、 ェポ キシ樹脂に対するフエノールノボラック類の当量比は、 0 . 5以上 1 . 2以 下であり、 好ましくは 0 . 6以上 1 . 1以下であり、 さらに好ましくは 0 . 7以上 0 . 9 8以下である。 エポキシ樹脂に対するフエノールノボラック樹 脂の当量比を 0 . 5以上とすることで、 硬化後の耐熱性、 耐湿性を確保する ことができ、 この当量比を 1 . 2以下とすることで、 硬化後のエポキシ樹脂 と未反応の残留フエノールノボラック樹脂の量を低減することができ、 耐マ ィグレーション性が良好となる。
[0049] 他の硬化剤としては、 例えば、 融点が 1 5 0 °C以上のィミダゾール化合物 を使用することができる。 イミダゾール化合物の融点が低すぎると、 半田粉 が電極表面へ移動する前に接着剤の樹脂が硬化してしまい接続が不安定にな つたり、 接着剤の保存性が低下する懸念がある。 そのため、 イミダゾール化 合物の融点は、 1 5 0 °C以上が好ましい。 融点が 1 5 0 °C以上のイミダゾー ル化合物としては、 2 _フエニルヒドロキシイミダゾール、 2 _フエニル一 4—メチルヒドロキシイミダゾール等が挙げられる。 なお、 イミダゾール化 合物の融点の上限に特に制限はなく、 例えば回路基板の接着温度に応じて適 宜設定することができる。
[0050] 硬化剤としてイミダゾール化合物が使用される場合、 その配合量は、 例え ば、 接着剤の配合成分の合計量に対して、 0 . 0 0 5重量%以上 1 0重量0 /0 以下、 好ましくは 0 . 0 1重量0 /0以上 5重量0 /0以下とする。 イミダゾール化 合物の配合比を 0 . 0 0 5重量%以上とすることにより、 熱硬化性樹脂の硬 化触媒としての機能をさらに効果的に発揮させて、 接着剤の硬化性を向上さ せることができる。 また、 イミダゾール化合物の配合比を 1 0重量%以下と することにより、 半田が溶融する温度において樹脂の溶融粘度が高すぎず、 良好な半田接合構造が得られる。 また、 接着剤の保存性をさらに向上させる ことができる。
これらの硬化剤は、 単独で用いてもよいし、 2種類以上を組み合わせて用 いてもよい。
[0051 ] フィルム形成性樹脂としては、 たとえば、 フヱノキシ樹脂、 ポリエステル 樹脂、 ポリウレタン樹脂、 ポリイミ ド樹脂、 シロキサン変性ポリイミ ド樹脂 、 ポリブタジエン、 ポリプロピレン、 スチレン一ブタジエン一スチレン共重 合体、 スチレン一エチレン一ブチレン一スチレン共重合体、 ポリアセタール 樹脂、 ポリビニルプチラール樹脂、 ポリビニルァセタール樹脂、 プチルゴ厶 、 クロロプレンゴム、 ポリアミ ド樹脂、 アクリロニトリル一ブタジエン共重 合体、 アクリロニトリル一ブタジエン一アクリル酸共重合体、 ァクリロニト リル一ブタジエン一スチレン共重合体、 ポリ酢酸ビニル、 ナイロン、 ァクリ ルゴム等を用いることができる。 これらは、 単独で用いても、 2種以上を組 み合わせて用いてもよい。
[0052] フィルム形成性樹脂として、 フヱノキシ樹脂が用いられる場合、 その数平 均分子量が 5 0 0 0〜 1 5 0 0 0であるフエノキシ樹脂が好ましい。 このよ うなフエノキシ樹脂を用いることにより、 硬化前の接着剤の流動性を抑制し 、 層間厚みを均一にすることができる。 フエノキシ樹脂の骨格は、 ビスフエ ノール Aタイプ、 ビスフエノール「タイプ、 ビフエニル骨格タイプなどが挙 げられるが、 これらに限定されない。 好ましくは、 飽和吸水率が 1 %以下で あるフエノキシ樹脂が、 接合時やはんだ実装時の高温下においても発泡や剥 離などの発生を抑えることができるため、 好ましい。
[0053] また、 上記フイルム形成性樹脂として、 接着性や他の樹脂との相溶性を向 上させる目的で、 二トリル基、 エポキシ基、 水酸基、 カルボキシル基を有す るものを用いてもよく、 このような樹脂として、 たとえばアクリルゴムを用 いることができる。
フイルム形成性樹脂として、 アクリルゴムが用いられる場合、 接着剤をフ イルム状に作製する際の成膜安定性を向上させることができる。 また、 接着 剤の弾性率を低下させ、 被接着物と接着剤間の残留応力を低減することがで きるため、 被接着物に対する密着性を向上させることができる。
[0054] フィルム形成性樹脂の配合量は、 例えば、 接着剤の配合成分の合計量に対 して、 5重量0 /0以上 4 5重量0 /0以下とすることができる。 フィルム形成性樹 脂が上記範囲内で配合される場合、 成膜性の低下が抑制されるとともに、 接 着剤の硬化後の弾性率の増加が抑制されるため、 被接着物との密着性をさら に向上させることができる。 また、 上記範囲内とすることにより、 接着剤の 溶融粘度の増加が抑制される。 [0055] また、 この接着剤は、 シランカップリング剤をさらに含んでもよい。 シラ ンカップリング剤を含む構成とすることにより、 接着剤の被接着物への密着 性をさらに高めることができる。 シランカップリング剤としては、 エポキシ シランカップリング剤、 芳香族含有ァミノシランカップリング剤等が挙げら れる。 これらは単独で用いても、 2種以上を組み合わせて用いてもよい。 シ ランカップリング剤の配合量は、 接着剤の配合成分の合計量に対して、 たと えば 0. 0 1〜5重量0 /0とすることができる。
[0056] さらに、 この接着剤は、 上記以外の成分を含んでいてもよい。 例えば、 樹 脂の相溶性、 安定性、 作業性等の核種特性向上のため、 添加剤を適宜添加し てもよい。
[0057] 本発明の接着剤の作製方法について説明する。 接着剤は、 フラックス活性 化合物、 熱硬化性樹脂およびフィルム形成性樹脂を混合し、 所定の温度で乾 燥することにより得られる。
[0058] 本発明の一実施形態において、 接着剤は、 酸化処理した銅板の表面に接着 剤を塗布して、 大気中、 230°Cで 1分間還元処理したとき、 下記式 ( 1 ) で表される銅板の酸化銅還元率が 70<½以上である。 フラックス活性化合物 は、 回路基板の電極表面の酸化膜を還元し、 酸化膜を取り除く還元力を有す る。 酸化膜が取り除かれて、 接続不良の発生が防止されるのに十分な酸化銅 還元率は、 70<½以上である。 また、 接合確率を高め、 接合後の種々の環境 下における接合信頼性を考慮すると、 酸化銅還元率は 75<½以上であること が好ましく、 さらに好ましくは 800/0以上である。
次に、 この酸化銅還元条件 (230°C、 1分間) について説明する。 フラ ックス活性化合物の、 酸化銅に対する還元作用は、 フラックス活性化合物の 融点より高い温度で発現するため、 酸化銅還元温度はフラックス活性化合物 によって適宜変更することが可能である。 一方、 回路基板の層間接続の際に は、 S nZ3. 5 P b (22 1。C) 、 S n— 3. 0 A g-O. 5 C u (2 1 7°C) 、 S n _58 B i ( 1 39 °C) などの鉛フリーの半田が使用され、 こ れらのほとんどの融点は、 230°C以下である。 従って、 本発明の実施形態 において、 230°Cの酸化銅還元温度を用いる。 また、 還元時間は、 フラッ クス活性化合物が溶融し、 酸化銅の表面に濡れ、 および還元作用を示す時間 、 ならびに還元作用のばらつきを考慮して、 1分間とする。
酸化銅 (C uO) 還元率は、 以下の式 (1 ) で表され、 下記の測定方法に より求められる。
(定義)
酸化銅還元率 (%) =
{ 1 - (還元処理後の O原子濃度) Z (酸化処理後の O原子濃度) } X 1 0 0
■ ■ ■式 (1 )
(測定方法)
(1 ) 70〃m厚の銅板 (三井金属 (株) 社製、 3 EC_3、 2〜 3〃 m厚 ) を市販のエッチング液でソフ トエッチングする。
(2) ソフ トエッチングした銅板をオーブンで、 大気中、 220°Cで、 30 分間酸化処理する。
(3) 酸化処理した銅板の表面に 25 m厚の接着剤を塗布し、 大気中、 2 30°Cで、 1分間還元処理をする。
(4) 工程 (3) の還元処理後、 1分以内に、 還元処理した銅板の表面にあ る接着剤成分をアセトンで除去する。
(5) 樹脂成分を除去した銅板を速やかに真空デシケータに移し、 真空乾燥 を実施し銅板方面を乾燥させる。 また、 銅板は ESC A測定まで真空を維持 した状態で保存する。
(6) 酸化処理のみの銅板および還元処理した銅板の表面 4 OAをプラズマ 処理により除去する。 次いで、 ESCA (U LVAC PH I社製) により C uおよび O原子濃度を測定する。 プラズマ処理と E S C A測定は真空中雰 囲気で実施する。 銅板の表面 4 OAをプラズマ処理により除去する目的は、 測定時のハンドリングの際に、 表面が酸化された分の影響を取り除くためで あ^ o また、 用いる ESCA測定条件は以下である :
( i ) 光電子脱出角 45 d e g
( i i ) X線源 A I kひ線 (モノクロ)
( i i i ) 分析範囲 0. 8 mmO)。
(7) 上記の式 (1 ) により、 酸化銅還元率を算出する。
[0060] 本発明の一実施形態において、 接着剤は、 接着剤上に直径が 500 jumの スズ含有半田ボールを配置し、 半田ボールの融点より 30°C高い温度で 20 秒加熱したとき、 下記式 (2) で表される半田濡れ拡がり率が 40%以上で ある。 フラックス活性化合物は、 半田バンプの酸化膜を還元し、 半田の表面 張力を低下させ、 半田の濡れを良くする作用を有する。 半田バンプを用いて 回路基板を金属接合する場合、 半田の濡れ拡がり率が大きい程、 金属間結合 が助長され、 接合強度が増加する。 接合不良の発生が防止されるのに十分な 半田濡れ拡がり率は、 40<½以上である。 また、 接合確率を高め、 接合後の 種々の環境下における接合信頼性を考慮すると、 半田濡れ拡がり率は、 45 o/o以上であることが好ましく、 さらに好ましくは 500/0以上である。
次に、 半田濡れ拡がり率の測定条件 (半田ポールの融点より 30°C高い温 度で、 20秒加熱) について説明する。 少なくとも S nZ3. 5 P b (22 1 °C) 、 S n -3. 0 A g-0. 5 C u (21 7 °C) 、 S n - 58 B i (1 39 °C) などの鉛フリ一の半田ポールの融点より高くする必要がある。 また 、 半田ポールが濡れ拡がる程度のばらつきを低減するために、 本発明の実施 形態においては、 半田ポールの融点よりも 30°C高い温度で加熱する。 加熱 時間は、 フラックス活性化合物が溶融し、 半田ボールの表面に移動し、 半田 ボールが濡れ拡がるまでの時間、 および半田が濡れ拡がる程度のばらつきを 考慮して、 20秒とする。
[0061] 半田濡れ拡がり率は、 以下の式 (2) で表され、 下記の測定方法により求 められる。
(定義)
半田濡れ拡がり率 (。/。) = [ { (半田ボールの直径) 一 (濡れ拡がり後の半 田厚み) } / (半田ポールの直径) ] X 1 00 ■ ■ ■式 (2) (測定方法)
(1 ) ベア C u板 (平井精密工業社 (株) 製) に、 接着剤を厚み 1 5 mに なるように塗布する。
(2) 接着剤上に下記の直径が 500 mの半田ボールを静置する。
( i ) S n/63 P b (融点 1 83°C、 千住金属工業 (株) 社製)
( i i ) M31 (S nZA gZC u、 融点 21 7°C、 千住金属工業 (株) 社製)
( i i i ) L 20 (S n/B i、 融点 1 38°C、 千住金属工業 (株) 社製
)
(3) AS TM B 545に準じて、 各半田の融点よりも 30°C高い温度 にホットプレートを加熱し、 上記サンプルをホットプレート上で 20秒間加 熱する。
(4) ベア C u板上に濡れ拡がった半田ポールの高さを計測する。
(5) 上記の式 (2) により、 半田濡れ拡がり率を算出する。
[0062] 本発明の一実施形態において、 接着剤は、 厚み 1 00 m、 223°Cにお ける溶融粘度が 1 0 P a ■ s以上 1 0000 P a ■ s以下である。 1 0 P a
■ s以上の溶融粘度とすることにより、 加熱時に接着剤が被接着物からはみ 出すことによる接着信頼性の低下を抑制でき、 また、 はみ出しによる周辺部 材の汚染も抑制することができる。 また、 気泡の発生、 上下回路基板の未充 填等の不良も防止することができる。 さらに、 半田が濡れ拡がりすぎてしま し、、 隣接電極間でショートするといつた問題も防止することが可能となる。
1 0000 P a ■ s以下とすることで、 半田バンプと回路基板電極が金属接 合する際に、 半田バンプと回路基板電極間の樹脂が排除されるため接合不良 を抑制することが可能となる。 溶融粘度は、 好ましくは 1 OO P a ■ s以上 3000 P a ■ s以下であり、 特に好ましくは 300 P a以上 1 500 P a
■ s以下である。
[0063] 接着剤の溶融粘度は、 以下の測定方法により求められる。 (測定方法)
厚み 1 OO mの接着剤を、 粘弾性測定装置 (ジャスコインターナショナ ル (株) 社製) で昇温速度 30°CZm i n、 周波数 1. 0 H zで、 歪み一定 —応力検知で測定し、 S nZ3. 5 A gの融点である雰囲気温度が 223°C の時の粘度を測定値とする。
[0064] 本発明の接着剤は、 上記範囲の酸化銅還元率、 半田濡れ拡がり率および溶 融粘度のうちの 1つ、 好ましくは 2つ、 さらに好ましくは全てを満たす。
[0065] 以上、 図面を参照して本発明の実施形態について述べたが、 これらは本発 明の例示であり、 上記以外の様々な構成を採用することができる。
[0066] (実施例 1 )
(層間接着剤の調製)
ビスフエノール A型エポキシ樹脂 (大日本インキ化学工業 (株) 製 ェピ クロン 840— S) を 40重量部、 ノポラック型フエノール樹脂 (住友べ一 クライ ト (株) 製 PR—53647) を 20重量部、 フエノキシ樹脂 (ジ ャパンエポキシレジン (株) 製 Y L— 6954 数平均分子量: 1 450 0) を 20重量部、 フエノールフタリン (関東化学 (株) 製 試薬) を 20 重量部、 アセトン 1 00重量部を測り取り混合攪拌して層間接着剤を得た。 この層間接着剤の、 酸化銅還元率、 半田濡れ拡がり率及び溶融粘度を上記の 方法により測定したところ、 以下の結果が得られた。
■酸化銅還元率: 85 %
■半田濡れ拡がり率:
半田ボール
S n P t 55%
S n A g C u 52%
S n B i 54%
■溶融粘度: 1 000 P a ■ s
(回路基板の作製) 図 1 ~ 4で説明した工程に沿つて回路基板を作製した。
すなわち、 銅はくが 1 2 m、 基材がポリイミ ドフイルム厚み 25 の 2層片面回路基板 (宇部興産製 S E 1 31 0) を、 銅はくとは反対面から 、 UVレーザーにより 50 jU m径のビアを形成した。 めっき高さを基材から の突起量を 2 3 jU mとし、 エッチングにより回路を形成した。 この導体ボス ト付基板と層間接着剤を真空ラミネータにて 1 30°C、 0. 1 MP aの条件 で熱圧着した。 次に銅はくが 1 2jum、 基材がポリイミ ドフィルム厚み 25 jU mの 2層両面回路基板 (有沢製作所製 PKW1 01 2 ECU) をエッチ ングにより回路形成した。 画像処理による位置合わせ積層を行い、 真空プレ スにて 21 8°C、 2M P aで熱圧着、 225°C、 1 MP aを 40秒間でプレ スした。 その後、 260°C、 1 MP aで 5分間ホールドした。
[0067] (実施例 2)
220°C、 2M P aで熱圧着、 221 °C、 1 M P aを 25秒間でプレスし た。 それ以外は、 実施例 1 と同様な方法で作製した。
[0068] (比較例 1 )
21 8°C、 2M P aで熱圧着、 225°C、 1 M P aを 1 80秒間でプレス した。 それ以外は、 実施例 1 と同様な方法で作製した。
[0069] (比較例 2)
21 8°C、 5M P aで熱圧着、 225°C、 5 M P aを 40秒間でプレスし た。 それ以外は、 実施例 1 と同様な方法で作製した。
[0070] (比較例 3 )
21 8°C、 5M P aで熱圧着、 225°C、 5 M P aを 40秒間でプレスし た後、 230°C、 1 MP aで 5分間ホールドした。 それ以外は、 実施例 1 と 同様な方法で作製した。
[0071] 実施例 1、 2、 比較例 1、 2、 3の方法で処理した基板の評価結果を表 1 に示す。 実施例 1、 2は良好であるが、 比較例 1、 2、 3は、 基板の性能上 不具合があった。
[0072] ほ 1]
Figure imgf000023_0001

Claims

請求の範囲
[1] 導体ボストを有する第一の基板と、 前記導体ボストを受ける導体パッドを 有する第二の基板とを層間接着剤を介して積層し、 前記導体ポストと前記導 体パッドとを電気的に接続する回路基板の製造方法であって、
前記第一の基板と前記第二の基板とを、 前記層間接着剤を介して、 前記導 体パッドが前記導体ポストと対向するように配置した状態で、 所定の第一の 条件で熱圧着して、 前記導体パッドと前記導体ボストを接合する第一の工程 前記導体パッドと前記導体ボス卜が接合した状態で、 前記第一の基板と前 記第二の基板とを所定の第二の条件で熱圧着する工程と、
前記導体パッドと前記導体ボス卜が接合した状態で、 前記第一の基板と前 記第二の基板とを所定の第三の条件で熱圧着する工程と、
を含み、 前記第一、 第二および第三の条件がそれぞれ異なることを特徴とす る製造方法。
[2] 前記導体ボストは、 金属被覆層で覆われている、 請求項 1に記載の回路基 板の製造方法。
[3] 前記第一の工程において、 前記導体ポストと前記導体パッドとの間の前記 層間接着剤が排除されて、 前記導体ポストと前記導体パッドが接合される、 請求項 1に記載の回路基板の製造方法。
[4] 前記第一の条件は、 21 0°C以上、 220°C以下の温度、 1 MP a以上、
4MP a以下の圧力である、 請求項 3に記載の回路基板の製造方法。
[5] 前記第二の工程において、 前記導体ボス卜がフィレツトを形成する、 請求 項 1に記載の回路基板の製造方法。
[6] 前記第二の条件は、 21 5°C以上、 225°C以下の温度、 0. 3MP a以 上、 2MP a以下の圧力である、 請求項 5に記載の回路基板の製造方法。
[7] 前記第三の工程において、 前記導体ポストと前記導体パッドとが合金化さ れる、 請求項 1に記載の回路基板の製造方法。
[8] 前記第三の条件は、 240°C以上、 280°C以下の温度、 0. 3MP a以 上、 2 M P a以下の圧力である、 請求項 7に記載の回路基板の製造方法。 前記第一の工程と前記第二の工程の合計時間が、 2 0秒以上、 1 2 0秒以 下である、 請求項 1に記載の回路基板の製造方法。
前記第三の工程の時間が、 1分以上、 1 0分以下である、 請求項 1に記載 の回路基板の製造方法。
前記第一から第三の条件における熱圧着の温度は、 第三の条件の温度、 第 二の条件の温度、 第一の条件の温度の順に高い、 請求項 1に記載の回路基板 の製造方法。
前記層間接着剤は、 カルボキシル基おょび またはフエノール性水酸基を 有するフラックス活性化合物と、 熱硬化性樹脂と、 フィルム形成性樹脂とを 含む、 請求項 1に記載の回路基板の製造方法。
前記熱硬化性樹脂はエポキシ樹脂である、 請求項 1 2に記載の回路基板の 製造方法。
前記熱硬化性樹脂は硬化剤を含む、 請求項 1 2に記載の回路基板の製造方 法。
前記硬化剤はィミダゾール化合物である、 請求項 1 4に記載の回路基板の 製造方法。
前記フイルム形成性樹脂はフヱノキシ樹脂またはァクリルゴムである、 請 求項 1 2に記載の回路基板の製造方法。
前記層間接着剤はシランカップリング剤をさらに含む、 請求項 1 2に記載 の回路基板の製造方法。
請求項 1 2に記載の回路基板の製造方法であって、 前記層間接着剤は、 酸 化処理した銅板の表面に前記層間接着剤を塗布し、 大気中、 2 3 0 °Cで 1分 間還元処理したとき、 以下の式 (1 ) で表される前記銅板の酸化銅還元率が
7 0 %以上である、 製造方法。
酸化銅還元率 (%) = { 1 - (還元処理後の O原子濃度) Z (酸化処理後の O原子濃度) } X 1 0 0 ■ ■ ■式 (1 )
請求項 1 2に記載の回路基板の製造方法であって、 前記層間接着剤は、 直 径が 500 U mの錫含有半田ポールを前記層間接着剤上に配置し、 前記半田 ポールの融点より 30°C高い温度で 20秒加熱したとき、 以下の式 (2) で 表される半田濡れ拡がり率が 40<½以上である、 製造方法。
半田濡れ拡がり率 (0/0) = [ { (半田ボールの直径) 一 (濡れ拡がり後の半 田の厚み) } / (半田ボールの直径) ] X 1 00 ■ ■ ■式 (2)
[20] 請求項 1 2に記載の回路基板の製造方法であって、 前記層間接着剤は、 厚 み 1 00〃 m、 2 23 °Cにおける溶融粘度が 1 0 P a ■ s以上、 1 0000 P a ■ s以下である、 製造方法。
[21] 請求項 1〜20のいずれかに記載の回路基板の製造方法により得られる回 路¾板。
PCT/JP2007/000069 2006-02-13 2007-02-08 回路基板の製造方法および回路基板 WO2007094129A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2007800052343A CN101385404B (zh) 2006-02-13 2007-02-08 电路板的制造工艺
US12/160,718 US8042263B2 (en) 2006-02-13 2007-02-08 Process for manufacturing circuit board
EP07706317A EP1986480A1 (en) 2006-02-13 2007-02-08 Circuit board manufacturing method and circuit board
JP2008500413A JP5012794B2 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-035120 2006-02-13
JP2006035120 2006-02-13

Publications (1)

Publication Number Publication Date
WO2007094129A1 true WO2007094129A1 (ja) 2007-08-23

Family

ID=38371317

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/000069 WO2007094129A1 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板

Country Status (8)

Country Link
US (1) US8042263B2 (ja)
EP (1) EP1986480A1 (ja)
JP (1) JP5012794B2 (ja)
KR (1) KR20080093051A (ja)
CN (1) CN101385404B (ja)
MY (1) MY147728A (ja)
TW (1) TW200806142A (ja)
WO (1) WO2007094129A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203307A1 (en) * 2006-10-03 2010-08-12 Sumitomo Bakelite Co., Ltd. Adhesive tape
JP2013093598A (ja) * 2008-12-26 2013-05-16 Sumitomo Bakelite Co Ltd 可撓性基板および電子機器
JP2015201636A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法、及び多層配線基板
JP2015201635A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP6358535B2 (ja) * 2013-04-26 2018-07-18 パナソニックIpマネジメント株式会社 配線板間接続構造、および配線板間接続方法
US9635759B2 (en) * 2013-08-16 2017-04-25 Osram Sylvania Inc. Conductor pad for flexible circuits and flexible circuit incorporating the same
CN103906379B (zh) * 2014-02-28 2017-01-25 奥士康精密电路(惠州)有限公司 一种多层印刷电路板的压合方法
CN104302124A (zh) * 2014-08-27 2015-01-21 无锡长辉机电科技有限公司 一种双面挠性印制板的制造工艺
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111216A (ja) * 2000-09-29 2002-04-12 Ibiden Co Ltd 多層回路基板の製造方法
WO2002076161A1 (en) * 2001-03-19 2002-09-26 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP2005277011A (ja) * 2004-03-24 2005-10-06 Sumitomo Bakelite Co Ltd 多層基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JPH08195560A (ja) 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
JPH08316598A (ja) 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6583198B2 (en) * 1997-11-28 2003-06-24 Hitachi Chemical Company, Ltd. Photo curable resin composition and photosensitive element
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP2004104030A (ja) * 2002-09-12 2004-04-02 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2005167032A (ja) * 2003-12-03 2005-06-23 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
WO2008044330A1 (fr) * 2006-10-03 2008-04-17 Sumitomo Bakelite Co., Ltd. Ruban adhésif
MY149267A (en) * 2006-12-26 2013-08-15 Sumitomo Bakelite Co Conductive paste

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111216A (ja) * 2000-09-29 2002-04-12 Ibiden Co Ltd 多層回路基板の製造方法
WO2002076161A1 (en) * 2001-03-19 2002-09-26 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP2005277011A (ja) * 2004-03-24 2005-10-06 Sumitomo Bakelite Co Ltd 多層基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203307A1 (en) * 2006-10-03 2010-08-12 Sumitomo Bakelite Co., Ltd. Adhesive tape
US8597785B2 (en) * 2006-10-03 2013-12-03 Sumitomo Bakelite Co., Ltd. Adhesive film
JP2013093598A (ja) * 2008-12-26 2013-05-16 Sumitomo Bakelite Co Ltd 可撓性基板および電子機器
JP2015201636A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法、及び多層配線基板
JP2015201635A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
CN101385404B (zh) 2012-07-04
TW200806142A (en) 2008-01-16
CN101385404A (zh) 2009-03-11
JP5012794B2 (ja) 2012-08-29
MY147728A (en) 2013-01-15
US20100212937A1 (en) 2010-08-26
JPWO2007094129A1 (ja) 2009-07-02
US8042263B2 (en) 2011-10-25
EP1986480A1 (en) 2008-10-29
KR20080093051A (ko) 2008-10-17

Similar Documents

Publication Publication Date Title
JP5012794B2 (ja) 回路基板の製造方法および回路基板
JP5742798B2 (ja) 接着テープ
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
TWI449145B (zh) 半導體晶圓的接合方法及半導體裝置的製造方法
KR101581984B1 (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
JP4715975B2 (ja) 電子部品の製造方法
KR101622438B1 (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
TWI455220B (zh) 焊料連接方法,電子機器及其製造方法
KR101578968B1 (ko) 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법
KR20120064701A (ko) 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
JP5482666B2 (ja) 可撓性基板および電子機器
JP5109977B2 (ja) 接合部構造および接合方法ならびに配線板およびその製造方法
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2012160668A (ja) 電子部品の製造方法
JP2012079880A (ja) 接着剤、多層回路基板、半導体用部品および半導体装置
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP2010073872A (ja) 半田の接続方法および電子機器
JP2011181760A (ja) 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2013225702A (ja) 端子間の接続方法及び接続端子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008500413

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12160718

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2007706317

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200780005234.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020087019910

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE