JPWO2007094129A1 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
JPWO2007094129A1
JPWO2007094129A1 JP2008500413A JP2008500413A JPWO2007094129A1 JP WO2007094129 A1 JPWO2007094129 A1 JP WO2007094129A1 JP 2008500413 A JP2008500413 A JP 2008500413A JP 2008500413 A JP2008500413 A JP 2008500413A JP WO2007094129 A1 JPWO2007094129 A1 JP WO2007094129A1
Authority
JP
Japan
Prior art keywords
circuit board
manufacturing
conductor
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008500413A
Other languages
English (en)
Other versions
JP5012794B2 (ja
Inventor
近藤 正芳
正芳 近藤
小宮谷 壽郎
壽郎 小宮谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2008500413A priority Critical patent/JP5012794B2/ja
Publication of JPWO2007094129A1 publication Critical patent/JPWO2007094129A1/ja
Application granted granted Critical
Publication of JP5012794B2 publication Critical patent/JP5012794B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

導体ポストを有する第一の基板と、前記導体ポストを受ける導体パッドを有する第二の基板とを層間接着剤を介して積層し、前記導体ポストと前記導体パッドとを電気的に接続する回路基板の製造方法であって、前記第一の基板と前記第二の基板とを、前記層間接着剤を介して、前記導体パッドが前記導体ポストと対向するように配置した状態で、所定の第一の条件で熱圧着して、前記導体パッドと前記導体ポストを接合する第一の工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着する工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第三の条件で熱圧着する工程とを含み、前記第一、第二および第三の条件がそれぞれ異なることを特徴とする製造方法が提供される。

Description

本発明は、回路基板の製造方法および回路基板に関する。
近年、電子機器の高密度化に伴い、これに用いられるフレキシブルプリント配線板等の回路基板の多層化が進んでいる。このような多層の回路基板を積層する技術として、ビルドアップ法が採用されている。ビルドアップ法とは、樹脂のみで構成される樹脂層と導体層とを積み重ねながら、単層間で層間接続をする方法である。
このビルドアップ法は、樹脂層にビアホールを形成してから層間接続する方法と、層間接続部を形成してから樹脂層を積層する方法に大別される。また、層間接続部は、ビアホールをめっきで形成する場合と、導電性ペーストで形成する場合等に分けられる。
スタックドビアが可能で、かつ高密度化および配線設計の簡易化できる技術として、樹脂層に層間接続用の微細ビアホールをレーザーで形成し、ビアホールを銅ペースト等の導電性接着剤で穴埋めし、この導電性接着剤により電気的に接続を得る方法が開示されている(例えば特許文献1参照)。
しかし、この方法では、層間の電気的接続を導電性接着剤で行っているため、信頼性が十分でない場合がある。また、微細なビアホールに導電性接着剤を埋め込む高度な技術も必要となり、配線パターンの更なる微細化に対応することが困難である。
そこで、導電性接着剤をビアホールに埋め込む手法に代わって、金属製の突起物(導体ポスト)を使用する技術が使用されている。しかし、導体ポストを使用する場合でも、層間接続する際に導体ポストが、層間接着剤を物理的に排除して導体パッドと接続する方法が開示されている(例えば特許文献2参照)。
しかし、この方法では、導体ポストと導体パッドとの間の層間接着剤を完全に除去することは難しく、信頼性が不十分となる場合があった。
また、先端部に半田層を形成した前記導体ポストを用いて、前記半田の溶融温度より低温で未硬化の樹脂層および未硬化の接着剤層に該導体ポストを貫通させて、導体パッドに2.5MPa程度で加圧した後、該接着剤層を硬化させ、更に前記半田を溶融・冷却することで半田接合を形成する方法もある(例えば特許文献3参照)。
しかし、このように加圧により層間接続を行って回路基板を製造する際には、内層回路が歪んだり、内層回路の歪みに起因して回路基板が波打つ形になったりする現象があった。特に内層回路を重ねる枚数が多いほど、前記歪みや浪打ちは顕著となる傾向があった。
特開平8−316598号公報 特開平11−54934号公報 特開平8−195560号公報
本発明は、上記事情に鑑みてなされたものであり、層間接続を行って回路基板を製造する方法において、内層回路の歪や、内層基板の波打のない製造方法を提供するものである。
本発明による回路基板の製造方法は、導体ポストを有する第一の基板と、前記導体ポストを受ける導体パッドを有する第二の基板とを層間接着剤を介して積層し、前記導体ポストと前記導体パッドとを電気的に接続する回路基板の製造方法であって、前記第一の基板と前記第二の基板とを、前記層間接着剤を介して、前記導体パッドが前記導体ポストと対向するように配置した状態で、所定の第一の条件で熱圧着して、前記導体パッドと前記導体ポストを接合する第一の工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着する工程と、前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第三の条件で熱圧着する工程とを含み、前記第一、第二および第三の条件がそれぞれ異なることを特徴とする。
本発明によれば、第一の基板と第二の基板とを接合するにあたり、上記の3工程を含む。3つの工程により、導体パッドと導体ポストとの間に層間接着剤が残存せず、良好な接続が得られる。
好ましい実施形態においては、第一の工程において、導体ポストと導体パッドとの間の層間接着剤が排除され、第二の工程において、導体ポストがフィレットを形成し、第三の工程において、導体ポストと導体パッドとが合金化する。
本発明は、層間接着剤の排除、フィレット形成および合金化に最適な所定の条件の各工程を含む。これにより、内層回路の歪や、内層基板の浪打のない回路基板を製造することができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第一および第二の基板を示す断面図である。 第一の工程を示す断面図である。 第二の工程を示す断面図である。 第三の工程を示す断面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、共通する構成要素には同一符号を付し、以下の説明において詳細な説明を適宜省略する。
図1ないし図4は、本発明による回路基板20の製造方法の一実施形態を示す断面図である。
図1(a)は第一の基板、図1(b)は第二の基板の断面図である。図2は第一の工程、図3は第二の工程、図4は第三の工程を示す断面図である。
本発明の一実施形態による回路基板20の製造方法は、導体ポスト14を有する第一の基板16と、導体ポスト14を受ける導体パッド17有する第二の基板18とを層間接着剤13を介して積層接着し、導体ポスト14と導体パッド17を電気的に接続する回路基板の製造方法であり、第一の基板16と前記第二の基板18とを、層間接着剤13を介して、導体パッド17が導体ポスト14と対向するように配置して、導体パッド17と導体ポスト14を所定の第一の条件で接合する第一の工程(図2)と、導体パッド17と導体ポスト14が接合した状態で、所定の第二の条件で保持する工程(図3)と、導体パッド17と導体ポスト14が接合した状態で、所定の第三の条件で保持する工程と含む。ここで、第一の条件、第二の条件、第三の条件はそれぞれ、温度および圧力において異なる。
以下、各工程について説明する。
導体ポスト14を有する第一の基板16と導体ポスト14を受ける導体パッド17を有する第二の基板18を用意する(図1(a)、(b))。
第一基材及び第二基材12としては、例えばポリイミドフィルム、ポリエーテルエーテルケトンフィルム、ポリエーテルサルホンフィルム、液晶ポリマーフィルム等の樹脂フィルム、エポキシ樹脂積層板、フェノール樹脂積層板、シアネート樹脂積層板等の積層板等が挙げられる。これらの中でもポリイミドフィルムに代表される樹脂フィルムが好ましい。これにより、耐熱性を向上することができる。更に、フレキシブル性を発揮することもできる。
第一基材及び第二基材12の厚さは、特に限定されないが、9〜50μmが好ましく、特に12〜25μmが好ましい。厚さが前記範囲内であると、導体ポスト14を形成するためのめっき時間を短縮することができる。
第一導体回路11及び導体パッド17を構成する材料としては、例えば銅はく、アルミニウム等が挙げられる。これらの中でも銅はくが好ましい。特に限定されないが、5〜50μmが好ましく、特に9〜35μmが好ましい。厚さが前記範囲内であると、特にエッチング処理による回路形成性に優れる。更に、第一導体回路11を形成した後の第一基材12のハンドリング性(取り扱い性)にも優れる。
層間接着剤13を構成する材料としては、例えばエポキシ樹脂系接着剤、アクリル樹脂系接着剤等が挙げられるこれらの中でもフラックス活性を有するエポキシ樹脂系接着剤が好ましい。これにより、前記ポリイミドフィルム等の第一基材12との密着性が特に優れる。
層間接着剤13の厚さは、特に限定されないが、8〜30μmが好ましく、特に10〜25μmが好ましい。厚さが前記範囲内であると、特に密着性及び接着剤の染み出し抑制の双方に優れる。
層間接着剤13は、第一基材12に液状塗布する方法、真空ラミネータ等で加熱加圧する方法等があるが、後者の方がより簡便で、層間接着剤13の厚みが安定する。
導体ポスト14は、例えばペースト又はめっき法等で、銅ポストを形成する。引き続き、金属被覆層15を合金等で形成する。導体ポスト14の高さは、特に限定されないが、第一基材12の第一導体回路11が形成されている面と反対側の面から2〜30μm突出されることが好ましく、特に5〜15μm突出させることが好ましい。高さが前記範囲にあると、導体ポスト14と導体パッド17との接続安定性に優れる。
金属被覆層15は、例えば金属または合金で構成されている。前記金属としては、例えば錫で構成されていることが好ましい。前記合金としては、錫、鉛、銀、亜鉛、ビスマス、アンチモン、銅から選ばれた少なくとも2種類以上の金属で構成される金属被覆層15であることが好ましい。例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系等があるが、金属組み合わせや組成に限定されず、最適なものを選択すればよい。金属被覆層の厚さは、特に限定されないが、2μm以上が好ましく、特に3〜20μmが好ましい。厚さが前記範囲内であると導体ポスト14と導体パッド17との接続の安定性に優れ、それによって信頼性が向上する。
次に第一の工程について説明する(図2)。第一の工程では、金属被覆層15と導体パッド17との間の層間接着剤13を排除して、第一の基板16と第二の基板18が電気的接続を得ている状態である。
予め、第一の基板16と第二の基板18の位置を合わせるため、導体パターンとして形成されているマークを画像認識装置により読み取り位置合わせする方法、ピンで位置合わせする方法など用いて、位置合わせを行う。位置合わせした基板を真空中で所定の温度、圧力でプレスする。
前記所定の温度は、210〜220℃が好ましく、特に215〜220℃が好ましい。温度が前記範囲内であると層間接着剤13が軟化し且つ、金属被覆層15が溶融前であるため、金属被覆層15と導体パッド17との間の層間接着剤13を排除することができる。前記温度より低いと層間接着剤13の軟化レベルが低く、また前記温度より高いと金属被覆層15が溶融するため、完全には層間接着剤13を排除することができない。
前記所定の圧力は、1〜4MPaが好ましく、特に1.5〜3MPaが好ましい。圧力が前記範囲内であると金属被覆層15と導体パッド17との間の層間接着剤13を排除することができる。前記圧力より低いと完全には層間接着剤13を排除することができない。前記圧力より高いと第一の基板16及び第二の基板18が歪んだり、歪に起因して基板が波打つ形になる。また層間接着剤の染み出し量も多くなり、層間厚みが不安定になる可能性がある。上記の条件により、金属被覆層15と導体パッド17の間の層間接着剤13を適度に排除できるとともに、残存した層間接着剤13により、第一の基板16と第二の基板18とが強固に接続される。
次に第二の工程について説明する(図3)。第二の工程では、金属被覆層15が溶融しフィレット形状を形成する状態である。フィレットを形成することにより、導体パッド17と金属被覆層15との物理的強度が高められる。
温度は215〜225℃が好ましく、特に221〜225℃が好ましい。温度が前記範囲であると金属被覆層15が溶融し良好なフィレットを形成することで、第一の基板16と第二の基板の電気的接続性が安定する。
圧力は0.3〜2MPaが好ましく、特に0.8〜1.5MPaが好ましい。圧力が前記範囲であるとフィレットの形状が安定する。更に、金属被覆層15が溶融しており、圧力が前記範囲であれば第一の工程で第一の基板16及び第二の基板18に歪みが生じた場合でも緩和することができる。
第一の工程と第二の工程を合わせた処理時間は、20秒以上、120秒以下が好ましく、特に25秒〜45秒が好ましい。処理時間が前記範囲より少ないと層間接着剤13が排除できないことがある。処理時間が前記範囲より多いと層間接着剤13が硬化し金属被覆層15がフィレットを形成することができないことがある。
次に第三の工程について説明する(図4)。第三の工程では、金属被覆層15と導体ポスト14、導体パッド17との間で金属合金層41を形成する状態である。
温度は240〜280℃が好ましく、特に250〜270℃が好ましい。温度が前記範囲であると安定した金属合金層を形成することができ、第一の基板16と第二の基板の電気的接続信頼性が向上する。
圧力は0.3〜2MPaが好ましく、特に0.8〜1.5MPaが好ましい。圧力が前記範囲であると基板の内部応力が少なく寸法が安定し、基板の熱収縮によるボイドも発生しない。
第三の工程の処理時間は、1〜10分が好ましく、特に3〜8分が好ましい。前記範囲より少ないと金属合金層が形成されにくく、前記範囲より多いと基板に内部応力を与えることになる。
第一の工程から第三の工程まで連続して行う必要はないが、連続して行った方が作業時間の短縮になり、また安定した基板を得られるため好ましい。
また、第一の工程から第三の工程で用いられる温度は、第三、第二、第一の工程の温度の順で高くなるような温度であってもよい。例えば、第一の工程で218℃、第二の工程で225℃、第三の工程で260℃の温度を用いることができる。
第一の工程から第三の工程まで所定の温度、圧力、処理時間を得ることができる装置であれば、特に限定されないが、予め所定の温度までに加熱した熱板を用いて行うもの、或いは急昇温ヒータを用いて行うものであっても良い。
以上、図面を参照して本発明の実施形態による回路基板の作製方法について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
例えば、本実施形態では、第一の基板、第二の基板を積層接着する工程について説明してきたが、第一の基板に導体パッドを形成し、第一の基板の上層に導体ポストを含む基板を積層接着した回路基板の製造方法であってもよい。この様に、複数の層を所望する第一の基板や第二の基板に追加すれば良い。
次いで、本発明の回路基板の製造において用いられる層間接着剤について説明する。
本発明の層間接着剤は、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性化合物と、熱硬化性樹脂と、フィルム形成性樹脂とを含む。以下、各成分について説明する。
カルボキシル基および/またはフェノール性水酸基を有するフラックス化合物とは、分子中にカルボキシル基および/またはフェノール性水酸基が少なくとも1つ以上存在する化合物をいい、液状であっても固体であってもよい。
カルボキシル基を有するフラックス化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。フェノール性水酸基を有するフラックス活性化合物としては、フェノール類が挙げられる。
脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物ポリセバシン酸無水物等が挙げられる。
脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
芳香族酸無水物としては、無水フタル酸無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
脂肪族カルボン酸としては、下記式(1)で示される化合物が挙げられる。
HOOC−(CH2n−COOH (1)
上記式(1)において、nは、0以上20以下の整数である。
また、フラックス活性、接着時のアウトガス及び接着剤の硬化後の弾性率やガラス転移温度のバランスから、上記式(1)中のnは、3以上10以下が好ましい。nを3以上とすることにより、接着剤の硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、nを10以下とすることにより、弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
上記式(1)で示される化合物として、たとえば、n=3のグルタル酸(HOOC−(CH2−COOH)、n=4のアジピン酸(HOOC−(CH24−COOH)、n=5のピメリン酸(HOOC−(CH2−COOH)、n=8のセバシン酸(HOOC−(CH28−COOH)およびn=10のHOOC−(CH210−COOH−が挙げられる。
他の脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;ジフェノール酸等が挙げられる。
フェノール性水酸基を有するフラックス活性化合物としては、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−ターシャリブチルフェノール、カテコール、p−ターシャリアミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂等が挙げられる。
フラックス活性化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれるため、1分子中にエポキシ樹脂に付加することができる少なくとも2個のフェノール性水酸基と、金属酸化膜にフラックス作用を示す芳香族に直接結合したカルボキシル基を一分子中に少なくとも1個有する化合物が好ましい。このような化合物としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)等の安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;およびジフェノール酸等が挙げられる。
これらのフラックス活性化合物は、単独で用いても、2種以上を組み合わせて用いてもよい。
フラックス活性化合物の配合量は、フラックス活性を向上させる観点では、接着剤の配合成分の合計量に対して、1重量%以上、好ましくは5重量%以上とする。熱硬化樹脂と未反応のフラックス活性化合物が残留していると、マイグレーションの原因となる。したがって、熱硬化性樹脂と反応しないフラックス活性化合物が残らないようにするためには、フラックス活性化合物の配合量は、30重量%以下、好ましくは25重量%以下とする。また、上記範囲内であると、銅はく表面の酸化膜を還元し強度の大きい良好な接合が得られる。
熱硬化性樹脂としては、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等が用いられる。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
エポキシ樹脂は、室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂のうち、いずれを用いてもよい。また、樹脂が室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂とを含んでもよい。これにより、樹脂の溶融挙動の設計の自由度をさらに高めることができる。
室温で固形のエポキシ樹脂としては、特に限定されるものではなく、ビスフェノールA型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、3官能エポキシ樹脂、4官能エポキシ樹脂等が挙げられる。さらに具体的には、固形3官能エポキシ樹脂とクレゾールノボラック型エポキシ樹脂とを含んでもよい。
また、室温で液状のエポキシ樹脂は、ビスフェノールA型エポキシ樹脂またはビスフェノールF型エポキシ樹脂とすることができる。また、これらを組み合わせて用いてもよい。
これらの熱硬化性樹脂の配合量は、接着剤の配合成分の合計量に対して、好ましくは、25重量%以上75重量%以下であり、より好ましくは45重量%以上70重量%以下である。上記範囲とすることにより、良好な硬化性が得られると共に、良好な溶融挙動の設計が可能となる。
熱硬化性樹脂は、硬化剤を含んでもよい。硬化剤としては、フェノール類、アミン類、チオール類が挙げられる。熱硬化性樹脂としてエポキシ樹脂が用いられる場合、このエポキシ樹脂との良好な反応性、効果時の低寸法変化および硬化後の適切な物性(例えば、耐熱性、耐湿性等)が得られるという点で、フェノール類が好適に用いられる。
硬化剤として用いられるフェノール類としては、限定されるものではないが、接着剤の硬化後の物性を考えた場合、2官能以上が好ましい。これらのフェノール類としては、ビスフェノールA、テトラメチルビスフェノールA、ジアリルビスフェノールA、ビフェノール、ビスフェノールF、ジアリルビスフェノールF、トリスフェノール、テトラキスフェノール、フェノールノボラック類、クレゾールノボラック類等が挙げられる。溶融粘度、エポキシ樹脂との反応性および硬化後の物性を考えた場合、フェノールノボラック類およびクレゾールノボラック類を好適に用いることができる。
硬化剤としてフェノールノボラック類が用いられる場合、その配合量は、熱硬化性樹脂を確実に硬化させる観点では、例えば、接着剤の配合成分の合計量に対して、5重量%以上、好ましくは10重量%以上とする。エポキシ樹脂と未反応のフェノールノボラック類が残留していると、マイグレーションの原因となる。したがって、残渣として残らないようにするためには、30重量%以下、好ましくは25重量%以下とする。
熱硬化性樹脂がエポキシ樹脂である場合、フェノールノボラック類の配合量は、エポキシ樹脂に対する当量比できていしてもよい。具体的には、エポキシ樹脂に対するフェノールノボラック類の当量比は、0.5以上1.2以下であり、好ましくは0.6以上1.1以下であり、さらに好ましくは0.7以上0.98以下である。エポキシ樹脂に対するフェノールノボラック樹脂の当量比を0.5以上とすることで、硬化後の耐熱性、耐湿性を確保することができ、この当量比を1.2以下とすることで、硬化後のエポキシ樹脂と未反応の残留フェノールノボラック樹脂の量を低減することができ、耐マイグレーション性が良好となる。
他の硬化剤としては、例えば、融点が150℃以上のイミダゾール化合物を使用することができる。イミダゾール化合物の融点が低すぎると、半田粉が電極表面へ移動する前に接着剤の樹脂が硬化してしまい接続が不安定になったり、接着剤の保存性が低下する懸念がある。そのため、イミダゾール化合物の融点は、150℃以上が好ましい。融点が150℃以上のイミダゾール化合物としては、2−フェニルヒドロキシイミダゾール、2−フェニル−4−メチルヒドロキシイミダゾール等が挙げられる。なお、イミダゾール化合物の融点の上限に特に制限はなく、例えば回路基板の接着温度に応じて適宜設定することができる。
硬化剤としてイミダゾール化合物が使用される場合、その配合量は、例えば、接着剤の配合成分の合計量に対して、0.005重量%以上10重量%以下、好ましくは0.01重量%以上5重量%以下とする。イミダゾール化合物の配合比を0.005重量%以上とすることにより、熱硬化性樹脂の硬化触媒としての機能をさらに効果的に発揮させて、接着剤の硬化性を向上させることができる。また、イミダゾール化合物の配合比を10重量%以下とすることにより、半田が溶融する温度において樹脂の溶融粘度が高すぎず、良好な半田接合構造が得られる。また、接着剤の保存性をさらに向上させることができる。
これらの硬化剤は、単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。
フィルム形成性樹脂としては、たとえば、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン、アクリルゴム等を用いることができる。これらは、単独で用いても、2種以上を組み合わせて用いてもよい。
フィルム形成性樹脂として、フェノキシ樹脂が用いられる場合、その数平均分子量が5000〜15000であるフェノキシ樹脂が好ましい。このようなフェノキシ樹脂を用いることにより、硬化前の接着剤の流動性を抑制し、層間厚みを均一にすることができる。フェノキシ樹脂の骨格は、ビスフェノールAタイプ、ビスフェノールFタイプ、ビフェニル骨格タイプなどが挙げられるが、これらに限定されない。好ましくは、飽和吸水率が1%以下であるフェノキシ樹脂が、接合時やはんだ実装時の高温下においても発泡や剥離などの発生を抑えることができるため、好ましい。
また、上記フィルム形成性樹脂として、接着性や他の樹脂との相溶性を向上させる目的で、ニトリル基、エポキシ基、水酸基、カルボキシル基を有するものを用いてもよく、このような樹脂として、たとえばアクリルゴムを用いることができる。
フィルム形成性樹脂として、アクリルゴムが用いられる場合、接着剤をフィルム状に作製する際の成膜安定性を向上させることができる。また、接着剤の弾性率を低下させ、被接着物と接着剤間の残留応力を低減することができるため、被接着物に対する密着性を向上させることができる。
フィルム形成性樹脂の配合量は、例えば、接着剤の配合成分の合計量に対して、5重量%以上45重量%以下とすることができる。フィルム形成性樹脂が上記範囲内で配合される場合、成膜性の低下が抑制されるとともに、接着剤の硬化後の弾性率の増加が抑制されるため、被接着物との密着性をさらに向上させることができる。また、上記範囲内とすることにより、接着剤の溶融粘度の増加が抑制される。
また、この接着剤は、シランカップリング剤をさらに含んでもよい。シランカップリング剤を含む構成とすることにより、接着剤の被接着物への密着性をさらに高めることができる。シランカップリング剤としては、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤等が挙げられる。これらは単独で用いても、2種以上を組み合わせて用いてもよい。シランカップリング剤の配合量は、接着剤の配合成分の合計量に対して、たとえば0.01〜5重量%とすることができる。
さらに、この接着剤は、上記以外の成分を含んでいてもよい。例えば、樹脂の相溶性、安定性、作業性等の核種特性向上のため、添加剤を適宜添加してもよい。
本発明の接着剤の作製方法について説明する。接着剤は、フラックス活性化合物、熱硬化性樹脂およびフィルム形成性樹脂を混合し、所定の温度で乾燥することにより得られる。
本発明の一実施形態において、接着剤は、酸化処理した銅板の表面に接着剤を塗布して、大気中、230℃で1分間還元処理したとき、下記式(1)で表される銅板の酸化銅還元率が70%以上である。フラックス活性化合物は、回路基板の電極表面の酸化膜を還元し、酸化膜を取り除く還元力を有する。酸化膜が取り除かれて、接続不良の発生が防止されるのに十分な酸化銅還元率は、70%以上である。また、接合確率を高め、接合後の種々の環境下における接合信頼性を考慮すると、酸化銅還元率は75%以上であることが好ましく、さらに好ましくは80%以上である。
次に、この酸化銅還元条件(230℃、1分間)について説明する。フラックス活性化合物の、酸化銅に対する還元作用は、フラックス活性化合物の融点より高い温度で発現するため、酸化銅還元温度はフラックス活性化合物によって適宜変更することが可能である。一方、回路基板の層間接続の際には、Sn/3.5Pb(221℃)、Sn−3.0Ag−0.5Cu(217℃)、Sn−58Bi(139℃)などの鉛フリーの半田が使用され、これらのほとんどの融点は、230℃以下である。従って、本発明の実施形態において、230℃の酸化銅還元温度を用いる。また、還元時間は、フラックス活性化合物が溶融し、酸化銅の表面に濡れ、および還元作用を示す時間、ならびに還元作用のばらつきを考慮して、1分間とする。
酸化銅(CuO)還元率は、以下の式(1)で表され、下記の測定方法により求められる。
(定義)
酸化銅還元率(%)=
{1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100
・・・式(1)
(測定方法)
(1)70μm厚の銅板(三井金属(株)社製、3EC−3、2〜3μm厚)を市販のエッチング液でソフトエッチングする。
(2)ソフトエッチングした銅板をオーブンで、大気中、220℃で、30分間酸化処理する。
(3)酸化処理した銅板の表面に25μm厚の接着剤を塗布し、大気中、230℃で、1分間還元処理をする。
(4)工程(3)の還元処理後、1分以内に、還元処理した銅板の表面にある接着剤成分をアセトンで除去する。
(5)樹脂成分を除去した銅板を速やかに真空デシケータに移し、真空乾燥を実施し銅板方面を乾燥させる。また、銅板はESCA測定まで真空を維持した状態で保存する。
(6)酸化処理のみの銅板および還元処理した銅板の表面40Åをプラズマ処理により除去する。次いで、ESCA(ULVAC PHI社製)によりCuおよびO原子濃度を測定する。プラズマ処理とESCA測定は真空中雰囲気で実施する。銅板の表面40Åをプラズマ処理により除去する目的は、測定時のハンドリングの際に、表面が酸化された分の影響を取り除くためである。
また、用いるESCA測定条件は以下である:
(i)光電子脱出角 45deg
(ii)X線源 Alkα線(モノクロ)
(iii)分析範囲 0.8mmΦ。
(7)上記の式(1)により、酸化銅還元率を算出する。
本発明の一実施形態において、接着剤は、接着剤上に直径が500μmのスズ含有半田ボールを配置し、半田ボールの融点より30℃高い温度で20秒加熱したとき、下記式(2)で表される半田濡れ拡がり率が40%以上である。フラックス活性化合物は、半田バンプの酸化膜を還元し、半田の表面張力を低下させ、半田の濡れを良くする作用を有する。半田バンプを用いて回路基板を金属接合する場合、半田の濡れ拡がり率が大きい程、金属間結合が助長され、接合強度が増加する。接合不良の発生が防止されるのに十分な半田濡れ拡がり率は、40%以上である。また、接合確率を高め、接合後の種々の環境下における接合信頼性を考慮すると、半田濡れ拡がり率は、45%以上であることが好ましく、さらに好ましくは50%以上である。
次に、半田濡れ拡がり率の測定条件(半田ボールの融点より30℃高い温度で、20秒加熱)について説明する。少なくともSn/3.5Pb(221℃)、Sn−3.0Ag−0.5Cu(217℃)、Sn−58Bi(139℃)などの鉛フリーの半田ボールの融点より高くする必要がある。また、半田ボールが濡れ拡がる程度のばらつきを低減するために、本発明の実施形態においては、半田ボールの融点よりも30℃高い温度で加熱する。加熱時間は、フラックス活性化合物が溶融し、半田ボールの表面に移動し、半田ボールが濡れ拡がるまでの時間、および半田が濡れ拡がる程度のばらつきを考慮して、20秒とする。
半田濡れ拡がり率は、以下の式(2)で表され、下記の測定方法により求められる。
(定義)
半田濡れ拡がり率(%)=[{(半田ボールの直径)−(濡れ拡がり後の半田厚み)}/(半田ボールの直径)]×100 ・・・式(2)
(測定方法)
(1)ベアCu板(平井精密工業社(株)製)に、接着剤を厚み15μmになるように塗布する。
(2)接着剤上に下記の直径が500μmの半田ボールを静置する。
(i)Sn/63Pb(融点183℃、千住金属工業(株)社製)
(ii)M31(Sn/Ag/Cu、融点217℃、千住金属工業(株)社製)
(iii)L20(Sn/Bi、融点138℃、千住金属工業(株)社製)
(3)ASTM B 545に準じて、各半田の融点よりも30℃高い温度にホットプレートを加熱し、上記サンプルをホットプレート上で20秒間加熱する。
(4)ベアCu板上に濡れ拡がった半田ボールの高さを計測する。
(5)上記の式(2)により、半田濡れ拡がり率を算出する。
本発明の一実施形態において、接着剤は、厚み100μm、223℃における溶融粘度が10Pa・s以上10000Pa・s以下である。10Pa・s以上の溶融粘度とすることにより、加熱時に接着剤が被接着物からはみ出すことによる接着信頼性の低下を抑制でき、また、はみ出しによる周辺部材の汚染も抑制することができる。また、気泡の発生、上下回路基板の未充填等の不良も防止することができる。さらに、半田が濡れ拡がりすぎてしまい、隣接電極間でショートするといった問題も防止することが可能となる。10000Pa・s以下とすることで、半田バンプと回路基板電極が金属接合する際に、半田バンプと回路基板電極間の樹脂が排除されるため接合不良を抑制することが可能となる。溶融粘度は、好ましくは100Pa・s以上3000Pa・s以下であり、特に好ましくは300Pa以上1500Pa・s以下である。
接着剤の溶融粘度は、以下の測定方法により求められる。
(測定方法)
厚み100μmの接着剤を、粘弾性測定装置(ジャスコインターナショナル(株)社製)で昇温速度30℃/min、周波数1.0Hzで、歪み一定−応力検知で測定し、Sn/3.5Agの融点である雰囲気温度が223℃の時の粘度を測定値とする。
本発明の接着剤は、上記範囲の酸化銅還元率、半田濡れ拡がり率および溶融粘度のうちの1つ、好ましくは2つ、さらに好ましくは全てを満たす。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
(実施例1)
(層間接着剤の調製)
ビスフェノールA型エポキシ樹脂(大日本インキ化学工業(株)製 エピクロン840−S)を40重量部、ノボラック型フェノール樹脂(住友ベークライト(株)製 PR−53647)を20重量部、フェノキシ樹脂(ジャパンエポキシレジン(株)製 YL−6954 数平均分子量:14500)を20重量部、フェノールフタリン(関東化学(株)製 試薬)を20重量部、アセトン100重量部を測り取り混合攪拌して層間接着剤を得た。この層間接着剤の、酸化銅還元率、半田濡れ拡がり率及び溶融粘度を上記の方法により測定したところ、以下の結果が得られた。
・酸化銅還元率:85%
・半田濡れ拡がり率:
半田ボール
SnPt 55%
SnAgCu 52%
SnBi 54%
・溶融粘度:1000Pa・s
(回路基板の作製)
図1〜4で説明した工程に沿って回路基板を作製した。
すなわち、銅はくが12μm、基材がポリイミドフィルム厚み25μmの2層片面回路基板(宇部興産製 SE1310)を、銅はくとは反対面から、UVレーザーにより50μm径のビアを形成した。めっき高さを基材からの突起量を23μmとし、エッチングにより回路を形成した。この導体ポスト付基板と層間接着剤を真空ラミネータにて130℃、0.1MPaの条件で熱圧着した。次に銅はくが12μm、基材がポリイミドフィルム厚み25μmの2層両面回路基板(有沢製作所製 PKW1012ECU)をエッチングにより回路形成した。画像処理による位置合わせ積層を行い、真空プレスにて218℃、2MPaで熱圧着、225℃、1MPaを40秒間でプレスした。その後、260℃、1MPaで5分間ホールドした。
(実施例2)
220℃、2MPaで熱圧着、221℃、1MPaを25秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
(比較例1)
218℃、2MPaで熱圧着、225℃、1MPaを180秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
(比較例2)
218℃、5MPaで熱圧着、225℃、5MPaを40秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
(比較例3)
218℃、5MPaで熱圧着、225℃、5MPaを40秒間でプレスした後、230℃、1MPaで5分間ホールドした。それ以外は、実施例1と同様な方法で作製した。
実施例1、2、比較例1、2、3の方法で処理した基板の評価結果を表1に示す。実施例1、2は良好であるが、比較例1、2、3は、基板の性能上不具合があった。
Figure 2007094129

Claims (21)

  1. 導体ポストを有する第一の基板と、前記導体ポストを受ける導体パッドを有する第二の基板とを層間接着剤を介して積層し、前記導体ポストと前記導体パッドとを電気的に接続する回路基板の製造方法であって、
    前記第一の基板と前記第二の基板とを、前記層間接着剤を介して、前記導体パッドが前記導体ポストと対向するように配置した状態で、所定の第一の条件で熱圧着して、前記導体パッドと前記導体ポストを接合する第一の工程と、
    前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着する工程と、
    前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第三の条件で熱圧着する工程と、
    を含み、前記第一、第二および第三の条件がそれぞれ異なることを特徴とする製造方法。
  2. 前記導体ポストは、金属被覆層で覆われている、請求項1に記載の回路基板の製造方法。
  3. 前記第一の工程において、前記導体ポストと前記導体パッドとの間の前記層間接着剤が排除されて、前記導体ポストと前記導体パッドが接合される、請求項1に記載の回路基板の製造方法。
  4. 前記第一の条件は、210℃以上、220℃以下の温度、1MPa以上、4MPa以下の圧力である、請求項3に記載の回路基板の製造方法。
  5. 前記第二の工程において、前記導体ポストがフィレットを形成する、請求項1に記載の回路基板の製造方法。
  6. 前記第二の条件は、215℃以上、225℃以下の温度、0.3MPa以上、2MPa以下の圧力である、請求項5に記載の回路基板の製造方法。
  7. 前記第三の工程において、前記導体ポストと前記導体パッドとが合金化される、請求項1に記載の回路基板の製造方法。
  8. 前記第三の条件は、240℃以上、280℃以下の温度、0.3MPa以上、2MPa以下の圧力である、請求項7に記載の回路基板の製造方法。
  9. 前記第一の工程と前記第二の工程の合計時間が、20秒以上、120秒以下である、請求項1に記載の回路基板の製造方法。
  10. 前記第三の工程の時間が、1分以上、10分以下である、請求項1に記載の回路基板の製造方法。
  11. 前記第一から第三の条件における熱圧着の温度は、第三の条件の温度、第二の条件の温度、第一の条件の温度の順に高い、請求項1に記載の回路基板の製造方法。
  12. 前記層間接着剤は、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性化合物と、熱硬化性樹脂と、フィルム形成性樹脂とを含む、請求項1に記載の回路基板の製造方法。
  13. 前記熱硬化性樹脂はエポキシ樹脂である、請求項12に記載の回路基板の製造方法。
  14. 前記熱硬化性樹脂は硬化剤を含む、請求項12に記載の回路基板の製造方法。
  15. 前記硬化剤はイミダゾール化合物である、請求項14に記載の回路基板の製造方法。
  16. 前記フィルム形成性樹脂はフェノキシ樹脂またはアクリルゴムである、請求項12に記載の回路基板の製造方法。
  17. 前記層間接着剤はシランカップリング剤をさらに含む、請求項12に記載の回路基板の製造方法。
  18. 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、酸化処理した銅板の表面に前記層間接着剤を塗布し、大気中、230℃で1分間還元処理したとき、以下の式(1)で表される前記銅板の酸化銅還元率が70%以上である、製造方法。
    酸化銅還元率(%)={1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100 ・・・式(1)
  19. 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、直径が500μmの錫含有半田ボールを前記層間接着剤上に配置し、前記半田ボールの融点より30℃高い温度で20秒加熱したとき、以下の式(2)で表される半田濡れ拡がり率が40%以上である、製造方法。
    半田濡れ拡がり率(%)=[{(半田ボールの直径)−(濡れ拡がり後の半田の厚み)}/(半田ボールの直径)]×100 ・・・式(2)
  20. 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、厚み100μm、223℃における溶融粘度が10Pa・s以上、10000Pa・s以下である、製造方法。
  21. 請求項1〜20のいずれかに記載の回路基板の製造方法により得られる回路基板。
JP2008500413A 2006-02-13 2007-02-08 回路基板の製造方法および回路基板 Expired - Fee Related JP5012794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008500413A JP5012794B2 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006035120 2006-02-13
JP2006035120 2006-02-13
PCT/JP2007/000069 WO2007094129A1 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板
JP2008500413A JP5012794B2 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JPWO2007094129A1 true JPWO2007094129A1 (ja) 2009-07-02
JP5012794B2 JP5012794B2 (ja) 2012-08-29

Family

ID=38371317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500413A Expired - Fee Related JP5012794B2 (ja) 2006-02-13 2007-02-08 回路基板の製造方法および回路基板

Country Status (8)

Country Link
US (1) US8042263B2 (ja)
EP (1) EP1986480A1 (ja)
JP (1) JP5012794B2 (ja)
KR (1) KR20080093051A (ja)
CN (1) CN101385404B (ja)
MY (1) MY147728A (ja)
TW (1) TW200806142A (ja)
WO (1) WO2007094129A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG174840A1 (en) * 2006-10-03 2011-10-28 Sumitomo Bakelite Co Adhesive tape
KR20110104078A (ko) * 2008-12-26 2011-09-21 스미토모 베이클리트 컴퍼니 리미티드 가요성 기판 및 전자기기
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
JP6358535B2 (ja) * 2013-04-26 2018-07-18 パナソニックIpマネジメント株式会社 配線板間接続構造、および配線板間接続方法
US9635759B2 (en) * 2013-08-16 2017-04-25 Osram Sylvania Inc. Conductor pad for flexible circuits and flexible circuit incorporating the same
CN103906379B (zh) * 2014-02-28 2017-01-25 奥士康精密电路(惠州)有限公司 一种多层印刷电路板的压合方法
JP6554302B2 (ja) * 2014-03-31 2019-07-31 ナミックス株式会社 多層配線基板の製造方法
JP6603467B2 (ja) * 2014-03-31 2019-11-06 ナミックス株式会社 多層配線基板の製造方法、及び多層配線基板
CN104302124A (zh) * 2014-08-27 2015-01-21 无锡长辉机电科技有限公司 一种双面挠性印制板的制造工艺
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JPH08195560A (ja) 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
JPH08316598A (ja) 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6583198B2 (en) * 1997-11-28 2003-06-24 Hitachi Chemical Company, Ltd. Photo curable resin composition and photosensitive element
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP4593752B2 (ja) 2000-09-29 2010-12-08 イビデン株式会社 多層回路基板の製造方法
US7331502B2 (en) 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP2004104030A (ja) * 2002-09-12 2004-04-02 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2005167032A (ja) * 2003-12-03 2005-06-23 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
JP4296975B2 (ja) 2004-03-24 2009-07-15 住友ベークライト株式会社 多層基板およびその製造方法
SG174840A1 (en) * 2006-10-03 2011-10-28 Sumitomo Bakelite Co Adhesive tape
WO2008078409A1 (ja) * 2006-12-26 2008-07-03 Sumitomo Bakelite Co., Ltd. 導電性ペースト

Also Published As

Publication number Publication date
JP5012794B2 (ja) 2012-08-29
US8042263B2 (en) 2011-10-25
WO2007094129A1 (ja) 2007-08-23
CN101385404A (zh) 2009-03-11
MY147728A (en) 2013-01-15
US20100212937A1 (en) 2010-08-26
TW200806142A (en) 2008-01-16
KR20080093051A (ko) 2008-10-17
CN101385404B (zh) 2012-07-04
EP1986480A1 (en) 2008-10-29

Similar Documents

Publication Publication Date Title
JP5012794B2 (ja) 回路基板の製造方法および回路基板
JP5742798B2 (ja) 接着テープ
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
KR101581984B1 (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
TWI449145B (zh) 半導體晶圓的接合方法及半導體裝置的製造方法
JP4715975B2 (ja) 電子部品の製造方法
TWI455220B (zh) 焊料連接方法,電子機器及其製造方法
KR101578968B1 (ko) 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법
KR20120064701A (ko) 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
JP5569582B2 (ja) 可撓性基板および電子機器
JP5109977B2 (ja) 接合部構造および接合方法ならびに配線板およびその製造方法
JP5445169B2 (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2012079880A (ja) 接着剤、多層回路基板、半導体用部品および半導体装置
JP2016028167A (ja) 樹脂組成物
JP5381814B2 (ja) 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法
JP5263121B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP2010073872A (ja) 半田の接続方法および電子機器
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees