JPWO2007094129A1 - 回路基板の製造方法および回路基板 - Google Patents
回路基板の製造方法および回路基板 Download PDFInfo
- Publication number
- JPWO2007094129A1 JPWO2007094129A1 JP2008500413A JP2008500413A JPWO2007094129A1 JP WO2007094129 A1 JPWO2007094129 A1 JP WO2007094129A1 JP 2008500413 A JP2008500413 A JP 2008500413A JP 2008500413 A JP2008500413 A JP 2008500413A JP WO2007094129 A1 JPWO2007094129 A1 JP WO2007094129A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- manufacturing
- conductor
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
Description
しかし、この方法では、層間の電気的接続を導電性接着剤で行っているため、信頼性が十分でない場合がある。また、微細なビアホールに導電性接着剤を埋め込む高度な技術も必要となり、配線パターンの更なる微細化に対応することが困難である。
しかし、この方法では、導体ポストと導体パッドとの間の層間接着剤を完全に除去することは難しく、信頼性が不十分となる場合があった。
しかし、このように加圧により層間接続を行って回路基板を製造する際には、内層回路が歪んだり、内層回路の歪みに起因して回路基板が波打つ形になったりする現象があった。特に内層回路を重ねる枚数が多いほど、前記歪みや浪打ちは顕著となる傾向があった。
本発明によれば、第一の基板と第二の基板とを接合するにあたり、上記の3工程を含む。3つの工程により、導体パッドと導体ポストとの間に層間接着剤が残存せず、良好な接続が得られる。
好ましい実施形態においては、第一の工程において、導体ポストと導体パッドとの間の層間接着剤が排除され、第二の工程において、導体ポストがフィレットを形成し、第三の工程において、導体ポストと導体パッドとが合金化する。
本発明は、層間接着剤の排除、フィレット形成および合金化に最適な所定の条件の各工程を含む。これにより、内層回路の歪や、内層基板の浪打のない回路基板を製造することができる。
図1(a)は第一の基板、図1(b)は第二の基板の断面図である。図2は第一の工程、図3は第二の工程、図4は第三の工程を示す断面図である。
第一基材及び第二基材12としては、例えばポリイミドフィルム、ポリエーテルエーテルケトンフィルム、ポリエーテルサルホンフィルム、液晶ポリマーフィルム等の樹脂フィルム、エポキシ樹脂積層板、フェノール樹脂積層板、シアネート樹脂積層板等の積層板等が挙げられる。これらの中でもポリイミドフィルムに代表される樹脂フィルムが好ましい。これにより、耐熱性を向上することができる。更に、フレキシブル性を発揮することもできる。
第一基材及び第二基材12の厚さは、特に限定されないが、9〜50μmが好ましく、特に12〜25μmが好ましい。厚さが前記範囲内であると、導体ポスト14を形成するためのめっき時間を短縮することができる。
層間接着剤13は、第一基材12に液状塗布する方法、真空ラミネータ等で加熱加圧する方法等があるが、後者の方がより簡便で、層間接着剤13の厚みが安定する。
予め、第一の基板16と第二の基板18の位置を合わせるため、導体パターンとして形成されているマークを画像認識装置により読み取り位置合わせする方法、ピンで位置合わせする方法など用いて、位置合わせを行う。位置合わせした基板を真空中で所定の温度、圧力でプレスする。
前記所定の温度は、210〜220℃が好ましく、特に215〜220℃が好ましい。温度が前記範囲内であると層間接着剤13が軟化し且つ、金属被覆層15が溶融前であるため、金属被覆層15と導体パッド17との間の層間接着剤13を排除することができる。前記温度より低いと層間接着剤13の軟化レベルが低く、また前記温度より高いと金属被覆層15が溶融するため、完全には層間接着剤13を排除することができない。
前記所定の圧力は、1〜4MPaが好ましく、特に1.5〜3MPaが好ましい。圧力が前記範囲内であると金属被覆層15と導体パッド17との間の層間接着剤13を排除することができる。前記圧力より低いと完全には層間接着剤13を排除することができない。前記圧力より高いと第一の基板16及び第二の基板18が歪んだり、歪に起因して基板が波打つ形になる。また層間接着剤の染み出し量も多くなり、層間厚みが不安定になる可能性がある。上記の条件により、金属被覆層15と導体パッド17の間の層間接着剤13を適度に排除できるとともに、残存した層間接着剤13により、第一の基板16と第二の基板18とが強固に接続される。
温度は215〜225℃が好ましく、特に221〜225℃が好ましい。温度が前記範囲であると金属被覆層15が溶融し良好なフィレットを形成することで、第一の基板16と第二の基板の電気的接続性が安定する。
圧力は0.3〜2MPaが好ましく、特に0.8〜1.5MPaが好ましい。圧力が前記範囲であるとフィレットの形状が安定する。更に、金属被覆層15が溶融しており、圧力が前記範囲であれば第一の工程で第一の基板16及び第二の基板18に歪みが生じた場合でも緩和することができる。
温度は240〜280℃が好ましく、特に250〜270℃が好ましい。温度が前記範囲であると安定した金属合金層を形成することができ、第一の基板16と第二の基板の電気的接続信頼性が向上する。
圧力は0.3〜2MPaが好ましく、特に0.8〜1.5MPaが好ましい。圧力が前記範囲であると基板の内部応力が少なく寸法が安定し、基板の熱収縮によるボイドも発生しない。
また、第一の工程から第三の工程で用いられる温度は、第三、第二、第一の工程の温度の順で高くなるような温度であってもよい。例えば、第一の工程で218℃、第二の工程で225℃、第三の工程で260℃の温度を用いることができる。
例えば、本実施形態では、第一の基板、第二の基板を積層接着する工程について説明してきたが、第一の基板に導体パッドを形成し、第一の基板の上層に導体ポストを含む基板を積層接着した回路基板の製造方法であってもよい。この様に、複数の層を所望する第一の基板や第二の基板に追加すれば良い。
HOOC−(CH2)n−COOH (1)
上記式(1)において、nは、0以上20以下の整数である。
また、フラックス活性、接着時のアウトガス及び接着剤の硬化後の弾性率やガラス転移温度のバランスから、上記式(1)中のnは、3以上10以下が好ましい。nを3以上とすることにより、接着剤の硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、nを10以下とすることにより、弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
上記式(1)で示される化合物として、たとえば、n=3のグルタル酸(HOOC−(CH2)3−COOH)、n=4のアジピン酸(HOOC−(CH2)4−COOH)、n=5のピメリン酸(HOOC−(CH2)5−COOH)、n=8のセバシン酸(HOOC−(CH2)8−COOH)およびn=10のHOOC−(CH2)10−COOH−が挙げられる。
他の脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
これらのフラックス活性化合物は、単独で用いても、2種以上を組み合わせて用いてもよい。
熱硬化性樹脂がエポキシ樹脂である場合、フェノールノボラック類の配合量は、エポキシ樹脂に対する当量比できていしてもよい。具体的には、エポキシ樹脂に対するフェノールノボラック類の当量比は、0.5以上1.2以下であり、好ましくは0.6以上1.1以下であり、さらに好ましくは0.7以上0.98以下である。エポキシ樹脂に対するフェノールノボラック樹脂の当量比を0.5以上とすることで、硬化後の耐熱性、耐湿性を確保することができ、この当量比を1.2以下とすることで、硬化後のエポキシ樹脂と未反応の残留フェノールノボラック樹脂の量を低減することができ、耐マイグレーション性が良好となる。
これらの硬化剤は、単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。
フィルム形成性樹脂として、アクリルゴムが用いられる場合、接着剤をフィルム状に作製する際の成膜安定性を向上させることができる。また、接着剤の弾性率を低下させ、被接着物と接着剤間の残留応力を低減することができるため、被接着物に対する密着性を向上させることができる。
次に、この酸化銅還元条件(230℃、1分間)について説明する。フラックス活性化合物の、酸化銅に対する還元作用は、フラックス活性化合物の融点より高い温度で発現するため、酸化銅還元温度はフラックス活性化合物によって適宜変更することが可能である。一方、回路基板の層間接続の際には、Sn/3.5Pb(221℃)、Sn−3.0Ag−0.5Cu(217℃)、Sn−58Bi(139℃)などの鉛フリーの半田が使用され、これらのほとんどの融点は、230℃以下である。従って、本発明の実施形態において、230℃の酸化銅還元温度を用いる。また、還元時間は、フラックス活性化合物が溶融し、酸化銅の表面に濡れ、および還元作用を示す時間、ならびに還元作用のばらつきを考慮して、1分間とする。
(定義)
酸化銅還元率(%)=
{1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100
・・・式(1)
(測定方法)
(1)70μm厚の銅板(三井金属(株)社製、3EC−3、2〜3μm厚)を市販のエッチング液でソフトエッチングする。
(2)ソフトエッチングした銅板をオーブンで、大気中、220℃で、30分間酸化処理する。
(3)酸化処理した銅板の表面に25μm厚の接着剤を塗布し、大気中、230℃で、1分間還元処理をする。
(4)工程(3)の還元処理後、1分以内に、還元処理した銅板の表面にある接着剤成分をアセトンで除去する。
(5)樹脂成分を除去した銅板を速やかに真空デシケータに移し、真空乾燥を実施し銅板方面を乾燥させる。また、銅板はESCA測定まで真空を維持した状態で保存する。
(6)酸化処理のみの銅板および還元処理した銅板の表面40Åをプラズマ処理により除去する。次いで、ESCA(ULVAC PHI社製)によりCuおよびO原子濃度を測定する。プラズマ処理とESCA測定は真空中雰囲気で実施する。銅板の表面40Åをプラズマ処理により除去する目的は、測定時のハンドリングの際に、表面が酸化された分の影響を取り除くためである。
また、用いるESCA測定条件は以下である:
(i)光電子脱出角 45deg
(ii)X線源 Alkα線(モノクロ)
(iii)分析範囲 0.8mmΦ。
(7)上記の式(1)により、酸化銅還元率を算出する。
次に、半田濡れ拡がり率の測定条件(半田ボールの融点より30℃高い温度で、20秒加熱)について説明する。少なくともSn/3.5Pb(221℃)、Sn−3.0Ag−0.5Cu(217℃)、Sn−58Bi(139℃)などの鉛フリーの半田ボールの融点より高くする必要がある。また、半田ボールが濡れ拡がる程度のばらつきを低減するために、本発明の実施形態においては、半田ボールの融点よりも30℃高い温度で加熱する。加熱時間は、フラックス活性化合物が溶融し、半田ボールの表面に移動し、半田ボールが濡れ拡がるまでの時間、および半田が濡れ拡がる程度のばらつきを考慮して、20秒とする。
(定義)
半田濡れ拡がり率(%)=[{(半田ボールの直径)−(濡れ拡がり後の半田厚み)}/(半田ボールの直径)]×100 ・・・式(2)
(測定方法)
(1)ベアCu板(平井精密工業社(株)製)に、接着剤を厚み15μmになるように塗布する。
(2)接着剤上に下記の直径が500μmの半田ボールを静置する。
(i)Sn/63Pb(融点183℃、千住金属工業(株)社製)
(ii)M31(Sn/Ag/Cu、融点217℃、千住金属工業(株)社製)
(iii)L20(Sn/Bi、融点138℃、千住金属工業(株)社製)
(3)ASTM B 545に準じて、各半田の融点よりも30℃高い温度にホットプレートを加熱し、上記サンプルをホットプレート上で20秒間加熱する。
(4)ベアCu板上に濡れ拡がった半田ボールの高さを計測する。
(5)上記の式(2)により、半田濡れ拡がり率を算出する。
(測定方法)
厚み100μmの接着剤を、粘弾性測定装置(ジャスコインターナショナル(株)社製)で昇温速度30℃/min、周波数1.0Hzで、歪み一定−応力検知で測定し、Sn/3.5Agの融点である雰囲気温度が223℃の時の粘度を測定値とする。
(層間接着剤の調製)
ビスフェノールA型エポキシ樹脂(大日本インキ化学工業(株)製 エピクロン840−S)を40重量部、ノボラック型フェノール樹脂(住友ベークライト(株)製 PR−53647)を20重量部、フェノキシ樹脂(ジャパンエポキシレジン(株)製 YL−6954 数平均分子量:14500)を20重量部、フェノールフタリン(関東化学(株)製 試薬)を20重量部、アセトン100重量部を測り取り混合攪拌して層間接着剤を得た。この層間接着剤の、酸化銅還元率、半田濡れ拡がり率及び溶融粘度を上記の方法により測定したところ、以下の結果が得られた。
・酸化銅還元率:85%
・半田濡れ拡がり率:
半田ボール
SnPt 55%
SnAgCu 52%
SnBi 54%
・溶融粘度:1000Pa・s
(回路基板の作製)
図1〜4で説明した工程に沿って回路基板を作製した。
すなわち、銅はくが12μm、基材がポリイミドフィルム厚み25μmの2層片面回路基板(宇部興産製 SE1310)を、銅はくとは反対面から、UVレーザーにより50μm径のビアを形成した。めっき高さを基材からの突起量を23μmとし、エッチングにより回路を形成した。この導体ポスト付基板と層間接着剤を真空ラミネータにて130℃、0.1MPaの条件で熱圧着した。次に銅はくが12μm、基材がポリイミドフィルム厚み25μmの2層両面回路基板(有沢製作所製 PKW1012ECU)をエッチングにより回路形成した。画像処理による位置合わせ積層を行い、真空プレスにて218℃、2MPaで熱圧着、225℃、1MPaを40秒間でプレスした。その後、260℃、1MPaで5分間ホールドした。
220℃、2MPaで熱圧着、221℃、1MPaを25秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
218℃、2MPaで熱圧着、225℃、1MPaを180秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
218℃、5MPaで熱圧着、225℃、5MPaを40秒間でプレスした。それ以外は、実施例1と同様な方法で作製した。
218℃、5MPaで熱圧着、225℃、5MPaを40秒間でプレスした後、230℃、1MPaで5分間ホールドした。それ以外は、実施例1と同様な方法で作製した。
Claims (21)
- 導体ポストを有する第一の基板と、前記導体ポストを受ける導体パッドを有する第二の基板とを層間接着剤を介して積層し、前記導体ポストと前記導体パッドとを電気的に接続する回路基板の製造方法であって、
前記第一の基板と前記第二の基板とを、前記層間接着剤を介して、前記導体パッドが前記導体ポストと対向するように配置した状態で、所定の第一の条件で熱圧着して、前記導体パッドと前記導体ポストを接合する第一の工程と、
前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第二の条件で熱圧着する工程と、
前記導体パッドと前記導体ポストが接合した状態で、前記第一の基板と前記第二の基板とを所定の第三の条件で熱圧着する工程と、
を含み、前記第一、第二および第三の条件がそれぞれ異なることを特徴とする製造方法。 - 前記導体ポストは、金属被覆層で覆われている、請求項1に記載の回路基板の製造方法。
- 前記第一の工程において、前記導体ポストと前記導体パッドとの間の前記層間接着剤が排除されて、前記導体ポストと前記導体パッドが接合される、請求項1に記載の回路基板の製造方法。
- 前記第一の条件は、210℃以上、220℃以下の温度、1MPa以上、4MPa以下の圧力である、請求項3に記載の回路基板の製造方法。
- 前記第二の工程において、前記導体ポストがフィレットを形成する、請求項1に記載の回路基板の製造方法。
- 前記第二の条件は、215℃以上、225℃以下の温度、0.3MPa以上、2MPa以下の圧力である、請求項5に記載の回路基板の製造方法。
- 前記第三の工程において、前記導体ポストと前記導体パッドとが合金化される、請求項1に記載の回路基板の製造方法。
- 前記第三の条件は、240℃以上、280℃以下の温度、0.3MPa以上、2MPa以下の圧力である、請求項7に記載の回路基板の製造方法。
- 前記第一の工程と前記第二の工程の合計時間が、20秒以上、120秒以下である、請求項1に記載の回路基板の製造方法。
- 前記第三の工程の時間が、1分以上、10分以下である、請求項1に記載の回路基板の製造方法。
- 前記第一から第三の条件における熱圧着の温度は、第三の条件の温度、第二の条件の温度、第一の条件の温度の順に高い、請求項1に記載の回路基板の製造方法。
- 前記層間接着剤は、カルボキシル基および/またはフェノール性水酸基を有するフラックス活性化合物と、熱硬化性樹脂と、フィルム形成性樹脂とを含む、請求項1に記載の回路基板の製造方法。
- 前記熱硬化性樹脂はエポキシ樹脂である、請求項12に記載の回路基板の製造方法。
- 前記熱硬化性樹脂は硬化剤を含む、請求項12に記載の回路基板の製造方法。
- 前記硬化剤はイミダゾール化合物である、請求項14に記載の回路基板の製造方法。
- 前記フィルム形成性樹脂はフェノキシ樹脂またはアクリルゴムである、請求項12に記載の回路基板の製造方法。
- 前記層間接着剤はシランカップリング剤をさらに含む、請求項12に記載の回路基板の製造方法。
- 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、酸化処理した銅板の表面に前記層間接着剤を塗布し、大気中、230℃で1分間還元処理したとき、以下の式(1)で表される前記銅板の酸化銅還元率が70%以上である、製造方法。
酸化銅還元率(%)={1−(還元処理後のO原子濃度)/(酸化処理後のO原子濃度)}×100 ・・・式(1) - 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、直径が500μmの錫含有半田ボールを前記層間接着剤上に配置し、前記半田ボールの融点より30℃高い温度で20秒加熱したとき、以下の式(2)で表される半田濡れ拡がり率が40%以上である、製造方法。
半田濡れ拡がり率(%)=[{(半田ボールの直径)−(濡れ拡がり後の半田の厚み)}/(半田ボールの直径)]×100 ・・・式(2) - 請求項12に記載の回路基板の製造方法であって、前記層間接着剤は、厚み100μm、223℃における溶融粘度が10Pa・s以上、10000Pa・s以下である、製造方法。
- 請求項1〜20のいずれかに記載の回路基板の製造方法により得られる回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008500413A JP5012794B2 (ja) | 2006-02-13 | 2007-02-08 | 回路基板の製造方法および回路基板 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006035120 | 2006-02-13 | ||
JP2006035120 | 2006-02-13 | ||
PCT/JP2007/000069 WO2007094129A1 (ja) | 2006-02-13 | 2007-02-08 | 回路基板の製造方法および回路基板 |
JP2008500413A JP5012794B2 (ja) | 2006-02-13 | 2007-02-08 | 回路基板の製造方法および回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007094129A1 true JPWO2007094129A1 (ja) | 2009-07-02 |
JP5012794B2 JP5012794B2 (ja) | 2012-08-29 |
Family
ID=38371317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008500413A Expired - Fee Related JP5012794B2 (ja) | 2006-02-13 | 2007-02-08 | 回路基板の製造方法および回路基板 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8042263B2 (ja) |
EP (1) | EP1986480A1 (ja) |
JP (1) | JP5012794B2 (ja) |
KR (1) | KR20080093051A (ja) |
CN (1) | CN101385404B (ja) |
MY (1) | MY147728A (ja) |
TW (1) | TW200806142A (ja) |
WO (1) | WO2007094129A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG174840A1 (en) * | 2006-10-03 | 2011-10-28 | Sumitomo Bakelite Co | Adhesive tape |
KR20110104078A (ko) * | 2008-12-26 | 2011-09-21 | 스미토모 베이클리트 컴퍼니 리미티드 | 가요성 기판 및 전자기기 |
JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
JP6358535B2 (ja) * | 2013-04-26 | 2018-07-18 | パナソニックIpマネジメント株式会社 | 配線板間接続構造、および配線板間接続方法 |
US9635759B2 (en) * | 2013-08-16 | 2017-04-25 | Osram Sylvania Inc. | Conductor pad for flexible circuits and flexible circuit incorporating the same |
CN103906379B (zh) * | 2014-02-28 | 2017-01-25 | 奥士康精密电路(惠州)有限公司 | 一种多层印刷电路板的压合方法 |
JP6554302B2 (ja) * | 2014-03-31 | 2019-07-31 | ナミックス株式会社 | 多層配線基板の製造方法 |
JP6603467B2 (ja) * | 2014-03-31 | 2019-11-06 | ナミックス株式会社 | 多層配線基板の製造方法、及び多層配線基板 |
CN104302124A (zh) * | 2014-08-27 | 2015-01-21 | 无锡长辉机电科技有限公司 | 一种双面挠性印制板的制造工艺 |
JP7119583B2 (ja) * | 2018-05-29 | 2022-08-17 | Tdk株式会社 | プリント配線板およびその製造方法 |
EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5768109A (en) * | 1991-06-26 | 1998-06-16 | Hughes Electronics | Multi-layer circuit board and semiconductor flip chip connection |
JPH08195560A (ja) | 1995-01-12 | 1996-07-30 | Oki Purintetsudo Circuit Kk | プリント回路基板の製造方法 |
JPH08316598A (ja) | 1995-05-16 | 1996-11-29 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JPH1154934A (ja) | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
US6583198B2 (en) * | 1997-11-28 | 2003-06-24 | Hitachi Chemical Company, Ltd. | Photo curable resin composition and photosensitive element |
US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
JP4593752B2 (ja) | 2000-09-29 | 2010-12-08 | イビデン株式会社 | 多層回路基板の製造方法 |
US7331502B2 (en) | 2001-03-19 | 2008-02-19 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
JP2004104030A (ja) * | 2002-09-12 | 2004-04-02 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法および多層配線板 |
US6821878B2 (en) * | 2003-02-27 | 2004-11-23 | Freescale Semiconductor, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
JP2005167032A (ja) * | 2003-12-03 | 2005-06-23 | Sumitomo Bakelite Co Ltd | 多層配線板の製造方法 |
JP4296975B2 (ja) | 2004-03-24 | 2009-07-15 | 住友ベークライト株式会社 | 多層基板およびその製造方法 |
SG174840A1 (en) * | 2006-10-03 | 2011-10-28 | Sumitomo Bakelite Co | Adhesive tape |
WO2008078409A1 (ja) * | 2006-12-26 | 2008-07-03 | Sumitomo Bakelite Co., Ltd. | 導電性ペースト |
-
2007
- 2007-02-08 CN CN2007800052343A patent/CN101385404B/zh not_active Expired - Fee Related
- 2007-02-08 JP JP2008500413A patent/JP5012794B2/ja not_active Expired - Fee Related
- 2007-02-08 WO PCT/JP2007/000069 patent/WO2007094129A1/ja active Application Filing
- 2007-02-08 MY MYPI20083056A patent/MY147728A/en unknown
- 2007-02-08 US US12/160,718 patent/US8042263B2/en not_active Expired - Fee Related
- 2007-02-08 KR KR1020087019910A patent/KR20080093051A/ko not_active Application Discontinuation
- 2007-02-08 EP EP07706317A patent/EP1986480A1/en not_active Withdrawn
- 2007-02-13 TW TW096105199A patent/TW200806142A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP5012794B2 (ja) | 2012-08-29 |
US8042263B2 (en) | 2011-10-25 |
WO2007094129A1 (ja) | 2007-08-23 |
CN101385404A (zh) | 2009-03-11 |
MY147728A (en) | 2013-01-15 |
US20100212937A1 (en) | 2010-08-26 |
TW200806142A (en) | 2008-01-16 |
KR20080093051A (ko) | 2008-10-17 |
CN101385404B (zh) | 2012-07-04 |
EP1986480A1 (en) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012794B2 (ja) | 回路基板の製造方法および回路基板 | |
JP5742798B2 (ja) | 接着テープ | |
JP5217260B2 (ja) | 半導体ウエハーの接合方法および半導体装置の製造方法 | |
KR101581984B1 (ko) | 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법 | |
TWI449145B (zh) | 半導體晶圓的接合方法及半導體裝置的製造方法 | |
JP4715975B2 (ja) | 電子部品の製造方法 | |
TWI455220B (zh) | 焊料連接方法,電子機器及其製造方法 | |
KR101578968B1 (ko) | 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법 | |
KR20120064701A (ko) | 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치 | |
JP5569582B2 (ja) | 可撓性基板および電子機器 | |
JP5109977B2 (ja) | 接合部構造および接合方法ならびに配線板およびその製造方法 | |
JP5445169B2 (ja) | 接着フィルム、半導体装置、多層回路基板および電子部品 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
JP2012079880A (ja) | 接着剤、多層回路基板、半導体用部品および半導体装置 | |
JP2016028167A (ja) | 樹脂組成物 | |
JP5381814B2 (ja) | 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法 | |
JP5263121B2 (ja) | 半導体装置の製造方法および電子部品の製造方法 | |
JP5316441B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP2010073872A (ja) | 半田の接続方法および電子機器 | |
JP2011181703A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |