CN101369542B - 布线板及其制造方法、半导体器件及其制造方法 - Google Patents

布线板及其制造方法、半导体器件及其制造方法 Download PDF

Info

Publication number
CN101369542B
CN101369542B CN2008101664697A CN200810166469A CN101369542B CN 101369542 B CN101369542 B CN 101369542B CN 2008101664697 A CN2008101664697 A CN 2008101664697A CN 200810166469 A CN200810166469 A CN 200810166469A CN 101369542 B CN101369542 B CN 101369542B
Authority
CN
China
Prior art keywords
wiring
contact hole
interlayer dielectric
exposure system
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101664697A
Other languages
English (en)
Other versions
CN101369542A (zh
Inventor
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101369542A publication Critical patent/CN101369542A/zh
Application granted granted Critical
Publication of CN101369542B publication Critical patent/CN101369542B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种具有小尺寸和高性能功能电路的布线板，同时使用少数步骤来实现多层布线。此外，本发明提供一种半导体器件，其中显示器件与这种高性能的功能电路是被集成在同一衬底上。根据本发明，在具有绝缘表面的衬底之上形成第一至第三布线、第一和第二层间绝缘膜以及第一和第二接触孔。第二布线比第一布线宽，或第三布线比第一布线或第二布线宽。第二接触孔具有比第一接触孔大的直径。

Description

布线板及其制造方法、半导体器件及其制造方法
技术领域
本发明涉及一种多层布线板及其制造方法。此外，本发明涉及一种使用多层布线板的半导体器件及其制造方法。
背景技术
近年来，积极研究并开发了通过使用包含多晶硅半导体薄膜的TFT(薄膜晶体管)形成的半导体器件，其中TFT作为像素部分或像素驱动电路的开关元件。由于包含多晶半导体薄膜的这种TFT具有高的场效应迁移率等优点，所以还研究和开发了在相同衬底上用于整体地形成显示器件和功能电路(functional circuit)的技术。至于功能电路，有CPU、图像信号处理电路、存储器等。为了提高半导体器件的价值(value)，需要在小的区域中形成高性能功能电路。
图8是功能电路的掩模布局，该功能电路具有使用TFT的常规半导体器件的典型结构。在该情况下，第一布线层用作TFT栅极布线1007和TFT之间的引线布线1008，而第二布线层用作TFT之间的引线布线1009和电源布线1010。当以使用两层中布线的这种方式构造高性能功能电路时，使用第二布线作为例如电源布线以及引线布线的宽布线。因此，扩大了布局面积。
作为用于降低功能电路布局面积的装置，存在一种用于减小引线布线和电源布线的宽度的方法，或用于减小接触孔直径的方法。然而，当引线布线和电源布线宽度减小时，电阻增加，导致信号延迟或压降。这会引起电路故障、工作频率降低等。此外，当减小接触孔直径时，第一布线和第二布线之间的电连接会导致差的连接，其将导致电路故障。为了形成固体接触孔，需要更精确的曝光系统和刻蚀系统。然而，它导致惊人的成本增加。因此，很难降低引线布线和电源布线的宽度或降低接触孔的直径。
同时，对于常规LSI的研发，为了获得较高的性能，通过利用多层布线技术降低芯片面积已经提高了工作频率。在多层布线技术中，使用特定的布线用于部件单元的布线、用于每一块功能电路的布线、连接各块的布线、电源布线、接地布线等。根据这种多层布线技术，可以减小布线面积，因此可以减小芯片面积。因此，预期将多层布线技术有效地应用到功能电路的制造中，考虑到减小面积，该功能电路是与显示器件被集成在共用衬底上。
发明内容
对于LSI的研发，在多层布线的制造步骤中，对于每一个附加布线来讲需要至少两种附加的掩模步骤。此外，需要平坦化步骤等。为了抑制由于层间膜的阶梯状的表面所造成的布线宽度的改变并提高曝光步骤中的曝光精度，对层间膜进行平坦化步骤。至于用于LSI研发的平坦化步骤，例如在淀积厚的层间膜之后进行CMP(化学机械抛光)。可选地，可以采用在淀积层间膜和平整膜(flat film)之后进行深刻蚀(etchback)或实施上述CMP与深刻蚀结合的方法。然而，当使用这些方法在大衬底之上形成多层布线时，很难淀积具有均匀厚度的层间膜并且获得平整性。此外，由于上层的平整性反应了下层的平整性，所以随着布线数量的增加平坦化就变得更不可缺少，这样就进一步增加了制造步骤的数量。因此，在相同衬底上一体形成功能电路和显示器件的情况下，为了提供廉价的器件有必要用少量的步骤来获得多层布线。
考虑到前述的问题，本发明提供具有小尺寸和高性能功能电路的布线板和显示器件，同时用少量步骤实现了多层布线。此外，本发明提供一种半导体器件，其中显示器件是与这种高性能的功能电路集成在共用衬底上。
为了解决如上所述的常规技术问题，本发明采取以下的措施。
本发明提供一种布线板，包括：在具有绝缘表面的衬底之上形成的第一布线，在第一布线之上形成的第一层间绝缘膜，在第一层间绝缘膜之上形成的第二布线，在第二布线之上形成的第二层间绝缘膜，在第二层间绝缘膜之上形成的第三布线，在第一层间绝缘膜中形成的第一接触孔以便将第一布线电连接至第二布线，以及在第二层间绝缘膜中形成的第二接触孔以便将第二布线电连接至第三布线。第三布线比第一和第二布线宽，第二布线比第一布线宽，并且第二接触孔的直径比第一接触孔的直径大。在布线板中，第二接触孔的面积比第一接触孔的面积大。
在本发明中，通过构图布线层形成布线，其中布线层为导电薄膜。例如，通过构图由金属薄膜、掺杂杂质的半导体薄膜等形成的布线层，这样就形成了布线。接触孔指的是在层间绝缘膜中形成的、用于电连接布线的开口。例如，当第一层间绝缘膜被插入在第一和第二布线之间时，接触孔指的是在第一层间绝缘膜中形成的用于电连接第一和第二布线的开口。此外，接触孔的直径指的是在层间绝缘膜中形成的开口的顶端中最大的直径。接触孔的面积指的是接触孔顶端部分的面积。
根据上述结构，第三布线比第一和第二布线宽而第二布线比第一布线宽的结构指的是，在后面添加形成的上层中的布线比下层中的布线宽。通过以在上层中形成宽布线的方式，可以减小下层中的布线所占据的面积。此外，通过在上层中形成宽布线例如电源布线，在上层中形成的接触孔可以比在下层中形成的接触孔大。
另外，本发明提供一种布线板，包括：第1至第n(n≥3)布线、第1至第(n—1)层间绝缘膜以及在具有绝缘表面的衬底之上形成的第1至第(n—1)接触孔。第m层间绝缘膜形成于第m(1≤m≤n)布线之上，第(m+1)布线形成于第m层间绝缘膜之上，第(m+1)布线通过形成于第m层间绝缘膜中的第m接触孔被电连接至第1到第m布线中的至少一个，第p(2≤p≤n)布线比第r布线(1≤r≤p—1)宽，以及第s(2≤s≤n—1)接触孔的直径比第t(1≤t≤s—1)接触孔的直径大。在布线板中，第t接触孔的面积比第s接触孔的面积大。
根据具有本发明上述结构的布线板，第s(2≤s≤n—1)接触孔的直径是第t接触孔(1≤t≤s—1)直径的两倍或大于两倍。此外，第1至第(n—1)接触孔中至少之一具有1μm或更小的直径，且它们中至少另一接触孔具有3μm或更大的直径。这就意味着在第1至第(n—1)接触孔中，最大的接触孔具有3μm或更大的直径，而最小的接触孔具有1μm或更小的直径。
根据具有本发明上述结构的布线板，第p(2≤p≤n)布线的宽度是第r(1≤r≤p—1)布线的两倍或大于两倍。此外，第1至第n布线中至少之一具有2μm或更小的宽度，且它们中至少另一布线具有3μm或更大的宽度。这就意味着在第1至第n布线中，最宽的布线具有3μm或更大的宽度，而最窄的布线具有1μm或更小的宽度。
本发明的布线由导电薄膜形成，该导电薄膜为单层或多层中包含Al、W、Mo、Ti、Pt、Cu、Ta和Au中一种或多种的薄膜或者是掺杂杂质的半导体薄膜。
根据本发明，具有绝缘表面的衬底可以是玻璃衬底、石英衬底、塑料衬底或SOI衬底。
此外，本发明的布线中至少之一是用作电源布线或时钟布线。上层中的布线应当是宽的布线。可选地，只要布线宽，可以使用除电源布线或时钟布线之外的其它布线。例如，用于时钟输入/输出的信号布线、用于功能电路的输入/输出部分的信号布线等是适用的。
在本发明的层间绝缘膜中，它们中至少之一由有机树脂形成。有机树脂膜的介电常数比通常用作层间膜的无机膜的介电常数低。因此，可以降低寄生电容，使得功能电路的工作速率较高。此外，由于包含有机树脂的层间绝缘膜在淀积时具有较好的平整度，所以可以省略平坦化步骤。然而，通常根据材料特性难以在有机树脂膜中形成微小的接触孔。根据本发明，可以在上层中形成大的接触孔，从而，对于微加工来讲需要较少的限定条件，这样有机树脂可被有效地用于层间绝缘膜。
本发明提供一种具有功能电路的半导体器件，功能电路包括每一个使用半导体薄膜作为有源层的薄膜晶体管，该半导体薄膜形成于具有绝缘表面的衬底之上，且该功能电路包括：第一布线、第二布线、第三布线、第一层间绝缘膜、第二层间绝缘膜、第一接触孔和第二接触孔。第一至第三布线中的每一个都是由导电薄膜形成，第二布线通过在第一层间绝缘膜中形成的第一接触孔电连接至第一布线，第三布线通过在第二层间绝缘膜形成的第二接触孔电连接至第一布线和第二布线中的至少之一，第二布线比第一布线宽或者第三布线比第一布线或第二布线宽，且第二接触孔具有比第一接触孔较大的直径。在半导体器件中，第二接触孔的面积比第一接触孔的面积大。
根据本发明的另一结构，具有功能电路的上述半导体器件还包括显示器件，功能电路由每一个使用半导体薄膜作为有源层的薄膜晶体管形成，其中半导体薄膜形成于具有绝缘表面的衬底之上。
根据本发明的上述结构，第二接触孔的直径是第一接触孔直径的两倍或大于两倍。此外，第一接触孔具有1μm或更小的直径，而第二接触孔具有3μm或更大的直径。
根据本发明的上述结构，第二布线的宽度是第一布线宽度的两倍或大于两倍，第三布线的宽度是第一布线宽度的两倍或大于两倍，或者第三布线的宽度是第二布线宽度的两倍或大于两倍。此外，第一至第三布线中至少之一具有2μm或更小的宽度，而它们中至少另一布线具有3μm或更大的宽度。
另外，根据本发明，一种具有功能电路的半导体器件，功能电路由每一个使用半导体薄膜作为有源层的薄膜晶体管形成，半导体薄膜形成于具有绝缘表面的衬底之上，且功能电路包括：第1至第n(n≥3)布线、第1至第(n—1)层间绝缘膜和第1至第(n—1)接触孔。第1至第n布线中的每一个都是由导电薄膜形成，第m(2≤m≤n)布线通过在第(m—1)层间绝缘膜中形成的第(m—1)接触孔被电连接至第1至第(m—1)布线中至少之一，第p(2≤p≤n)布线比第r(1≤r≤p—1)布线宽，第s(2≤s≤n—1)接触孔具有比第t(1≤t≤s—1)接触孔大的直径。在半导体器件中，第t接触孔的面积比第s接触孔的面积大。
根据本发明的上述结构，具有功能电路的上述半导体器件还包括显示器件，功能电路是由每一个使用半导体薄膜作为有源层的薄膜晶体管形成，其中半导体薄膜形成于具有绝缘表面的衬底之上。
根据本发明的上述结构，第s(2≤s≤n—1)接触孔的直径是第t(1≤t≤s—1)接触孔直径的两倍或大于两倍。此外，第1至第(n—1)接触孔中至少之一具有1μm或更小的直径，而它们中至少另一接触孔具有3μm或更大的直径。
根据本发明的上述结构，第p(2≤p≤n)布线的宽度是第r(1≤r≤p—1)布线宽度的两倍或大于两倍。此外，第1至第n布线中至少之一具有2μm或更小的宽度，而它们中至少另一布线具有3μm或更大的宽度。
另外，本发明的布线是由导电薄膜形成，该导电薄膜是在单层或多层中包括一种或多种Al、W、Mo、Ti、Pt、Cu、Ta和Au或合金(含有至少一种材料)的薄膜或掺杂杂质的半导体薄膜。
根据本发明，具有绝缘表面的衬底可以是玻璃衬底、石英衬底、塑料衬底或SOI衬底。
另外，本发明的布线中至少之一是用作电源布线或时钟布线。上层中的布线应当是宽布线。可选地，对于本发明的布线，只要布线宽，这些布线可以是除电源布线和时钟布线之外的其它布线。例如，用于输入/输出块的信号布线、用于功能电路的输入/输出部分的信号布线等是合适的。
在本发明的层间绝缘膜中，它们中至少之一包含有机树脂。有机树脂膜具有比通常用作层间膜的无机膜低的介电常数。为此，可以降低寄生电容。此外，由于使用有机树脂的层间绝缘膜在淀积时具有较好的平整度，所以可以省略平坦化步骤，导致功能电路的较高工作速率。然而，通常根据材料特性难以在有机树脂膜中形成微小的接触孔。根据本发明，在上层中的接触孔可以形成大的直径，为此，对于微加工来讲需要较少的限定条件，这样有机树脂可被有效地用于层间绝缘膜。
根据本发明，通过使用液晶或发光元件，显示器件可以显示图像。
本发明的功能电路是CPU(中央处理单元)、图像信号处理电路、SRAM(静态随机存取存储器)或DRAM(动态随机存取存储器)。
另外，本发明提供使用根据上述结构的半导体器件的电子设备。
本发明提供一种布线板的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成第一布线，在第一布线之上形成第一层间绝缘膜，在第一层间绝缘膜中形成第一接触孔，在第一层间绝缘膜之上形成第二布线以便通过第一接触孔电连接至第一布线，在第二布线之上形成第二层间绝缘膜，在第二层间绝缘膜中形成第二接触孔，以及在第二层间绝缘膜之上形成第三布线以便通过第二接触孔被电连接至第一和第二布线中至少之一。通过第一至第五光刻步骤分别形成第一至第三布线以及第一和第二接触孔，并通过与其它光刻步骤的曝光系统不同的曝光系统进行第一至第五光刻步骤中至少之一。
本发明提供一种布线板的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成第1至第n(n≥3)布线、第1至第(n—1)层间绝缘膜和第1至第(n—1)接触孔。在第m(1≤m≤n)布线之上形成第m层间绝缘膜，在第m层间绝缘膜中形成第m接触孔，在第m层间绝缘膜之上形成第(m+1)布线以便通过第m接触孔电连接到第1至第m布线中的至少之一，在第(m+1)布线之上形成第(m+1)层间绝缘膜，在第(m+1)层间绝缘膜中形成第(m+1)接触孔，在第(m+1)层间绝缘膜之上形成第(m+2)布线以便通过第(m+1)接触孔电连接到第1至第(m+1)布线中至少之一，通过第1至第(2n—1)光刻步骤分别形成第1至第n布线以及第1至第(n—1)接触孔，以及通过与其它光刻步骤的曝光系统不同的曝光系统进行第1至第(2n—1)光刻步骤的至少之一。
根据具有上述结构的布线板的制造方法，与其余的曝光系统相比，不同于其余曝光系统的曝光系统是一种可以实施具有较高分辨率的曝光、较高位置精度和较窄曝光范围的系统。
本发明提供一种具有功能电路的半导体器件的制造方法，功能电路是由每一个使用半导体薄膜作为有源层的薄膜晶体管形成，半导体薄膜形成于具有绝缘表面的衬底之上，且功能电路由如下步骤制造：在具有绝缘表面的衬底之上形成第一布线，在第一布线之上形成第一层间绝缘膜，在第一层间绝缘膜中形成第一接触孔，在第一层间绝缘膜之上形成第二布线以便通过第一接触孔电连接至第一布线，在第二布线之上形成第二层间绝缘膜，在第二层间绝缘膜中形成第二接触孔，以及在第二层间绝缘膜之上形成第三布线以便通过第二接触孔电连接至第一和第二布线中至少之一。通过第一至第五光刻步骤分别形成第一至第三布线以及第一和第二接触孔，以及通过与其它光刻步骤的曝光系统不同的曝光系统进行第一至第五光刻步骤中的至少之一。
本发明提供一种具有功能电路的半导体器件的制造方法，功能电路由每一个使用半导体薄膜作为有源层的薄膜晶体管形成，其中半导体薄膜形成于具有绝缘表面的衬底之上，且功能电路由如下步骤制造：在具有绝缘表面的衬底之上形成第1至第n(n≥3)布线、第1至第(n—1)层间绝缘膜和第1至第(n—1)接触孔。在第m(1≤m≤n)布线之上形成第m层间绝缘膜，在第m层间绝缘膜中形成第m接触孔，在第m层间绝缘膜之上形成第(m+1)布线以便通过第m接触孔电连接到第1至第m布线中至少之一，在第(m+1)布线之上形成第(m+1)层间绝缘膜，在第(m+1)层间绝缘膜中形成第(m+1)接触孔，在第(m+1)层间绝缘膜之上形成第(m+2)布线以便通过第(m+1)接触孔电连接到第1至第(m+1)布线中至少之一，通过第1至第(2n—1)光刻步骤分别形成第1至第n布线以及第1至第(n—1)接触孔，以及通过与其它光刻步骤的曝光系统不同的曝光系统进行第1至第(2n—1)光刻步骤中至少之一。
根据本发明半导体器件的制造方法，功能电路是与显示器件集成在相同衬底上。
另外，根据本发明半导体器件的制造方法，与其余的曝光系统相比，不同于其余曝光系统的曝光系统是一种可以实施具有较高分辨率、较高位置精度和较窄曝光范围的曝光系统。曝光系统中至少之一可以是透镜投影曝光系统或反射镜投影曝光系统。
另外，根据上述结构，与用作形成显示器件的各个布线和接触孔的曝光系统相比，用作形成功能电路的各个布线和接触孔的曝光系统是一种可以实施具有较高分辨率、较高位置精度和较窄曝光范围的曝光系统。
根据具有上述结构的本发明半导体器件的制造方法，在第1至第n布线中，上层中形成的布线比下层中的布线宽。另外，在第1至第(n—1)接触孔中，上层中形成的接触孔的直径比下层中的接触孔的直径大。
根据上述结构的功能电路，包括CPU、图像信号处理电路、SRAM或DRAM。此外，根据上述结构，可以使用至少一个布线作为电源布线或时钟布线。
根据上述结构的布线是由在单层或多层中包含一种或多种Al、W、Mo、Ti、Pt、Cu、Ta和Au的薄膜或掺杂杂质的半导体薄膜形成。
根据具有上述结构的本发明半导体器件的制造方法，层间绝缘膜中至少之一可以包含有机树脂。此外，具有绝缘表面的衬底可以是玻璃衬底、石英衬底、塑料衬底或SOI衬底。
根据本发明的半导体器件及其制造方法，可以省略或彻底地简化随布线层数量一同增加的作为所需附加步骤之一的平坦化步骤。为此，可以以低的成本获得功能电路的多层布线。通过实施多层布线，可以降低功能电路的布局面积，导致功能电路更高的工作速率和更高的性能。此外，由于可以使用能够在宽范围中进行曝光的曝光系统作为用于在上层中形成布线的曝光系统，所以可以有效地将功能电路和显示器件集成在大衬底之上。因此，可以低廉地提供具有高性能功能电路的显示器件或者高性能功能电路。
附图说明
图1A和1B说明本发明半导体器件的制造方法。
图2说明通过步进曝光机(stepper)曝光步骤的视图。
图3说明通过MPA曝光步骤的视图。
图4A和4B说明具有CPU和存储器的半导体器件的视图。
图5说明本发明半导体器件的功能电路的掩模布局。
图6说明本发明半导体器件的功能电路的截面图。
图7A至7G说明使用本发明半导体器件的电子设备的视图。
图8说明常规半导体器件的功能电路的掩模布局。
图9说明半导体器件的多层布线的视图。
图10说明集成了功能电路的布线板的视图。
具体实施方式
[实施例模式1]
下面参考附图，描述本发明的实施例模式。应注意到，贯穿各个实施例模式，同一数字是表示同一部件。
参考图1至3描述本发明功能电路的制造方法。
首先，由例如氧化硅膜、氮化硅膜或氮氧化硅膜的绝缘膜构成的基础绝缘膜202被形成在具有例如玻璃、石英或树脂膜的绝缘表面的衬底201上(图1A)。基础绝缘膜202具有单层结构或多层结构，其中多层结构包含双层或更多层的上述绝缘膜。
接着，在基础绝缘膜202上形成非晶半导体膜。通过公知的方法(溅射、LPCVD、等离子CVD等)形成非晶半导体膜。接着，通过公知的结晶方法例如激光结晶、RTA、利用退火炉热结晶或利用促进结晶化的金属元素的热结晶来使得非晶半导体膜结晶化。将通过上述步骤获得的结晶化半导体膜构图为预期的形状，以获得半导体膜203和204。
在半导体膜203和204之上，形成栅绝缘膜205。对于栅绝缘膜205，通过等离子CVD或溅射形成例如氧化硅膜的绝缘膜。
在栅绝缘膜205之上，通过公知的方法例如溅射和汽相淀积形成导电膜。然后，使用抗蚀剂图案通过光刻步骤构图导电膜以获得栅电极206和207。在该实施例模式中，栅电极206和207为第一布线。
随后，为了形成源区213和215以及漏区214和216，利用栅电极206和207作为掩模使得半导体膜203和204被掺杂有杂质。通过将杂质掺杂到半导体膜中而得到的源区213和215以及漏区214和216同样作为第一布线。
在栅绝缘膜205以及栅电极206和207之上，形成例如氮化硅膜的绝缘膜，其用作第一层间绝缘膜208。因此，薄膜晶体管被覆盖有第一层间绝缘膜208。
随后，通过光刻步骤构图第一层间绝缘膜208以形成露出源区和漏区的接触孔209至212。对用于该光刻步骤中的曝光装置，使用具有高分辨率和高精度位置的曝光系统。图2示意性地说明根据该实施例模式利用步进曝光机曝光的视图。首先，通过步进曝光机进行曝光，使用光学系统(光源21和反光镜22)用于将分划板(reticle)23上的图案24缩微1/N(N>0)倍，并在抗蚀剂上投射投影。在使用步进曝光机的情况下，曝光范围窄，因此，重复扫描衬底26以转印图案25。由于使用步进曝光机的曝光精度高，因此在图案形成中几乎不会出现未对准的情况，这样使得微加工具有高精度。
接着，通过公知的方法形成导电膜以填充接触孔209至212并覆盖第一层间绝缘膜208。之后，通过光刻步骤构图导电膜以得到布线217至220，其中布线217至220是从源区213和215以及漏区214和216通过接触孔209至212引出。在第一层间绝缘膜208上的布线217至220为第二布线。
接着，在第二布线之上，形成例如聚酰亚胺和丙烯的感光有机树脂膜以用作第二层间绝缘膜221。因此，第二层间绝缘膜221覆盖了第二布线217至220。
通过光刻步骤构图第二层间绝缘膜221以形成接触孔222至225。对于该情况下的曝光装置，优选使用可以在宽范围进行曝光的系统而不是具有高分辨率和高位置精度的那些系统。这里，使用图3中示出的MPA来一次全部曝光。首先，通过使用反射镜32等将来自光源31的光照射在掩模33上，并接着通过使用锥形镜34、凹透镜37等在抗蚀剂上一次全部投影掩模图案35。与步进曝光机相比，通常MPA的分辨率和位置精度不是很高，然而它能够宽范围曝光，其在半导体器件的生产率方面非常有效。可以将以下描述的第三布线制作得比第一和第二布线宽，且可以形成大的接触孔直径，由此降低了对于光刻步骤的曝光精度的条件要求。因此，可以使用MPA进行一次全部曝光以形成接触孔。
随后，形成导电膜以填充接触孔222至225并覆盖第二层间绝缘膜221。然后通过光刻步骤构图导电膜以获得布线226至229，其中布线226至229是通过接触孔222至225从第二布线217至220中被引出的。在第二层间绝缘膜221上的布线226至229为第三布线。以这种方式，可以制备使用TFT的功能电路。
由于形成附加布线只需要少数的附加步骤，所以本实施例中描述的方法对于半导体器件的多层布线形成非常有效。
[实施例模式2]
本实施例模式中描述的是功能电路的制造方法，除了实施例模式1中的结构外，该功能电路被提供了一层以上的布线层。
首先，根据实施例模式1，制造功能电路一直到图1B的程度。尽管实施例模式1采用MPA作为示例以形成接触孔222至225，但是在第二层间绝缘膜中获得具有高精度的微小接触孔的情况中，最好还是使用上述步进曝光机以形成第二接触孔。
在图9中，通过使用例如聚酰亚胺和丙烯的感光有机树脂在第三布线226至229之上形成第三层间绝缘膜230。
通过光刻步骤构图第三层间绝缘膜230以形成接触孔。对于该情况下的曝光装置，使用MPA进行一次全部曝光。可以将以下描述的第三布线制作得比下层布线宽，且可以形成大的接触孔直径，由此进一步降低了对于光刻步骤的曝光精度的条件要求。因此，可以使用MPA进行一次全部曝光以形成接触孔231至234。
随后，形成导电膜以填充接触孔231至234并覆盖第三层间绝缘膜230。然后通过光刻步骤构图导电膜以获得布线235至238，其中布线235至238是通过接触孔231至234从第三布线226至229中被引出。在第三层间绝缘膜230上的布线235至238为第四布线。以这种方式，可以制备使用TFT的功能电路。
如上所述，根据本实施例模式，通过使用满足所希望曝光精度的曝光系统，将附加地形成在上层侧面上的布线宽度和接触孔直径形成得大于下层侧面上的布线宽度和接触孔直径。因此，为了获得多层布线只需要少数的附加步骤。
[实施例模式3]
参考图10，现在描述本发明的另一实施例模式。在本实施例模式中，描述了一种布线板，其中以高密度将多个功能电路集成在一个芯片中。图10说明芯片的概念图，其中功能电路包括CPU801、外部接口控制器802、存储控制器803、SRAM804、图像信号处理器805、音频信号处理器806、网络处理器807、磁盘处理器808等，以常规方式将它们当中的每一个都形成在单个芯片中。
对于功能电路部分来讲，需要面积小、功耗低、工作频率高等。在使用单个芯片构建各个功能电路的情况下，电路之间的引线布线变得很复杂，导致大的布局面积。因此，难以以高速率操控布线。为此，希望所有的功能电路都集成在一个芯片中，其可以通过在本实施例模式中描述的方法来实现。
在本实施例模式中，功能电路包括CPU801、外部接口控制器802、存储控制器803、SRAM804、图像信号处理器805、音频信号处理器806、网络处理器807、磁盘处理器808等，以逐个芯片为基础(onchip-by-chip basis)使用具有高分辨率和高位置精度的缩减型投影曝光系统来实施曝光以获得要求具有精细结构的这些功能电路。这里通过步进-重复(step-and-repeat)曝光系统(步进曝光机)来一个接一个地转印图案。另一方面，对于布线810至815以及连接各个功能电路的接触孔，关于分辨率和位置精度的条件没有特殊的限定。为此，通过使用1:1投影曝光系统进行曝光，其中曝光系统能够在宽范围的区域中同时进行曝光。这里，使用MPA一次全部地将图案转印到整个表面之上。
对于本实施例模式中的层间绝缘膜，使用了有机树脂。由于有机树脂在淀积时具有平整度，所以可以省略平坦化步骤。然而，根据材料的特性在有机树脂膜中难以形成微小的接触孔，这样就不适合于微加工。根据本实施例模式，可以形成较大的连接各个功能电路的上层侧面的接触孔直径和布线宽度，为此，对于微加工提出了较少的限定条件，这样有机树脂可以有效地用于层间绝缘膜。根据本实施例模式，在具有高密度的集成功能电路的情况下，可以显著减小引线布线的布局面积，这些功能电路需要少数的制造步骤。因此，可以低廉地提供具有高性能功能电路的布线板。
[实施例1]
现在参考图5和6描述一个实施例。图5是示出本发明功能电路结构的掩模布局的一个示例的顶视图。图6是沿着线A-B和B-C的图5的部分剖面图。在图5中，在半导体层501中形成各个TFT的沟道形成区、源区和漏区。TFT之间的栅布线507和布线508为第一布线。第一接触孔503将第一布线电连接至第二布线或将有源层电连接至第二布线。TFT之间的布线509、电源布线510和接地布线511为第二布线504。第二接触孔505电连接第二布线至第三布线。电源布线512和接地布线513为第三布线506。
通过第一布线502和第二布线504以及第一接触孔503形成功能电路中TFT的引线布线。这里，由于需要高精度的微加工，所以使用例如能够在窄范围实施曝光且具有高分辨率的系统的步进曝光机。然后，增加另一布线(第三布线506)和接触孔(第二接触孔505)。在第二布线和第三布线之间有绝缘膜，且第二和第三布线在第二接触孔505中彼此电连接。第三布线主要用作例如电源线的宽布线。因此，第二接触孔505仅电连接宽布线。
通过使用上层中的宽布线，可以形成第二接触孔使其直径大于第一接触孔的直径。在形成上层中的布线和接触孔中，不需要高精度的微加工。为此，通过使用MPA变得能够同时对功能电路和显示器件的布线或其中的接触孔进行曝光，其中MPA是能够在宽范围中进行曝光且具有低分辨率并可以有效地用于大衬底的系统。
图6是图5的剖面图。在衬底100上，形成了利用半导体层作为有源层的薄膜晶体管101至104。在各个晶体管的栅电极之上，形成第一层间绝缘膜111并在其内形成接触孔。通过接触孔，掺杂杂质的半导体层被电连接至第二布线112到119。为了在此时形成接触孔，使用作为能够进行具有高分辨率和高位置精度的曝光系统的步进曝光机。
在第二布线112至119之上，形成第二层间绝缘膜121并在其上形成第三布线122和123。第二布线120和第三布线123通过形成在第二层间绝缘膜121中的接触孔彼此电连接。为了在此时形成接触孔，使用能够在宽的范围中进行一次全部曝光的MPA。根据本实施例中的多层布线形成，可以减小功能电路的布局面积，导致更高的工作速率和更高性能。应当注意到，可以结合任何的上述实施例模式来实现本实施例。
[实施例2]
现在参考图4A和4B描述与实施例1不同的实施例。在本实施例中，描述了其中显示部分、用于控制显示部分的驱动电路、存储器和CPU位于同一表面上的面板。图4A是通过密封具有TFT衬底和相对衬底(counter substrate)以及密封剂的液晶所形成的面板的顶视图。图4B是沿着线A-A′的图4A的剖面图。
图4A是包括像素部分701的面板的外视图，其中多个像素以矩阵的形式布置于衬底700之上。在像素部分701的周围，布置用于控制像素部分701的信号线驱动电路702和扫描线驱动电路703。提供密封剂707以将它们全部包围起来。可以只在像素部分701、信号线驱动电路702和扫描线驱动电路703之上或在全部表面之上提供相对衬底709。产生热量的CPU706优选设置为与散热片接触。存储器705可以为非易失性存储器或易失性存储器。它例如为闪速存储器、SRAM、DRAM等。
图4B是面板的剖面图。像素部分701、信号线驱动电路702和CPU706形成于衬底700之上。像素部分701包括TFT730和存储电容器729。信号线驱动电路702包括TFT731和732。CPU706包括多个TFT740和布线741。
在提供有半导体元件例如TFT的衬底700和相对衬底709之间提供间隔722，且这些衬底用密封剂707粘接。在像素部分701和信号线驱动电路702之上，布置经研磨处理的对准膜735、液晶层723、对准膜724、反电极725和滤色片(color filter)726。衬底700和相对衬底709提供有极化板727和728。CPU706包括半导体元件740和堆叠在其上的布线741。
对于在衬底700之上配置电路的元件，使用具有比非晶半导体的迁移率高和导通电流大的多晶半导体。为此，它们可以以单块的方式形成在同一表面上。此外，通过使用本发明半导体器件的制造方法，不仅像素部分和驱动电路而且例如CPU的功能电路可以被集成在同一衬底700上。通过使用面板，可以降低将被连接的外部IC的数量，获得紧密、重量轻和薄的面板。当应用于近年来取得快速发展的移动终端时，该面板是非常有效的。
对于CPU706和存储器705来讲，要求电路面积小、功耗低、工作频率高等。在实现这种高性能功能电路的情况下，在TFT之间需要非常复杂的引线布线，导致TFT之间非常大的引线布线的布局面积。因此，形成的CPU706和存储器705具有多层布线结构，以使得整个功能电路的面积减小。
至于本实施例中像素部分701和信号线驱动电路702中的接触孔的形成，并不限定有关位置精度的条件。为此，用MPA作为能够在宽范围中曝光的系统进行一次全部曝光。另一方面，至于CPU706中接触孔的形成，需要高的位置精度，因此使用作为能够实现高分辨率的曝光系统的步进曝光机进行曝光。此外，至于在上层布线中的接触孔的形成，并不限定有关位置精度的条件。为此，用MPA作为能够实现在宽范围中进行曝光的系统来进行一次全部曝光。
尽管在本实施例中半导体元件形成于第一层中且布线堆叠于其上，但本发明并不限于此结构。还可以在多层中堆叠半导体元件并在其上堆叠布线。可选地，借助剥离的方式，可以剥离形成于另一衬底之上的半导体元件并贴附到所希望的衬底，在其上堆叠布线。
尽管在本实施例中采用利用液晶元件作为显示器件的面板，但是本发明并不限于本实施例。例如，可以使用利用了其它显示元件例如发光元件的面板。根据本实施例模式，即使以少数步骤实现了多层布线并将显示器件和功能电路集成在同一衬底上，但是也可以在小面积中安装高性能功能电路。
[实施例3]
在本实施例中参考图7A至7G描述的是根据本发明制造的电子设备的例子。
根据本发明制造的电子设备包括摄像机、数码相机、护目镜型显示器(安装在头部的显示器)、导航系统、声音再生器件(车用音频装置、部件立体声(component stereo)等)、膝上型个人计算机、视频游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机等)、提供有记录媒质的图像再生器件(具体地，再生记录媒体的器件例如DVD(数字通用磁盘)和显示再生图像)等。这些电子设备的具体例子在图7A至7G中示出。
图7A是包括壳1401、支撑基部(supporting base)1402、显示部分1403等的显示器件。可以将本发明应用到显示器件的显示部分1403。通过利用本发明，可以得到紧密且重量轻的显示器件。
图7B是包括主体1411、显示部分1412、音频输入部分1413、操作开关1414、电池1415、图像接收部分1416等的摄像机。可以将本发明应用到摄像机的显示部分1412。通过利用本发明，可以获得紧密且重量轻的摄像机。
图7C是包括主体1421、壳1422、显示部分1423、键盘1424等的膝上型个人计算机。可以将本发明应用到膝上型个人计算机的显示部分1423。此外，可以将本发明应用到例如主体1421中的CPU和存储器的半导体器件。通过利用本发明，可以获得紧密且重量轻的膝上型个人计算机。
图7D是包括主体1431、记录针1432(stylus)、显示部分1433、操作开关1434、外部接口1435等的便携式信息终端。可以将本发明应用到便携式信息终端的显示部分1433。此外，可以将本发明应用到例如主体1431中的CPU和存储器的半导体器件。通过利用本发明，可以获得紧密且重量轻的便携式信息终端。
图7E是声音再生器件，特别是包括主体1441、显示部分1442、操作开关1443和1444等的车用音频装置。可以将本发明应用到车用音频装置的显示部分1442。此外，可以将本发明应用到例如主体1441中的CPU和存储器的半导体器件。尽管车用音频装置在这里作为示例，但可选地，可以将声音再生器件应用到便携式或家用音频装置。通过利用本发明，可以获得紧密且重量轻的声音再生器件。
图7F是包括主体1451、显示部分A1452、目镜部分1453、操作开关1454、显示部分B1455、电池1456等的数码相机。可以将本发明应用到数码相机的显示部分A1452和B1455。此外，可以将本发明应用到例如主体1451中的CPU和存储器的半导体器件。通过利用本发明，可以得到紧密且重量轻的数码相机。
图7G是包括主体1461、音频输出部分1462、音频输入部分1463、显示部分1464、操作开关1465、天线1466等的移动电话。可以将本发明应用到移动电话的显示部分1464。此外，可以将本发明应用到半导体器件例如主体1461中的CPU和存储器。通过利用本发明，可以获得紧密且重量轻的移动电话。
对于用于这些电子设备的半导体器件，不仅可以使用玻璃衬底而且可以使用热稳定的塑料衬底。因此，可以形成更加紧密的电子设备。
本发明并不限于上述的电子设备。可以应用到使用实施例模式1或实施例模式2中任何之一示出的半导体器件的各种电子设备。可以结合上述的实施例模式和实施例实现本实施例。
本申请是基于2003年8月5日向日本专利局提交的日本专利申请序列号为No.2003-287206的申请，其内容并入这里作为参考。尽管参考附图通过实施例模式和实施例已全面描述了本发明，但是应当理解的是，对于本领域技术人员来讲各种改变和变型是显而易见的。为此，除非这种改变和变型背离本发明的权利要求书所限定的范围，否则它们应当限定于权利要求书所限定的范围之内。

Claims (19)

1.一种布线板的制造方法，包括：
在具有绝缘表面的衬底之上形成第一布线；
在第一布线之上形成第一层间绝缘膜；
在第一层间绝缘膜中形成第一接触孔；
在第一层间绝缘膜之上形成第二布线，以便通过第一接触孔被电连接至第一布线；
在第二布线之上形成第二层间绝缘膜；
在第二层间绝缘膜中形成第二接触孔；以及
在第二层间绝缘膜之上形成第三布线，以便通过第二接触孔被电连接至第一和第二布线中至少之一，
其中通过第一至第五光刻步骤分别形成第一至第三布线以及第一和第二接触孔；
其中通过与其它光刻步骤的曝光系统不同的曝光系统进行第一至第五光刻步骤中的至少之一；以及
其中形成的第一至第三布线的上层中的布线比下层中的布线宽，且形成的第一至第三接触孔的上层中的接触孔的直径比下层中的接触孔的直径大。
2.一种布线板的制造方法，包括：
在具有绝缘表面的衬底之上形成第1至第n布线、第1至第(n-1)层间绝缘膜和第1至第(n-1)接触孔，
其中在第m布线之上形成第m层间绝缘膜；
其中在第m层间绝缘膜中形成第m接触孔；
其中在第m层间绝缘膜之上形成第(m+1)布线，以便通过第m接触孔被电连接至第1至第m布线中至少之一；
其中在第(m+1)布线之上形成第(m+1)层间绝缘膜；
其中在第(m+1)层间绝缘膜中形成第(m+1)接触孔；
其中在第(m+1)层间绝缘膜之上形成第(m+2)布线，以便通过第(m+1)接触孔被电连接至第1至第(m+1)布线中至少之一；
其中通过第1至第(2n-1)光刻步骤分别形成第1至第n布线以及第1至第(n-1)接触孔；
其中通过与其它光刻步骤的曝光系统不同的曝光系统进行第1至第(2n-1)光刻步骤中至少之一；
其中形成的第1至第n布线的上层中的布线比下层中的布线宽，且形成的第1至第(n-1)接触孔的上层中的接触孔的直径比下层中的接触孔的直径大；
其中n大于等于3；以及
其中m大于等于1且m小于等于n。
3.根据权利要求1和2中任何一个的布线板的制造方法，其中不同于其它光刻步骤的曝光系统是一种与其它光刻步骤的曝光系统相比，可以实施较高分辨率、较高位置精度和较窄曝光范围的曝光系统。
4.根据权利要求1和2中任何一个的布线板的制造方法，其中曝光系统中至少之一是透镜投影曝光系统。
5.根据权利要求1和2中任何一个的布线板的制造方法，其中曝光系统中至少之一是反射镜投影曝光系统。
6.根据权利要求1和2中任何一个的布线板的制造方法，其中布线是由包含Al、W、Mo、Ti、Pt、Cu、Ta和Au中一种或多种的单层或多层的薄膜或掺杂杂质的半导体薄膜构成。
7.根据权利要求1和2中任何一个的布线板的制造方法，其中至少一个布线是用作电源布线和时钟布线之一。
8.根据权利要求1和2中任何一个的布线板的制造方法，其中至少层间绝缘膜之一包括有机树脂。
9.一种包括功能电路的半导体器件的制造方法，包括：
形成第一布线；
在第一布线之上形成第一层间绝缘膜；
在第一层间绝缘膜中形成第一接触孔；
在第一层间绝缘膜之上形成第二布线，以便通过第一接触孔电连接至第一布线；
在第二布线之上形成第二层间绝缘膜；
在第二层间绝缘膜中形成第二接触孔；以及
在第二层间绝缘膜之上形成第三布线，以便通过第二接触孔电连接至第一和第二布线中至少之一，
其中通过第一至第五光刻步骤分别形成第一至第三布线以及第一和第二接触孔；
其中通过与其它光刻步骤的曝光系统不同的曝光系统进行第一至第五光刻步骤中的至少之一；以及
其中形成的第一至第三布线的上层中的布线比下层中的布线宽，且形成的第一至第三接触孔的上层中的接触孔的直径比下层中的接触孔的直径大。
10.一种包括功能电路的半导体器件的制造方法，包括：
形成第1至第n布线、第1至第(n-1)层间绝缘膜和第1至第(n-1)接触孔，
其中在第m布线之上形成第m层间绝缘膜；
其中在第m层间绝缘膜中形成第m接触孔；
其中在第m层间绝缘膜之上形成第(m+1)布线，以便通过第m接触孔电连接至第1至第m布线中的至少之一；
其中在第(m+1)布线之上形成第(m+1)层间绝缘膜；
其中在第(m+1)层间绝缘膜中形成第(m+1)接触孔；
其中在第(m+1)层间绝缘膜之上形成第(m+2)布线，以便通过第(m+1)接触孔被电连接至第1至第(m+1)布线中至少之一；
其中通过第1至第(2n-1)光刻步骤分别形成第1至第n布线以及第1至第(n-1)接触孔；
其中通过与其它光刻步骤的曝光系统不同的曝光系统进行第1至第(2n-1)光刻步骤中的至少之一；
其中形成的第1至第n布线的上层中的布线比下层中的布线宽，且形成的第1至第(n-1)接触孔的上层中的接触孔的直径比下层中的接触孔的直径大；
其中n大于等于3；以及
其中m大于等于1且m小于等于n。
11.根据权利要求9和10的半导体器件的制造方法，其中显示器件与功能电路是被集成在同一衬底上。
12.根据权利要求9和10中任何一个的半导体器件的制造方法，其中不同于其它光刻步骤的曝光系统是一种与其它光刻步骤的曝光系统相比，可以实施较高分辨率、较高位置精度和较窄曝光范围的曝光系统。
13.根据权利要求9和10中任何一个的半导体器件的制造方法，其中曝光系统中至少之一是透镜投影曝光系统。
14.根据权利要求9和10中任何一个的半导体器件的制造方法，其中曝光系统的至少之一是反射镜投影曝光系统。
15.根据权利要求9和10中任何一个的半导体器件的制造方法，其中与用作形成显示器件的各个布线和接触孔的曝光系统相比，用作形成功能电路的各个布线和接触孔的曝光系统是一种可以实施较高分辨率、较高位置精度和较窄曝光范围的曝光系统。
16.根据权利要求9和10中任何一个的半导体器件的制造方法，其中功能电路是选自由CPU、图像信号处理电路、SRAM和DRAM构成的组中的一种。
17.根据权利要求9和10中任何一个的半导体器件的制造方法，其中布线是由包含Al、W、Mo、Ti、Pt、Cu、Ta和Au中一种或多种的单层或多层的薄膜或掺杂杂质的半导体薄膜构成。
18.根据权利要求9和10中任何一个的半导体器件的制造方法，其中至少布线之一用作电源布线和时钟布线之一。
19.根据权利要求9和10中任何一个的半导体器件的制造方法，其中层间绝缘膜的至少之一包括有机树脂。
CN2008101664697A 2003-08-05 2004-08-05 布线板及其制造方法、半导体器件及其制造方法 Expired - Fee Related CN101369542B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003287206 2003-08-05
JP2003-287206 2003-08-05
JP2003287206 2003-08-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100766873A Division CN100438002C (zh) 2003-08-05 2004-08-05 布线板、半导体器件及电子设备

Publications (2)

Publication Number Publication Date
CN101369542A CN101369542A (zh) 2009-02-18
CN101369542B true CN101369542B (zh) 2010-12-15

Family

ID=34190897

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101664697A Expired - Fee Related CN101369542B (zh) 2003-08-05 2004-08-05 布线板及其制造方法、半导体器件及其制造方法
CNB2004100766873A Expired - Fee Related CN100438002C (zh) 2003-08-05 2004-08-05 布线板、半导体器件及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100766873A Expired - Fee Related CN100438002C (zh) 2003-08-05 2004-08-05 布线板、半导体器件及电子设备

Country Status (3)

Country Link
US (2) US7423343B2 (zh)
JP (1) JP2012178575A (zh)
CN (2) CN101369542B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759829B2 (en) 2009-03-27 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer as channel formation layer

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
WO2007063787A1 (en) * 2005-12-02 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Display module and electronic device using the same
KR101477262B1 (ko) * 2005-12-28 2014-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2008136158A1 (ja) * 2007-04-24 2008-11-13 Sharp Kabushiki Kaisha 表示装置用基板、表示装置及び配線基板
US9466579B2 (en) * 2007-07-26 2016-10-11 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
CN101796619B (zh) * 2007-11-02 2013-03-06 夏普株式会社 电路基板和显示装置
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP2016025147A (ja) * 2014-07-17 2016-02-08 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器
TWI555000B (zh) 2015-02-05 2016-10-21 友達光電股份有限公司 顯示面板
CN104777654B (zh) * 2015-05-08 2018-03-30 上海天马微电子有限公司 一种阵列基板及显示面板
CN114783285B (zh) * 2022-04-02 2024-10-25 上海天马微电子有限公司 一种显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504237B2 (en) * 1999-12-22 2003-01-07 Kabushiki Kaisha Toshiba Semiconductor with multilayer metal structure using copper that offer high speed performance

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3198310B2 (ja) * 1993-01-06 2001-08-13 株式会社ニコン 露光方法及び装置
JPH06268177A (ja) 1993-03-10 1994-09-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5508540A (en) 1993-02-19 1996-04-16 Hitachi, Ltd. Semiconductor integrated circuit device and process of manufacturing the same
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5796129A (en) * 1993-08-03 1998-08-18 Seiko Epson Corp. Master slice type integrated circuit system having block areas optimized based on function
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6534242B2 (en) * 1997-11-06 2003-03-18 Canon Kabushiki Kaisha Multiple exposure device formation
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
US6183937B1 (en) * 1998-05-06 2001-02-06 Taiwan Semiconductor Manufacturing Company Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth
JP3985346B2 (ja) * 1998-06-12 2007-10-03 株式会社ニコン 投影露光装置、投影露光装置の調整方法、及び投影露光方法
JP3385325B2 (ja) * 1998-11-09 2003-03-10 日本電気株式会社 格子パターンの露光方法および露光装置
JP4628531B2 (ja) 1999-08-31 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003203926A (ja) 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2003243538A (ja) * 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
JP4454921B2 (ja) 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504237B2 (en) * 1999-12-22 2003-01-07 Kabushiki Kaisha Toshiba Semiconductor with multilayer metal structure using copper that offer high speed performance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-203926A 2003.07.18
US 6504237 B2,说明书第5栏第52行至第9栏第40行、附图1-5.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759829B2 (en) 2009-03-27 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer as channel formation layer

Also Published As

Publication number Publication date
US7423343B2 (en) 2008-09-09
CN101369542A (zh) 2009-02-18
JP2012178575A (ja) 2012-09-13
CN1581472A (zh) 2005-02-16
US20090004846A1 (en) 2009-01-01
US20050040531A1 (en) 2005-02-24
CN100438002C (zh) 2008-11-26
US7655560B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
US7655560B2 (en) Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US6624012B2 (en) Semiconductor device and method of manufacturing thereof
US6396470B1 (en) Liquid crystal display apparatus
TW478014B (en) Semiconductor device and method of manufacturing thereof
CN100392857C (zh) 薄膜设备、集成电路、电光学装置、电子机器
JP2000194014A5 (zh)
JP2019501400A (ja) アレイ基板、その製造方法及び表示装置
JPH11326951A (ja) 電気光学装置の製造方法及び電気光学装置
JP2002244153A5 (zh)
US6818922B2 (en) Thin film transistor array and driving circuit structure
CN101261962B (zh) 有源元件阵列基板及其制造方法
JP2005072573A (ja) 配線基板及びその作製方法、並びに半導体装置及びその作製方法
KR100386455B1 (ko) 복합 반도체 메모리소자의 제조방법
US20040160544A1 (en) Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same
US7112818B2 (en) Semiconductor film transistor
US8045082B2 (en) System for display images and fabrication method thereof
JP2001102546A (ja) 半導体記憶装置及びその製造方法
JP2005234514A (ja) ディスプレイ装置
JP2003179232A (ja) 平面表示装置及びその製造方法
US20050286292A1 (en) Semiconductor device and method for fabricating the same
CN111146210A (zh) 阵列基板及其制备方法、显示装置
CN115377119A (zh) 半导体器件、传感器器件及电子设备
JPH11177105A (ja) 半導体装置およびその作製方法
JP2003158244A (ja) 強誘電体メモリ及びその製造方法
TW200837955A (en) Semiconductor structure for flat panel display and method for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20180805

CF01 Termination of patent right due to non-payment of annual fee