CN101352050B - 复用器 - Google Patents
复用器 Download PDFInfo
- Publication number
- CN101352050B CN101352050B CN2006800499579A CN200680049957A CN101352050B CN 101352050 B CN101352050 B CN 101352050B CN 2006800499579 A CN2006800499579 A CN 2006800499579A CN 200680049957 A CN200680049957 A CN 200680049957A CN 101352050 B CN101352050 B CN 101352050B
- Authority
- CN
- China
- Prior art keywords
- multiplexer
- input
- channel
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Abstract
具有M个高频输入信道(2)和N个高频输出信道(3)的复用器(1),包括:N个路由控制输入(4);检测器(10),被设置为接收控制输入(4)或每个控制输入(4)上的控制信号,所述控制信号表示复用器输入信道(2)和输出信道(3)之间的所需连接;以及解码器(11),被设置为解码接收到的控制信号并产生开关控制信号(8),以便响应解码后的控制信号选择性地将输入信道(2)与输出信道(3)相连接。复用器(1)集成在单个芯片上。也描述了一种复用器装置,包括安装在印刷电路板上的一对这样的复用器(1)。所述复用器(1)被放置在印刷电路板的相反侧,一个复用器(1)相对与另一个复用器(1)关于对角线轴(20)旋转180°。
Description
技术领域
本发明涉及一种复用器。具体地,但不排他地,本发明涉及一种高频(HF)复用器,被设置为选择性地将一个或更多输入信道与一个或更多输出信道相连接。
背景技术
复用器被设置为响应一个或更多控制信号,选择性地将输入信道与输出信道相连接。例如,4:2复用器被设置为响应提供给复用器的控制信号,选择性地将4个输入信道与2个输出信道相连接。典型地,控制信号从外部电路提供给复用器。输入信道和输出信道的数量可以任意。复用器可以被设置为选择性地将多个输入信道和较少的输出信道相连接。可选地,复用器可以被设置为选择性地将一个或更多输入信道与更大数量的输出信道相连接。
复用器通常用在计算机和其他电子设备中,用于在不同的元件之间路由信号,例如在数据总线上路由信号,以减少所需的连接数量。复用器也通常用在通信网络中,用于减少远距离通信所需的信道数量,从而提供了成本的节约。
在复用器中,能够将任意所选的输入信道与任意所选的输出信道相连接是有利的。对于适于承载HF信号的复用器,随着频率的提高,保持信道之间的隔离变得越发困难。若信道没有被正确隔离,则信道之间会发生串话干扰。对于高于100MHz频率的信号,良好的隔离变得尤其困难,因此随着频率的提高,串话干扰变得越发普遍。
已知的HF复用器典型地包括多个构造在印刷电路板上的分立元件。因此,当将这些元件互连时,由于元件之间的信号通路彼此接近或彼此交叉,这就成为问题。随着信号信道数量的增加,这个问题变得越发严重。
发明内容
本发明的目的是消除或减轻此处或其它说明的现有技术的一个或更多问题。
根据本发明的第一方面,提供了具有M个高频输入信道和N个高频输出信道的复用器,包括:N个路由控制输入;检测器,被设置为接收控制输入或每个控制输入上的控制信号;所述控制信号表示复用器输入信道和输出信道之间的所需连接;以及解码器,被设置为解码接收到的控制信号并产生开关控制信号,以便响应解码后的控制信号选择性地将输入信道与输出信道相连接;其中复用器集成在单个芯片上。
本发明的实施例的优点在于,通过在单个芯片上集成检测器和解码器,降低了信道之间的串话干扰。这是由于简化了复用器安装在其上的印刷电路板的信道路由要求。通过将整个检测器/解码器功能与每信道单个控制管脚集成,降低了PCB设计复杂度,提供了成本的节约。此外,这减少了复用器上所需管脚的数量,减小了芯片、封装和板的大小,再次提供了成本的节约。
优选地,复用器适于接受输入信道上高达3GHz频率的输入信号,以及输出高达3GHz频率的输出信号。
优选地,复用器被设置在封装中,使输入信道和输出信道被设置为关于封装的对角线轴对称。有利地,这有利于在印刷电路板的任一侧堆叠两个复用器。一个复用器可以关于对角线轴旋转180°。
优选地,每个输入信道与输入缓冲开关相连接,每个输入缓冲开关被设置为响应开关控制信号,将所关联的输入信道与一个或更多输出信道相连接。
开关控制信号可以适于响应合适的开关控制信号,将输入信道与输出信道断开,并运行在功率节约模式。每个输入缓冲开关可以适于在不处于功率节约模式时放大输入信道上的输入信号。优选地,每个输入缓冲开关适于为输入信道提供匹配输入信道阻抗的输入阻抗。
优选地,复用器还包括接口,适于从解码器接收开关控制信号, 并产生适合的模拟电压电平,以便驱动每个输入缓冲级内的晶体管。
优选地,复用器还包括逻辑控制输入,其中复用器适于根据逻辑控制输入上接收的逻辑控制信号,改变输入信道至输出信道间的选择性连接。改变逻辑控制信号的状态可以反转输入信道至输出信道间的连接顺序。
可以有偶数数量的输入信道。可以有偶数数量的输出信道。可以有4个输入信道和2个输出信道。
控制信号可以包括DC电压电平。检测器可以适于检测DC电压电平是高于还是低于阈值电压。检测器可以适于将DC电压电平与阈值范围进行比较。
控制信号可以包括或还包括AC电压信号。检测器可以适于检测AC电压信号是高于还是低于预定频率的阈值幅度。预定频率可以包括预定频带。控制信号可以包括多个AC电压信号。
优选地,复用器还包括N个输出级,每个输出级驱动所关联的输出信道。每个输入信道可以能够与每个输出级连接,每个输出级适于用输入信道上接收到的输入信号来驱动所关联的输出信道。
每个输出级可以包括至少一个输出晶体管,在输出晶体管或每个输出晶体管内流动的电流由低频反馈环路通过将输出晶体管或每个输出晶体管内的电流与参考电流进行比较来控制。
优选地,每个输出级适于为输出信道提供匹配输出信道阻抗的输出阻抗。
根据本发明的第二方面,提供了一种复用器装置,包括根据权利要求3的安装在印刷电路板上的一对复用器,所述复用器被放置在印刷电路板的相反侧,一个复用器相对于另一个复用器关于对角线轴旋转180°。
这对复用器的输入可以通过印刷电路板连接在一起,形成具有M个输入和2N个输出的复用器。
附图说明
现在,参照附图,仅以实施例的方式描述本发明,其中:
图1示意性示出了根据本发明的实施例的复用器;
图2示意性示出了图1的复用器的部分;以及
图3示意性示出了图1的复用器的芯片封装。
具体实施方式
设计HF复用器的关键参数是输入和输出信道之间的隔离。由于在集成电路安装在其中的封装中的集成电路内出现的耦合,以及由于封装被安装在印刷电路板上的方式,可能发生互信道干扰。对于根据本发明的实施例的复用器,输入和输出信道之间的隔离被最大化。具体地,这是通过考虑以下事实来实现的:集成电路布图和封装的选择和管脚的分配形成了集成电路设计的重要部分,应当对高达HF的不稳定性不再危险的频率整体进行建模。根据本发明的实施例的复用器被设计为工作在3GHz。因此,对高达约5GHz的复用器的建模确保了复用器满足所需的设备参数并提供HF稳定性。其他重要的参数包括宽带增益平坦性、输入和输出阻抗以及噪声和失真性能。这些参数可以通过根据这样的复用器模型设计复用器来优化。
图1示出了根据本发明的实施例的构造为单个芯片的4:2HF复用器。复用器1具有4个HF输入2(分别表示为2a至2d),以及两个HF输出3(分别表示为3a和3b)。复用器1具有两个路由控制输入4(分别表示为4a和4b)。路由控制输入4为检测器/解码器5提供控制信号。检测器/解码器5也具有进一步的逻辑控制输入6。逻辑控制输入6允许HF输入2的序列逻辑反转,如以下所述。
检测器/解码器5适于检测路由控制输入4接收的单个或多个AC频率和/或DC电平的形式的控制信号。这些控制信号从控制复用器的外部电路(未示出)提供给复用器1。在图1所示的本发明的实施例中,控制信号在路由控制线4上被提供为DC电平和/或AC频率。
例如,对每个管脚,检测器/解码器5可以适于检测单个DC电平和单个AC电平。若所检测的DC电平小于或等于14V,这对应于逻辑低。若DC电平大于或等于15V,这对应于逻辑高。AC信号可以在22kHz附近的通带内测量。若AC信号的幅度大于或等于300mVpp,这对应于逻辑高。若AC信号的幅度小于或等于100mVpp,这对应于逻辑低。
本领域技术人员可以认识到,检测器/解码器5可以被设置为同时检测其他频率上的或其他频率附近的AC信号。检测器/解码器5可以进一步被设置为在对应于不同输入值的DC电压电平范围之内进行区分。检测器/解码器5设置检测的DC和AC信号可以随时间改变。
按照这种方式,检测器/解码器能够基于多个DC和AC信号在每个路由控制输入4上的无或有来接收多个比特控制信号。
提供给每个路由控制输入4的DC和AC信号可以选择性地分别被称为极化和音调信号。HF输入2由输入缓冲开关7接收。输入缓冲开关7由开关控制信号8控制,开关控制信号8由检测器/解码器5响应路由控制输入4上接收到的控制信号而提供。开关控制信号8选择性地转换HF输入至两个输出级9(分别表示为9a和9b)。输入缓冲开关7也预放大了HF输入信号。输出级9提供了HF输出3上的输出信号。
每个HF输出信道3仅需要一个路由控制输入4,但是也可以提供附加的路由控制输入。这是因为每个路由控制输入4承载DC和AC分量形式的多个控制信号。检测器/解码器的功能特定对应于复用器所计划的应用。图1的示例实施例可以简单地扩展至任何输入和输出数量。这是因为控制信号由外部提供给每个路由控制输入4。解码器可以简单地被修改为适于其他输入和输出的组合。
也可以使用其他AC信令方法,这样需要修改检测器/解码器5。本发明不局限于任何具体的信令方法。图1的路由控制输入和信号的设置仅作为示例。
通过将检测器/解码器5与每个输出信道3单个路由控制输入4相集成,由于不需要任何外部元件节约了板的空间和元件成本,因此可以降低PCB设计的复杂度和成本。
输出级9提供了进一步的HF输出信号的放大和线驱动能力,使得在典型应用中不需要复用器1外部的附加HF线驱动器。这消除了对PCB上进一步的放大器的需求,并从而减低了利用复用器1的系统的复杂度和成本。
现在参照图2,这更详细地示出了复用器的元件。图1的检测器/ 解码器5被分离为检测器级10和解码器11。检测器级10包括两个分离的检测器10a和10b,每一个具有路由控制输入4a和4b之一作为输入。检测器10a和10b分别检测路由控制输入4a和4b上的控制信号输入,并将检测到的控制信号传递给解码器11。
每个检测器10a、10b接受电压电平和AC信号的组合作为输入。每个检测器独立地检查DC电平是在应用指定的阈值(例如14V)之上还是之下,并检查AC信号是在特定幅度之上还是之下,以及它是否在可接受的频率范围之内(例如在22kHz处≥300mVpp)。检测器也具有输入滤波器,被设置为拒绝可能出现的其他干扰信号。
从检测器10传递至解码器11的检测到的控制信号是数字信号,可能在多个控制线上。解码器11对控制信号进行解码以产生所需的真值表。解码器11具有另一输入:逻辑控制输入6。逻辑控制输入6用于对每个输出信道3反转真值表,使得为每个输出信道选择的输入信道2在逻辑控制输入6的输入状态改变时改变。对图1和2中的4:2复用器的真值表如下所示:
真值表,输出信道3a
AC 4a | DC 4a | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 0 | 2a |
0 | 0 | 0 | 2b |
0 | 1 | 0 | 2c |
1 | 1 | 0 | 2d |
1 | 0 | 1 | 2d |
0 | 0 | 1 | 2c |
0 | 1 | 1 | 2b |
1 | 1 | 1 | 2a |
[0043] 真值表,输出信道3b
AC 4b | DC 4b | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 0 | 2a |
0 | 0 | 0 | 2b |
0 | 1 | 0 | 2c |
1 | 1 | 0 | 2d |
1 | 0 | 1 | 2d |
0 | 0 | 1 | 2c |
0 | 1 | 1 | 2b |
1 | 1 | 1 | 2a |
解码后的信号被发送至接口12。接口12将数字解码后的信号转换为适合的模拟电平,用以驱动输入缓冲开关7内的模拟开关。用于输入缓冲开关7的所需模拟驱动电压是应用特定的。
被示为图1中的单个元件的输入缓冲开关7实际上它包括用于每个HF输入2a至2d的分离输入缓冲开关(分别表示为7a至7d)。根据通过接口传递至每个输入缓冲开关的开关控制信号8,输入缓冲开关可以将HF输入信号传递至输出级9a或9b中任一或两者。开关控制信号8可以在多个控制线上被传递至每个输入缓冲开关7。
复用器1具有静电放电(ESD)保护电路,以防止对内部元件发生损害。ESD保护电路与输入信道2、输出信道3、路由控制输入4和逻辑控制输入6中的每个相连接。
输入缓冲开关7被设置为由来自接口12的控制信号决定,将相应HF输入2上的信号连接到第一输出级9a、第二输出级9b、或不连接到任何输出级。当输入缓冲开关被设置为不将其输入传递至输出级,它们可以被设置为进入功率节约模式。在功率节约模式下,输入缓冲开关内的不使用的信号电路部分被切换至零功率静止设置。这样关闭了正常的输入级,输入缓冲开关7的切换后的输出级,并开启了交替的低功率有效输入级,交替的低功率有效输入级维持与输入信道2匹配的所 需输入阻抗。
当需要输入缓冲开关7将其输入信号路由至输出级9时,内部预放大器为输入信道提供了适合的匹配输入阻抗,并放大具有可接受噪声性能的HF信号。在图1和2所示的本发明的实施例中,噪声性能可以小于或等于15dB。每个输入缓冲开关7的输入阻抗被选择为匹配所连接的HF输入信道2的特性(标称为50Ohms)。
放大的输入信号被提供给两个开关缓冲级(在输入缓冲开关7内部),根据从接口12接收的开关控制信号8,可以激活两个开关缓冲级的两者、其一或两种都不激活。每个开关缓冲级具有与输出级9之一连接的输出,使得每个输出级9具有与每个输入缓冲开关7相连接的输入。若输入缓冲开关7的输入没有被路由至输出级9的其一或两者,则信号由开关缓冲级的其一或两者阻断。
输入缓冲开关由从接口12接收的开关控制信号8控制,从而最终由检测器10所检测到的控制信号控制。
复用器1的HF功能被设计为关于封装对角线对称。复用器1被设置为使得一对复用器可以在PCB的任一侧垂直堆叠,用于为两个4:2复用器提供小的形状因数的封装。可选地,输入2通过板电连接在一起。当输入2这样连接时,这提供了4:4的复用器,具有与分离的两个设备相同的真值表。当它们不这样连接时,这提供了两个独立的4:2复用器。
选择封装关于对角线对称,使得对于4:2复用器,两个输出可以在四方封装的相邻边上,4个输入在另外一对相邻的边上。由于输入和输出分开尽可能远,这样封装隔离的贡献是最大的。有利地,按照这种方式堆叠复用器提供了简单而有效率的板布局。所有4个复用器输出信道的真值表如同以上所示的两个复用器。由于在PCB的相反侧的设备相对于彼此翻转,通过为逻辑控制输入6选择相反的逻辑状态,恢复了相同序列的输入。真值表(其中3x_1、4x_1和3x_2、4x_2分别是指PCB的相反侧)可以是:
真值表,输出信道3a_1
AC 4a_1 | DC 4a_1 | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 0 | 2a |
0 | 0 | 0 | 2b |
0 | 1 | 0 | 2c |
1 | 1 | 0 | 2d |
真值表,输出信道3a_2
AC 4a_2 | DC 4a_2 | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 1 | 2a |
0 | 0 | 1 | 2b |
0 | 1 | 1 | 2c |
1 | 1 | 1 | 2d |
真值表,输出信道3b_1
AC 4b_1 | DC 4b_1 | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 0 | 2a |
0 | 0 | 0 | 2b |
0 | 1 | 0 | 2c |
1 | 1 | 0 | 2d |
真值表,输出信道3b_2
AC 4b_2 | DC 4b_2 | 逻辑控制 输入6 | 所选的输 入信道 |
1 | 0 | 1 | 2a |
0 | 0 | 1 | 2b |
0 | 1 | 1 | 2c |
1 | 1 | 1 | 2d |
[0062] 输出不必须是对称设置的,这是因为它们是彼此独立使用的。在本示例中,由于有两个输出,它们在最优管脚设置中是对称的。
输出级9总是有效的(active)。也就是说,每个输出级9总是由所选的输入缓冲开关7驱动。每个输出级从4个输入缓冲开关7中的有效的一个接受信号,并以适合匹配的输出阻抗(在本示例中标称为75ohms)和低失真(在本示例中典型地第三阶失真(IP3)约为16dBm)驱动与输出信道3连接的输出负载。
输出级9内的输出晶体管中的电流由低频反馈环路控制。低频反馈环路通过与参考电流比较,将实际电流强制为所需的电平。这允许了在相对不规则的供电电压下运行。通带中输出级的性能由负反馈决定,负反馈也对每个输出级9提供了如输入缓冲开关7的输出所看到的所控制的输入阻抗。这样降低了输入缓冲开关7和输出级9的互相依赖。
现在参照图3,这示意性示出了针对图1和2所示的复用器的实现方式的输入和输出封装管脚的设置。对应的输入和输出使用相同的参考标号。输入和输出关于复用器1的对角线轴20对称设置。这是为了确保两个复用器可以通过将一个关于对角线轴20翻转180°而堆叠在PCB的相反侧。通过这样做,输入2和输出3正确排列,使得在需要时,输入可以通过PCB连接在一起。通过确保在第一复用器上的逻辑控制输入6与在第二复用器上的逻辑控制输入6处于不同的逻辑状态,被路由至输出的输入在复用器之一上反转。这意味着,输入可以被连接在一起,仍然确保了每个复用器的正确工作。
沿着复用器1的右手侧和底侧是输入信道2a至2d。与每个输入信道2相关联的是对应的电压地和电压供给(例如分别表示为G2a和V2a)。这些电压供给及接地连接为与每个输入信道2相关联的输入缓冲开关7提供了供电电源。控制输入4a和4b分别在左手侧和顶侧,关于对角线轴20镜像对称。逻辑控制输入6在顶侧示出。在左侧的电压供给V6和接地连接G6为检测器10、解码器11和接口12提供了电压供给。输出信道3a、3b和对应的电压地和电压供给(例如分别表示为G3a和V3a)分别在左手侧和顶侧,也关于对角线轴20镜像对称。
虽然在上述本发明的实施例中,复用器被描述为4:2复用器,然而也可以有任何数量的输入和输出,这对本领域技术人员是显而易见的。对于其中两个复用器垂直堆叠并具有连接的输入(一个设备的输入反转)的本发明的实施例,输入必须是对称设置的,因此必须是2的倍数。否则,输入和输出的数量只受封装的考虑的限制。
通过此处的教导,本发明的其他不背离所附权利要求的范围的修改和应用对本领域技术人员是显而易见的。
Claims (25)
1.一种具有M个高频输入信道和N个高频输出信道的复用器,包括:
N个路由控制输入;
检测器,被设置为基于多个DC和AC信号在每个路由控制输入上的无或有来接收每个控制输入上的控制信号,所述控制信号表示复用器输入信道和输出信道之间所需的连接;以及
解码器,被设置为解码接收到的控制信号并产生开关控制信号,以便响应于解码后的控制信号而选择性地将输入信道与输出信道相连接;所述解码器还包括逻辑控制输入,其中所述复用器适于根据逻辑控制输入上接收的逻辑控制信号,改变输入信道至输出信道间的选择性连接;
其中整个检测器/解码器功能与单个芯片上每个输出信道的单个控制管脚集成。
2.如权利要求1所述的复用器,其中,所述复用器适于接受输入信道上高达3GHz频率的输入信号,以及输出高达3GHz频率的输出信号。
3.如权利要求1或2所述的复用器,其中,所述复用器被设置在封装中,使输入信道和输出信道被设置为关于封装的对角线轴对称。
4.如权利要求1或2所述的复用器,其中,每个输入信道与输入缓冲开关相连接,每个输入缓冲开关被设置为响应于开关控制信号而将所关联的输入信道与一个或更多输出信道相连接。
5.如权利要求4所述的复用器,其中,所述输入缓冲开关适于响应于适合的开关控制信号而将输入信道与输出信道断开,并运行在功率节约模式。
6.如权利要求5所述的复用器,其中,每个输入缓冲开关适于在不处于功率节约模式时放大输入信道上的输入信号。
7.如权利要求4所述的复用器,其中,每个输入缓冲开关适于为输入信道提供匹配输入信道阻抗的输入阻抗。
8.如权利要求4所述的复用器,还包括接口,适于从解码器接收开关控制信号,并产生合适的模拟电压电平,以便驱动每个输入缓冲级内的晶体管。
9.如权利要求1所述的复用器,其中,改变逻辑控制信号的状态反转输入信道至输出信道的连接顺序。
10.如权利要求1或2所述的复用器,其中,有偶数数量的输入信道。
11.如权利要求1或2所述的复用器,其中,有偶数数量的输出信道。
12.如权利要求1或2所述的复用器,其中,有4个输入信道和2个输出信道。
13.如权利要求1或2所述的复用器,其中,控制信号包括DC电压电平。
14.如权利要求13所述的复用器,其中,检测器适于检测DC电压电平是高于还是低于阈值电压。
15.如权利要求13所述的复用器,其中,检测器适于将DC电压电平与阈值范围进行比较。
16.如权利要求1或2所述的复用器,其中,所述控制信号包括AC电压信号。
17.如权利要求16所述的复用器,其中,检测器适于检测AC电压信号是高于还是低于预定频率的阈值幅度。
18.如权利要求17所述的复用器,其中,所述预定频率包括预定频带。
19.如权利要求16所述的复用器,其中,所述控制信号包括多个AC电压信号。
20.如权利要求1或2所述的复用器,还包括N个输出级,每个输出级驱动所关联的输出信道。
21.如权利要求20所述的复用器,其中,每个输入信道能够与每个输出级连接,以及每个输出级适于使用在输入信道上接收到的输入信号来驱动所关联的输出信道。
22.如权利要求20所述的复用器,其中,每个输出级包括至少一个输出晶体管,由低频反馈环路通过将所述至少一个输出晶体管或每个输出晶体管内的电流与参考电流进行比较来控制在所述至少一个输出晶体管或每个输出晶体管内流动的电流。
23.如权利要求20所述的复用器,其中,每个输出级适于为输出信道提供匹配输出信道阻抗的输出阻抗。
24.一种复用器装置,包括根据权利要求3的安装在印刷电路板上的一对复用器,所述一对复用器被放置在印刷电路板的相反侧,一个复用器相对于另一个复用器关于对角线轴旋转180°。
25.如权利要求24所述的复用器装置,其中,所述一对复用器的输入通过印刷电路板连接在一起,形成具有M个输入和2N个输出的复用器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0522260.9 | 2005-11-01 | ||
GB0522260A GB2432063B (en) | 2005-11-01 | 2005-11-01 | A multiplexer |
PCT/GB2006/004040 WO2007051999A1 (en) | 2005-11-01 | 2006-10-30 | A multiplexer |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101352050A CN101352050A (zh) | 2009-01-21 |
CN101352050B true CN101352050B (zh) | 2011-12-07 |
Family
ID=35516118
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2006201571364U Expired - Fee Related CN201032727Y (zh) | 2005-11-01 | 2006-10-27 | 一种多路复用器 |
CN2006800499579A Active CN101352050B (zh) | 2005-11-01 | 2006-10-30 | 复用器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNU2006201571364U Expired - Fee Related CN201032727Y (zh) | 2005-11-01 | 2006-10-27 | 一种多路复用器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080285586A1 (zh) |
EP (1) | EP1952648A1 (zh) |
JP (1) | JP4987877B2 (zh) |
CN (2) | CN201032727Y (zh) |
GB (1) | GB2432063B (zh) |
TW (2) | TWM321660U (zh) |
WO (1) | WO2007051999A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2432063B (en) * | 2005-11-01 | 2009-09-09 | Zetex Semiconductors Plc | A multiplexer |
FR2949592B1 (fr) * | 2009-08-26 | 2017-07-21 | Schneider Electric Ind Sas | Dispositif de multiplexage, installation de surveillance comportant un tel dispositif et methode de surveillance |
JP5007753B2 (ja) * | 2010-04-12 | 2012-08-22 | 村田機械株式会社 | 位置センサ |
DE102019006293A1 (de) * | 2019-09-05 | 2021-03-11 | PatForce GmbH | Switchbox |
CN110535487A (zh) * | 2019-09-19 | 2019-12-03 | 三维通信股份有限公司 | 一种多路信号发送接收方法及多路收发机电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2573939A1 (fr) * | 1984-11-23 | 1986-05-30 | Labo Electronique Physique | Circuit multiplexeur de signaux integre a quatre voies d'entree |
EP0238712A1 (de) * | 1986-01-27 | 1987-09-30 | Siemens-Albis Aktiengesellschaft | Gesteuerte Umschalter-Matrix |
CN1329411A (zh) * | 2001-01-18 | 2002-01-02 | 深圳市中兴集成电路设计有限责任公司 | 多信道维特比译码装置及方法 |
US6693785B1 (en) * | 1999-12-14 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Electronic component with reduced inductive coupling |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
CN1552135A (zh) * | 2001-08-02 | 2004-12-01 | 英芬能技术公司 | 可配置的终端引擎 |
US6891424B1 (en) * | 1999-09-29 | 2005-05-10 | Telasic Communications, Inc. | Monolithic payload IF switch |
CN201032727Y (zh) * | 2005-11-01 | 2008-03-05 | 泽泰克斯半导体公司 | 一种多路复用器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2514012C2 (de) * | 1975-03-29 | 1979-09-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen |
US4635296A (en) * | 1985-02-22 | 1987-01-06 | Transkinetic Systems, Inc. | Wide bandwidth ultra high stability FM telemetry transmitter |
JPH0316496A (ja) * | 1989-06-14 | 1991-01-24 | Nippon Telegr & Teleph Corp <Ntt> | スイッチモジュール |
US5140694A (en) * | 1989-08-23 | 1992-08-18 | At&T Bell Laboratories | Anti-intrusion defeator and locator for communication satellites |
JPH05252130A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 信号分岐多重回路 |
JPH0894351A (ja) * | 1994-09-29 | 1996-04-12 | Olympus Optical Co Ltd | 多点測距装置 |
JP2697642B2 (ja) * | 1994-11-24 | 1998-01-14 | 日本電気株式会社 | Atm音声符号化装置 |
US7185174B2 (en) * | 2001-03-02 | 2007-02-27 | Mtekvision Co., Ltd. | Switch complex selectively coupling input and output of a node in two-dimensional array to four ports and using four switches coupling among ports |
US7401058B2 (en) * | 2004-04-29 | 2008-07-15 | University Of Massachusetts | Artificial neuron with phase-encoded logic |
US7187216B2 (en) * | 2004-05-03 | 2007-03-06 | Silicon Laboratories Inc. | Phase selectable divider circuit |
US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
US8040813B2 (en) * | 2005-06-02 | 2011-10-18 | International Business Machines Corporation | Apparatus and method for reduced loading of signal transmission elements |
-
2005
- 2005-11-01 GB GB0522260A patent/GB2432063B/en not_active Expired - Fee Related
-
2006
- 2006-09-25 TW TW095217096U patent/TWM321660U/zh not_active IP Right Cessation
- 2006-10-27 CN CNU2006201571364U patent/CN201032727Y/zh not_active Expired - Fee Related
- 2006-10-30 EP EP06794941A patent/EP1952648A1/en not_active Withdrawn
- 2006-10-30 JP JP2008538399A patent/JP4987877B2/ja not_active Expired - Fee Related
- 2006-10-30 CN CN2006800499579A patent/CN101352050B/zh active Active
- 2006-10-30 US US12/092,245 patent/US20080285586A1/en not_active Abandoned
- 2006-10-30 WO PCT/GB2006/004040 patent/WO2007051999A1/en active Application Filing
- 2006-10-31 TW TW095140180A patent/TWI440304B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2573939A1 (fr) * | 1984-11-23 | 1986-05-30 | Labo Electronique Physique | Circuit multiplexeur de signaux integre a quatre voies d'entree |
EP0238712A1 (de) * | 1986-01-27 | 1987-09-30 | Siemens-Albis Aktiengesellschaft | Gesteuerte Umschalter-Matrix |
US6891424B1 (en) * | 1999-09-29 | 2005-05-10 | Telasic Communications, Inc. | Monolithic payload IF switch |
US6693785B1 (en) * | 1999-12-14 | 2004-02-17 | Koninklijke Philips Electronics N.V. | Electronic component with reduced inductive coupling |
CN1329411A (zh) * | 2001-01-18 | 2002-01-02 | 深圳市中兴集成电路设计有限责任公司 | 多信道维特比译码装置及方法 |
CN1552135A (zh) * | 2001-08-02 | 2004-12-01 | 英芬能技术公司 | 可配置的终端引擎 |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
CN201032727Y (zh) * | 2005-11-01 | 2008-03-05 | 泽泰克斯半导体公司 | 一种多路复用器 |
Non-Patent Citations (4)
Title |
---|
BENINI L ET AL.BENINI L ET AL: Xpipes: a network-on-chip architecture forXpipes: a network-on-chip architecture for gigascale systems-on-chip.IEEE CIRCUITS AND SYSTEMS IEEE CIRCUITS AND SYSTEMS MAGAZINE, IEEE SERVICE CENTER, NEW YORK, NY, US4 2.2004,4(2),18-31. |
BENINI L ET AL.BENINI L ET AL: Xpipes: a network-on-chip architecture forXpipes: a network-on-chip architecture for gigascale systems-on-chip.IEEE CIRCUITS AND SYSTEMS IEEE CIRCUITS AND SYSTEMS MAGAZINE, IEEE SERVICE CENTER, NEW YORK, NY, US4 2.2004,4(2),18-31. * |
JP特開平8-94351A 1996.04.12 |
SALL E ET AL.A multiplexer based decoder for flash analog-to-digital converters.TENCON 2004. 2004 IEEE REGION 10 CONFERENCE CHIANG MAI, THAILAND, PISCATAWAY, NJ, USA,IEEED.2004,D250-253. * |
Also Published As
Publication number | Publication date |
---|---|
CN101352050A (zh) | 2009-01-21 |
EP1952648A1 (en) | 2008-08-06 |
TWM321660U (en) | 2007-11-01 |
GB0522260D0 (en) | 2005-12-07 |
TW200723684A (en) | 2007-06-16 |
WO2007051999A1 (en) | 2007-05-10 |
JP4987877B2 (ja) | 2012-07-25 |
CN201032727Y (zh) | 2008-03-05 |
TWI440304B (zh) | 2014-06-01 |
GB2432063A (en) | 2007-05-09 |
GB2432063B (en) | 2009-09-09 |
US20080285586A1 (en) | 2008-11-20 |
JP2009514472A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101352050B (zh) | 复用器 | |
KR100959569B1 (ko) | 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로 | |
US20120169708A1 (en) | Control circuit of display panel and control method of the same | |
US20190123551A1 (en) | T-coil enhanced esd protection with passive equalization | |
CN106571538A (zh) | 天线组件、天线的控制方法及电子设备 | |
CN103973232A (zh) | 用于射频集成电路的设备 | |
US9048898B2 (en) | Front end module | |
JPH08214032A (ja) | 電力低下保護機能を有するシングルポートのネットワーク・ノード・トランシーバ | |
CN107452320A (zh) | 电平转移电路及其控制方法、显示装置及其驱动电路 | |
US7447273B2 (en) | Redundancy structure and method for high-speed serial link | |
EP1943728B1 (en) | Bypass device for microwave amplifier unit | |
RU2419965C2 (ru) | Мультиплексор | |
EP1182748A3 (en) | Multiple configuration loudspeaker terminals | |
EP4220952A1 (en) | Protection circuit for acoustic filter and power amplifier stage | |
CN112310952B (zh) | 射频电路的静电放电防护电路、静电放电防护方法以及射频电路 | |
CN116613139B (zh) | 芯片及芯片堆叠结构 | |
US7161425B2 (en) | Radio frequency power amplifier for lossless power combining | |
EP3160046B1 (en) | Matching network circuit, and associated apparatus with shared matching network circuit | |
JP2010154114A (ja) | Rf信号切替回路 | |
US7080180B2 (en) | Module for insertion into a device and rear panel for insertion into modules | |
US9106549B2 (en) | Ethernet communication circuit with auto MDI/MDIX function | |
EP2667409A1 (en) | Amplifier circuit with a low inductance bond wire arrangement | |
JP5303505B2 (ja) | 電界通信端末 | |
WO2004021606A1 (en) | Repeater extension unit | |
CN107612564A (zh) | 一种差分接收频段兼容电路及其工艺实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: LITAIKES SEMICONDUCTOR CORP. Free format text: FORMER NAME: ZETEX SEMICONDUCTORS PLC |
|
CP01 | Change in the name or title of a patent holder |
Address after: Alder M Patentee after: ZETEX SEMICONDUCTORS PLC Address before: Alder M Patentee before: Zetex Semiconductors PLC |