JP4987877B2 - マルチプレクサ - Google Patents

Description

本発明は、マルチプレクサに関する。具体的には、本発明は１つ又は複数の入力チャネルを１つ又は複数の出力チャネルへ選択的に接続するように構成された高周波（ＨＦ）マルチプレクサに関するが、これに限定されるものではない。

マルチプレクサは、１つ又は複数の制御信号に応答して入力チャネルを出力チャネルへ選択的に接続するように構成される。例えば、４：２マルチプレクサは、マルチプレクサへ供給される制御信号に応答して、４つの入力チャネルを２つの出力チャネルへ選択的に接続するように構成される。制御信号は、典型的には、外部の回路からマルチプレクサへ供給される。入力チャネル及び出力チャネルは、任意個数だけ存在してもよい。マルチプレクサは、複数の入力チャネルをより少ない個数の出力チャネルへ選択的に接続するように構成されてもよい。或いは、マルチプレクサは、１つ又は複数の入力チャネルをより多い個数の出力チャネルへ選択的に接続するように構成されてもよい。

マルチプレクサは一般に、コンピュータ及び他の電子機器内で必要な接続部の個数を減らすために、異なる構成要素間で、例えばデータバスを介して、信号をルーティングするために使用される。またマルチプレクサは、一般に、通信ネットワーク内で長距離通信に必要とされるチャネル数を減らすために使用され、よってコストの節約をもたらす。

マルチプレクサ内では、選択された任意の入力チャネルを選択された任意の出力チャネルへ接続できることが望ましい。ＨＦ信号を伝送するように適合化されるマルチプレクサの場合、周波数の増大に伴ってチャネル間のアイソレーションを維持することはますます困難になる。チャネル同士が適正に分離されなければ、チャネル間にクロストーク干渉が発生する可能性がある。クロストーク干渉は周波数の増大に伴ってますます広範囲に広がるので、周波数が１００ＭＨｚを超える信号の場合、優れたアイソレーションを達成することは特に困難になる。

既知のＨＦマルチプレクサは、典型的には、プリント回路基板上へ実装される複数の別個の構成要素を備える。従って、このことは、構成要素間において互いに近接して延在する、又は互いに交差して延在する信号経路に起因して、構成要素を相互に接続する際に問題となる可能性がある。このことは、信号チャネルの数の増加に伴ってますます問題となる。

本発明の目的は、本明細書で特定されているかそれとも他の場所で特定されているかに関わらず、従来技術における１つ又は複数の問題点を未然に防ぐ、又は緩和することにある。

本発明の第１の態様によれば、Ｍ個の高周波入力チャネルと、Ｎ個の高周波出力チャネルとを有するマルチプレクサが提供されていて、
本マルチプレクサは、
Ｎ個のルーティング制御入力と、
上記マルチプレクサの入力チャネルと出力チャネルとの間の必要な接続部を示す制御信号を上記制御入力又は上記各制御入力において受信するように構成された検出器と、
上記受信された制御信号を復号化するように構成され、上記復号化された制御信号に応答して上記入力チャネルを上記出力チャネルへ選択的に接続するためのスイッチング制御信号を発生するように構成されたデコーダとを備える。
本マルチプレクサは、単一のチップ上へ集積される。

本発明の実施形態の１つの優位点は、検出器とデコーダとを単一のチップ上へ集積することによって、チャネル間のクロストーク干渉の問題が低減されることにある。このことは、マルチプレクサを設けるプリント回路基板のチャネルルーティング要件が簡単化されることに起因する。検出器／デコーダの機能全体に対してチャネル毎に単一の制御ピンを集積することにより、ＰＣＢ設計の複雑さは低減され、コストの節約になる。さらに、これによりマルチプレクサ上で必要なピンの個数は減り、チップ、パッケージ及び基板のサイズは削減され、同じくコストの節約になる。

好適には、本マルチプレクサは、入力チャネルにおいて３ＧＨｚの周波数を上限として入力信号を受け入れ、３ＧＨｚの周波数を上限として出力信号を出力するように適合化される。

好適には、本マルチプレクサは、１つのパッケージにおいて、入力チャネルと出力チャネルとが当該パッケージの対角軸に対して対称配置されるように構成される。有利なことには、これにより、プリント回路基板の両側に２つのマルチプレクサを積み重ねることが容易になる。一方のマルチプレクサは、対角軸を中心として１８０゜回転されてもよい。

好適には、各入力チャネルは入力バッファスイッチへ接続され、各入力バッファスイッチは、スイッチング制御信号に応答して、その関連付けられた入力チャネルを１つ又は複数の出力チャネルへ接続するように構成される。

入力バッファスイッチは、適切なスイッチング制御信号に応答して、入力チャネルを出力チャネルから切断し、また省電力モードで動作するように適合化されてもよい。各入力バッファスイッチは、省電力モードでないときは入力チャネルにおける入力信号を増幅するように適合化されてもよい。好適には、各入力バッファスイッチは、入力チャネルのインピーダンスに整合する入力インピーダンスを入力チャネルに提供するように適合化される。

好適には、本マルチプレクサはさらに、デコーダからスイッチング制御信号を受信するように適合化され、各入力バッファ段内のトランジスタを駆動する適切なアナログ電圧レベルを発生するように適合化されたインターフェースを備える。

好適には、本マルチプレクサはさらに論理制御入力を備え、本マルチプレクサは、この論理制御入力において受信される論理制御信号に依存して、出力チャネルへの入力チャネルの選択的接続を変更するように適合化される。論理制御信号の状態を変更することにより、出力チャネルへの入力チャネルの接続順序が反転されてもよい。

入力チャネルは、偶数個存在してもよい。出力チャネルは、偶数個存在してもよい。入力チャネルは４個、及び出力チャネルは２個存在してもよい。

制御信号は、ＤＣ電圧レベルを含んでもよい。検出器は、ＤＣ電圧レベルがしきい値電圧より高いのか、それとも低いのかを検出するように適合化されてもよい。検出器は、ＤＣ電圧レベルを所定範囲の複数のしきい値に対して比較するように適合化されてもよい。

制御信号は、ＡＣ電圧信号を含んでもよく、もしくはＡＣ電圧信号をさらに含んでもよい。検出器は、ＡＣ電圧信号が予め決められた周波数におけるしきい値振幅より高いのか、それとも低いのかを検出するように適合化されてもよい。上記予め決められた周波数は、予め決められた周波数帯を含んでもよい。制御信号は、複数のＡＣ電圧信号を含んでもよい。

好適には、本マルチプレクサはさらにＮ個の出力段を備え、各出力段は、関連付けられた出力チャネルを駆動する。各入力チャネルはすべての出力段へ接続可能であってもよく、各出力段は、１つの入力チャネルにおいて受信される入力信号によって、関連付けられた出力チャネルを駆動するように適合化される。

各出力段は少なくとも１つの出力トランジスタを備えてもよく、上記出力トランジスタ又は上記各出力トランジスタ内を流れる電流は、低周波フィードバックループにより、上記出力トランジスタ又は上記各出力トランジスタ内の電流を基準電流と比較することによって制御される。

好適には、各出力段は、出力チャネルのインピーダンスに整合する出力インピーダンスを出力チャネルに提供するように適合化される。

本発明の第２の態様によれば、プリント回路基板上へ設けられる請求項３記載の１対のマルチプレクサを備えるマルチプレクサ装置が提供されていて、これらのマルチプレクサは、プリント回路基板の両面にそれぞれ位置決めされ、一方のマルチプレクサはもう一方のマルチプレクサに対して対角軸を中心に１８０゜回転されている。

１対のマルチプレクサの入力はプリント回路基板を介して互いに接続されてもよく、Ｍ個の入力と２Ｎ個の出力とを有するマルチプレクサが形成される。

次に、添付の図面を参照して、本発明を単に例示的に説明する。

ＨＦマルチプレクサの設計における決定的に重要なパラメータは、入力チャネルと出力チャネルとの間のアイソレーションである。集積回路が設けられるパッケージにおいて集積回路内に生じるカップリングの結果として、また、プリント回路基板上へパッケージを設ける方法に起因して、クロスチャネル干渉（cross channel interference）が発生する可能性がある。本発明の一実施形態に係るマルチプレクサでは、入力チャネルと出力チャネルとの間のアイソレーションが最大化される。特に、このことは、集積回路の配置及びパッケージならびにピン割り当ての選択が、集積回路設計において重要な部分を形成するものであり、ＨＦ不安定性がもはや危険にはならなくなる周波数まで全体的にモデリングされるべきである、という事実を考慮して達成される。本発明の一実施形態に係るマルチプレクサは、３ＧＨｚまで機能するように設計される。従って、最大で約５ＧＨｚまでマルチプレクサをモデリングすることにより、当該マルチプレクサは、要求されるデバイスパラメータに適合しかつＨＦ安定性をもたらすことが保証される。他の重要なパラメータには、広帯域利得の平坦度と、入力及び出力インピーダンスと、雑音及び歪み性能とが含まれる。これらのパラメータは、このようなマルチプレクサモデルに従ってマルチプレクサを設計することにより最適化されてもよい。

図１は、単一のチップとして製造された、本発明の一実施形態に係る４：２ ＨＦマルチプレクサを示す。マルチプレクサ１は、４つのＨＦ入力２（各々２ａ乃至２ｄとして示す。）と、２つのＨＦ出力３（各々３ａ及び３ｂとして示す。）とを有する。マルチプレクサ１は、２つのルーティング制御入力４（各々４ａ及び４ｂとして示す。）を有する。ルーティング制御入力４は、制御信号を検出器／デコーダ５へ供給する。検出器／デコーダ５はまた、さらなる論理制御入力６も有する。論理制御入力６は、後述するように、ＨＦ入力２のシーケンスに対する論理反転を実行させる。

検出器／デコーダ５は、単一又は複数のＡＣ周波数及び／又は所定のＤＣレベルの形式でルーティング制御入力４において受信される制御信号を検出するように適合化される。これらの制御信号は、マルチプレクサを制御する外部の回路（図示せず。）からマルチプレクサ１へ供給される。図１に示す本発明の実施形態では、制御信号は、ルーティング制御回線４において、ＤＣレベルとして、及び／又はＡＣ周波数として供給される。

例えば、検出器／デコーダ５は、各ピン毎に単一のＤＣレベル及び単一のＡＣレベルを検出するように適合化されることも可能である。検出されたＤＣレベルが１４Ｖ以下であれば、これは論理的ローレベルに相当する。ＤＣレベルが１５Ｖ以上であれば、これは論理的ハイレベルに相当する。ＡＣ信号は、約２２ｋＨｚの通過帯域内で測定されてもよい。ＡＣ信号の振幅が３００ｍＶｐｐ以上であれば、これは論理的ハイレベルに相当する。ＡＣ信号の振幅が１００ｍＶｐｐ以下であれば、これは論理的ローレベルに相当する。

しかるべき技能を有する当業者には、検出器／デコーダ５が、他の複数の周波数において、又は他の複数の周波数の前後において、複数のＡＣ信号を同時に検出するように構成されてもよいことが認識されるであろう。検出器／デコーダ５はさらに、異なる入力値に対応する所定範囲の複数のＤＣ電圧レベル間を区別化するように構成されてもよい。検出器／デコーダ５が検出するように構成されたＤＣ及びＡＣ信号は、経時的に変わってもよい。

このようにして、検出器／デコーダは、各ルーティング制御入力４における複数のＤＣ及びＡＣ信号の不在又は存在に基づいて複数のビット制御信号を受信することができる。

各ルーティング制御入力４へ供給されるＤＣ及びＡＣ信号はそれぞれ、代替的に、極性信号及びトーン信号と呼ばれてもよい。ＨＦ入力２は、入力バッファスイッチ７によって受信される。入力バッファスイッチ７は、ルーティング制御入力４において受信される制御信号に応答して検出器／デコーダ５により供給されるスイッチング制御信号８によって制御される。スイッチング制御信号８は、ＨＦ入力を２つの出力段９（各々９ａ及び９ｂとして示す。）へ選択的に切り換える。また入力バッファスイッチ７は、ＨＦ入力信号に対する前置増幅を実行する。出力段９は、ＨＦ出力３において出力信号を供給する。

ＨＦ出力チャネル３毎に必要なルーティング制御入力４は１つのみであるが、追加のルーティング制御入力が設けられてもよい。このことは、各ルーティング制御入力４が複数の制御信号をＤＣ成分及びＡＣ成分の形式で伝送することに起因する。検出器／デコーダの機能は、マルチプレクサの意図されたアプリケーションに特有のものである。図１に示す実施形態は、任意個数の入力及び出力に単に拡張されてもよい。このことは、制御信号が各ルーティング制御入力４へ外部から供給されることに起因する。デコーダは単に、入力及び出力の他の組合せに適合するように変更されてもよい。

検出器／デコーダ５の変更を必要とする他のＡＣ信号伝送（シグナリング）方法が使用されてもよい。本発明は、いかなる特定の信号伝送方法にも限定されない。図１に示すルーティング制御入力及び信号の構成は、単なる例示である。

検出器／デコーダ５に対して出力チャネル３毎に単一のルーティング制御入力４を集積することにより、外部構成要素が不要になるのでＰＣＢ設計の複雑さ及びコストは低減され、基板のスペース及び構成要素のコストが節約される。

出力段９はさらに、ＨＦ出力信号の増幅及び回線駆動の能力をもたらし、よって典型的使用では、マルチプレクサ１の外部に追加のＨＦ回線ドライバを設けることは必要とされない。このことは、ＰＣＢ上にさらなる増幅器を設ける必要性を取り除き、よってマルチプレクサ１を使用するシステムの複雑さ及びコストを低減させる。

次に、図２を参照すると、ここではマルチプレクサの構成要素をさらに詳しく示している。図１における検出器／デコーダ５は、検出器段１０とデコーダ１１とに分割されている。検出器段１０は、ルーティング制御入力４ａ及び４ｂの一方を入力としてそれぞれ有する、２つの別個の検出器１０ａ及び１０ｂを備える。検出器１０ａ、１０ｂは各々ルーティング制御入力４ａ及び４ｂにおいて制御信号を検出し、検出された制御信号をデコーダ１１へ送る。

各検出器１０ａ、１０ｂは、合成された電圧レベル及びＡＣ信号を入力として受け入れる。各検出器は、ＤＣレベルがアプリケーションに特有のしきい値（例えば、１４Ｖ）より高いのかそれとも低いのかを独立して確認し、また、ＡＣ信号が所定の振幅より大きいのかそれとも小さいのか、及びそれが受け入れ可能な周波数範囲（例えば、２２ｋＨｚにおいて３００ｍＶｐｐ以上）内にあるか否かを確認する。また検出器には、存在しうる他の干渉信号を拒絶するように構成された入力フィルタも設けられる。

検出されて検出器１０からデコーダ１１へ送られる制御信号はデジタル信号であり、複数の制御回線上に存在してもよい。デコーダ１１は、制御信号を復号化して所望の真理値表を生成する。デコーダ１１は、さらなる入力として論理制御入力６を有する。論理制御入力６は、論理制御入力６の論理状態が変化したときに、各出力チャネル用に選択される入力チャネル２が変更されるように、各出力チャネル３のための真理値表を反転すべく機能する。図１及び図２に示す４：２マルチプレクサの真理値表は、下記の通りである。

復号化された信号は、インターフェース１２へ送られる。インターフェース１２は、復号化されたデジタル信号を適切なアナログレベルに変換して、入力バッファスイッチ７内のアナログスイッチを駆動する。入力バッファスイッチ７に必要なアナログ駆動電圧は、アプリケーションに特有である。

図１では単一の構成要素として示した入力バッファスイッチ７は、実際にはＨＦ入力２ａ乃至２ｄの各々に対して別個の入力バッファスイッチ（各々７ａ乃至７ｄとして示す。）を備える。インターフェースにより各入力バッファスイッチへ送られるスイッチング制御信号８に従って、これらの入力バッファスイッチは、ＨＦ入力信号を出力段９ａ又は９ｂの何れか、又は双方へ送ってもよい。スイッチング制御信号８は、複数の制御回線において各入力バッファスイッチ７へ送られてもよい。

マルチプレクサ１には、内部構成要素に発生する損傷を防止するための静電気放電（ＥＳＤ）保護回路が設けられる。ＥＳＤ保護回路は、入力チャネル２、出力チャネル３、ルーティング制御入力４及び論理制御入力６の各々へ接続される。

入力バッファスイッチ７は、インターフェース１２からの制御信号による決定に従って各ＨＦ入力２における信号を第１の出力段９ａ又は第２の出力段９ｂへ接続するように、又はどの出力段へも接続しないように構成される。入力バッファスイッチがその入力を出力段へ送らないように構成される場合、これらは省電力モードに設定されることが可能である。省電力モードでは、入力バッファスイッチ内の信号回路における使用されない部分は、ゼロ電力静止設定に切り換えられる。これにより、入力バッファスイッチ７の通常の入力段及び切り換えられた出力段はオフにされ、代替となる低電力動作状態の入力段がオンにされる。この代替となる低電力動作状態の入力段は、入力チャネル２に対する必要な入力インピーダンス整合を維持する。

入力バッファスイッチ７がその入力信号を出力段９へルーティングするために必要とされる場合、内部プリアンプは、入力チャネルに対する適切に整合された入力インピーダンスを提供し、ＨＦ信号を受容可能な雑音性能で増幅する。図１及び図２に示す本発明の実施形態では、この雑音性能は１５ｄＢ以下であってもよい。各入力バッファスイッチ７の入力インピーダンスは、接続されるＨＦ入力チャネル２の特性（公称では５０オーム）に整合するように選ばれる。

増幅された入力信号は、（入力バッファスイッチ７内の）２つのスイッチングバッファ段へ提供される。これらのスイッチングバッファ段は、インターフェース１２から受信されるスイッチング制御信号８に依存して、双方又は一方が起動されてもよく、あるいはどちらも起動されなくてもよい。各スイッチングバッファ段は、出力段９の一方へ接続された出力を有し、よって、各出力段９は入力バッファスイッチ７の各々へ接続された入力を有する。入力バッファスイッチ７への入力が出力段９の一方又は双方へルーティングされるべきでなければ、信号はスイッチングバッファ段の一方又は双方によってブロックされる。

入力バッファスイッチは、インターフェース１２から受信されるスイッチング制御信号８によって制御され、よって最終的には、検出器１０により検出される制御信号によって制御される。

マルチプレクサ１のＨＦ機能は、パッケージの対角線に対して対称であるように設計される。マルチプレクサ１は、１対のマルチプレクサをＰＣＢの両側へ垂直に積み重ねて２つの４：２マルチプレクサのための小型フォームファクタパッケージを提供できるように構成される。オプションでは、複数の入力２は基板を介して互いに電気的に接続されてもよい。複数の入力２がこのようにして接続される場合、２つのデバイスについて同じ真理値表を別個に有する４：４マルチプレクサが提供される。このようにして接続されない場合は、２つの独立した４：２マルチプレクサが提供される。

パッケージの対称性は、４：２マルチプレクサの場合、２つの出力がクワッドパッケージ（quad package）の隣接する辺上に位置し、４つの入力が他の一対の隣接する辺上に位置することが可能であるように、対角線を中心として選ばれる。よって、入力と出力とが可能な限り大きく離隔されるので、パッケージのアイソレーションへの寄与が最大になる。有利なことには、複数のマルチプレクサのこのような積み重ねは、基板配置を簡単かつ効率的なものにする。よって、４つのマルチプレクサ出力チャネルの全てに関する真理値表は、２つのマルチプレクサに関して先に示したもののようになる。ＰＣＢの両面にそれぞれ存在するデバイスは互いに対して裏返しになっているので、論理制御入力６のために反対の論理状態を選択することにより、同じ入力シーケンスが復元される。よって真理値表（３ｘ＿１，４ｘ＿１と、３ｘ＿２，４ｘ＿２とは各々ＰＣＢの両面を示す。）は、下記のようになる可能性もある。

出力は、互いに独立して使用されるので、対称に構成される必要はない。本実施例では２つの出力が存在するので、これらは最適なピン構成において対称である。

出力段９は、常に動作状態にある。すなわち、各出力段９は、選択された入力バッファスイッチ７によって常に駆動されている。各出力段は、４つの入力バッファスイッチ７のうちの動作状態にある１つから信号を受け入れて、適切に整合された出力インピーダンス（本実施例では、公称７５オーム）及び小さな歪み（本実施例では、典型的には３次歪み（ＩＰ３）が約１６ｄＢｍである。）で出力チャネル３へ接続された出力負荷を駆動する。

出力段９内の出力トランジスタにおける電流は、低周波フィードバックループによって制御される。低周波フィードバックループは、実際の電流を、基準電流との比較によって所望のレベルに変化させる。このことは、比較的不十分に調整された供給電圧による動作を許容する。通過帯域における出力段の性能は負帰還によって決定され、これはまた、入力バッファスイッチ７の出力において見てとれるような各出力段９の制御された入力インピーダンスをもたらす。これにより、入力バッファスイッチ７と出力段９との相互依存は減少する。

次に、図３を参照すると、これは、図１及び図２に示すマルチプレクサを実装するための入力及び出力パッケージピンの配置を概略的に示している。対応する入力及び出力を、同じ参照符号を用いて示す。入力及び出力は、マルチプレクサ１の対角軸２０に対して対称に配置される。これにより、一方のマルチプレクサを対角軸２０を中心として１８０゜裏返すことで２つのマルチプレクサをＰＣＢの両面に積み重ね可能になるということが保証される。これを行うことにより、入力２と出力３とは適正に整列され、よって必要であれば、複数の入力がＰＣＢを介して互いに接続されてもよい。第１のマルチプレクサ上の論理制御入力６が第２のマルチプレクサのそれとは異なる論理状態にあることを保証することにより、出力へルーティングされる入力は、マルチプレクサのうちの一方において反転される。このことは、複数の入力が互いに接続可能であり、しかも各マルチプレクサの適正な動作を保証するということを意味する。

入力チャネル２ａ乃至２ｄは、マルチプレクサ１の右辺及び下辺に沿って位置している。各入力チャネル２に関連付けられて、対応する電圧接地及び電圧源（各々、例えばＧ_２ａ及びＶ_２ａとして示す。）が存在する。これらの電圧源及び接地接続部は、各入力チャネル２に関連付けられる入力バッファスイッチ７の各々へ電力を供給する。制御入力４ａ及び４ｂは、対角軸２０に対して線対称になるように左辺及び上辺にそれぞれ位置している。論理制御入力６は、上辺上に示されている。左辺上の電圧源Ｖ_６及び接地接続部Ｇ_６は、検出器１０、デコーダ１１及びインターフェース１２へ電圧を供給する。出力チャネル３ａ、３ｂ及び対応する電圧接地及び電圧源（各々、例えばＧ_３ａ及びＶ_３ａとして示す。）は、同じく対角軸２０に対して線対称になるように左辺及び上辺にそれぞれ位置している。

これまでに述べた本発明の実施形態では、マルチプレクサは４：２マルチプレクサとして説明されているが、任意の個数の入力及び出力が存在してもよいということは、しかるべき技能を有する当業者にとって容易に明らかとなるであろう。入力で接続された２つのマルチプレクサ（一方のデバイスの入力が反転されている）が垂直に積み重ねられた本発明の実施形態では、入力は対称に配置されなければならず、よってその個数は２の倍数でなければならない。この点を除けば、入力及び出力の個数は、パッケージングに関する考慮事項によってのみ限定される。

しかるべき技能を有する当業者には、本明細書における教示から、添付の請求項の範囲を逸脱することなく、本発明の他の変更及び応用が容易に明らかとなるであろう。

本発明の一実施形態に係るマルチプレクサの概略図である。 図１のマルチプレクサの一部を示す概略図である。 図１のマルチプレクサのためのチップパッケージを示す概略図である。

Claims (19)

1. Ｍ個の高周波入力チャネルと、Ｎ個の高周波出力チャネルとを有するマルチプレクサであって、上記マルチプレクサは、
   Ｎ個のルーティング制御入力と、
   上記マルチプレクサの入力チャネルと出力チャネルとの間の必要な接続部を示す制御信号を上記制御入力又は上記各制御入力において受信するように構成された検出器と、
   上記受信された制御信号を復号化するように構成され、上記復号化された制御信号に応答して上記入力チャネルを上記出力チャネルへ選択的に接続するためのスイッチング制御信号を発生するように構成されたデコーダとを備え、
   上記マルチプレクサは単一のチップ上へ集積され、
   上記制御信号は複数のＡＣ電圧信号を含むマルチプレクサ。
2. 上記マルチプレクサは、上記入力チャネルにおいて３ＧＨｚの周波数を上限として入力信号を受け入れ、３ＧＨｚの周波数を上限として出力信号を出力するように適合化される請求項１記載のマルチプレクサ。
3. 上記マルチプレクサは、１つのパッケージにおいて、上記入力チャネルと上記出力チャネルとが当該パッケージの対角軸に対して対称配置されるように構成される請求項１又は２記載のマルチプレクサ。
4. 各入力チャネルは入力バッファスイッチへ接続され、各入力バッファスイッチは、上記スイッチング制御信号に応答して、その関連付けられた入力チャネルを１つ又は複数の出力チャネルへ接続するように構成された、請求項１乃至３のいずれか１つに記載のマルチプレクサ。
5. 上記入力バッファスイッチは、適切なスイッチング制御信号に応答して、上記入力チャネルを上記出力チャネルから切断し、省電力モードで動作するように適合化される請求項４記載のマルチプレクサ。
6. 各入力バッファスイッチは、上記省電力モードでないときは、上記入力チャネルにおける入力信号を増幅するように適合化される請求項５記載のマルチプレクサ。
7. 各入力バッファスイッチは、上記入力チャネルのインピーダンスに整合する入力インピーダンスを上記入力チャネルに提供するように適合化される請求項４乃至６のうちのいずれか１つに記載のマルチプレクサ。
8. 上記マルチプレクサは論理制御入力をさらに備え、
   上記マルチプレクサは、上記論理制御入力において受信される論理制御信号に依存して、上記出力チャネルへの上記入力チャネルの選択的接続を変更するように適合化される、請求項１乃至７のいずれか１つに記載のマルチプレクサ。
9. 上記制御信号はＤＣ電圧レベルをさらに含む、請求項１乃至８のいずれか１つに記載のマルチプレクサ。
10. 上記検出器は、上記ＤＣ電圧レベルがしきい値電圧より高いのか、それとも低いのかを検出するように適合化される請求項９記載のマルチプレクサ。
11. 上記検出器は、上記ＤＣ電圧レベルを所定範囲の複数のしきい値に対して比較するように適合化される請求項９又は１０記載のマルチプレクサ。
12. 上記検出器は、上記ＡＣ電圧信号が予め決められた周波数におけるしきい値振幅より高いのか、それとも低いのかを検出するように適合化される請求項１乃至１１のいずれか１つに記載のマルチプレクサ。
13. 上記予め決められた周波数は予め決められた周波数帯を含む請求項１２記載のマルチプレクサ。
14. Ｎ個の出力段をさらに備え、各出力段は関連付けられた出力チャネルを駆動する、請求項１乃至１３のいずれか１つに記載のマルチプレクサ。
15. 各入力チャネルはすべての出力段へ接続可能であり、各出力段は、１つの入力チャネルにおいて受信される入力信号によって、上記関連付けられた出力チャネルを駆動するように適合化される請求項１４記載のマルチプレクサ。
16. 各出力段は少なくとも１つの出力トランジスタを備え、上記出力トランジスタ又は上記各出力トランジスタ内を流れる電流は、低周波フィードバックループにより、上記出力トランジスタ又は上記各出力トランジスタ内の電流を基準電流と比較することによって制御される請求項１４又は１５記載のマルチプレクサ。
17. 各出力段は、上記出力チャネルのインピーダンスに整合する出力インピーダンスを上記出力チャネルに提供するように適合化される請求項１４乃至１６のうちのいずれか１つに記載のマルチプレクサ。
18. プリント回路基板上へ設けられる請求項３記載の１対のマルチプレクサを備えるマルチプレクサ装置であって、上記マルチプレクサは上記プリント回路基板の両面にそれぞれ位置決めされ、一方のマルチプレクサはもう一方のマルチプレクサに対して対角軸を中心に１８０゜回転されているマルチプレクサ装置。
19. 上記一対のマルチプレクサの入力は上記プリント回路基板を介して互いに接続され、Ｍ個の入力と２Ｎ個の出力とを有するマルチプレクサが形成される請求項１８記載のマルチプレクサ装置。

Images