KR100959569B1 - 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로 - Google Patents

고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로 Download PDF

Info

Publication number
KR100959569B1
KR100959569B1 KR1020047006433A KR20047006433A KR100959569B1 KR 100959569 B1 KR100959569 B1 KR 100959569B1 KR 1020047006433 A KR1020047006433 A KR 1020047006433A KR 20047006433 A KR20047006433 A KR 20047006433A KR 100959569 B1 KR100959569 B1 KR 100959569B1
Authority
KR
South Korea
Prior art keywords
circuit
mode
input
transmitting
power supply
Prior art date
Application number
KR1020047006433A
Other languages
English (en)
Other versions
KR20040053228A (ko
Inventor
루하안티
루오트살라이넨타르모
테르발루오토주씨-펙카
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20040053228A publication Critical patent/KR20040053228A/ko
Application granted granted Critical
Publication of KR100959569B1 publication Critical patent/KR100959569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

IC들간에 데이터를 송신하고 수신하기 위한 다중-모드 I/O 회로 또는 셀(10)이 제공되는데, 여기서 각 IC는 적어도 하나의 I/O 회로들을 포함한다. 각 데이터 링크는 송신 회로(12) 및 수신 회로(14)를 포함한다. 송신 회로는 다른 IC에 있는 수신 회로로 데이터를 전송하고, 다른 IC에 있는 수신 회로는 송신 회로로부터 데이터를 수신한다.

Description

고속의 디지털 인터페이스들을 위하여 저간섭 시그널링 스킴들을 지원하는 다중 모드 입/출력 회로{Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces}
본 교지들(teachings)은 일반적으로 입/출력 동작들에서 사용되는 회로에 관한 것으로, 보다 상세하게는 집적 회로들(ICs: Integrated Circuits)간에 고속의 디지털 데이터 경로들을 지원하는 입/출력(I/O: Input/Output) 회로에 관한 것이다.
현대 통신 시스템들은 점점 더 증가하는 양의 데이터를 전송하고, 수신하고, 저장하며, 검색한다. 복잡한 시스템들에서 집적 회로들(ICs: Integrated Circuits)간 정보의 전송은 시그널링 스킴 및 입/출력(I/O: Input/Output) 회로가 고속의 작동을 할 수 있어야 하고, 최소한의 간섭들(노이즈)을 생성하고, 간섭에 관대할 수 있어야 하며, 적은 전력을 소모하고 IC상에서 최소한의 면적을 차지할 수 있어야 한다. 더욱이, 다른 시그널링 스킴들을 사용하는 다른 세대들의 IC들과 역호환(backward compatibility) 또는 정호환(forward compatibility)을 향상시키기 위해서는, I/O 회로가 송신기 및 수신기에서 다른 전원 전압들을 지원하고, 다중 모드 작동(multi-mode operation)을 할 수 있는 것이 유용성의 면에서 매우 바람직하다.
기존의 I/O 회로 셀들은 전형적으로 단지 한가지 타입의 신호, 예를 들면 단일 종단 CMOS 신호들(single ended CMOS signals)만을 지원하며, 송신하는 셀의 전원 전압은 수신하는 셀의 전원 전압과 같아야 하며, 그 역으로도 마찬가지이다. 몇 가지 기존의 I/O 셀들은 양방향 시그널링을 지원하기 위해 송신기들 또는 수신기들로서 사용될 수 있다.
가장 보편적으로 사용되는 CMOS 디지털 시그널링 기술들은 레일-투-레일 레벨들(rail-to-rail levels) 및 빠른 에지들(fast edges)을 가진 단일 종단 전압 모드 신호들(single-ended voltage mode signals)을 사용한다. 그러나, 이러한 접근 방법은 다른 회로와 상당한 양의 신호 외란(disturbance) 및 간섭(interference)을 생성한다고 알려져 있으며, 최대의 사용 가능한 데이터 속도들을 제한하고 및/또는 시스템의 성능에 심각하게 영향을 미치는 경향이 있다. 생성된 외란은 수신된 아날로그 신호들이 매우 약할 수 있는 무선 기반 통신 시스템들에서 특히 치명적이다.
외란 신호들의 생성을 감소시키는 한가지 기술은 IC들간에 아날로그 시그널링(analog signalling)을 사용하는 것이다. 이러한 접근 방법은 송신기(transmitter) 및 수신기(receiver) IC들 모두가 아날로그 회로, 예를 들면 아날로그-디지털 콘버터들(ADCs: Analog Digital Converters) 및 디지털-아날로그 콘버터들(DACs: Digital-to-Analog Converters)을 포함해야 한다는 것을 의미한다. 그러나, 디지털 IC들은 매우 최적화된 디지털 처리들을 사용해서 구현되는 것이 전형적이기 때문에 아날로그 회로를 다른 디지털 IC에 통합하는데에는 문제가 있다. 이러한 처리들에서, 장치들의 아날로그 속성들은 간혹 타협된다. 게다가, 이러한 딥 서브-마이크론 공정(deep sub-micron process)들의 최대 허용 가능한 전원 전압이 감소하고 있으며, 이는 아날로그 기능들의 구현을 더욱 어렵게 한다. 더욱이, 이용 가능한 아날로그 장치들의 다양성은 제한된다. 예를 들면, 저항들과 같은 수동 소자들은 고가의 부차적인 공정 단계들의 사용을 통해서만 입수될 수 있다. 게다가, 디지털 IC들에서 아날로그 시그널링 및 관련된 아날로그 회로(예를 들면, ADCs 및 DACs)는 수용할 수 없을 정도의 전력 소모뿐 아니라 엄청나게 큰 회로 영역을 초래할 수 있다. 또한, 대형 디지털 IC들상에서 아날로그 또는 혼합 신호 회로를 구현하는 것은 설계 및 테스트를 더욱 어렵게 만들며, 시간을 소모하게 하며, 고가로 만들고, 따라서 위험 및 시간 지연 모두를 증가시킨다.
더욱이, 딥 서브-마이크론 CMOS 공정들(deep sub-micron CMOS processes)에서 실리콘 면적당 가격은 증가하고 있다. 아날로그 회로 영역이 디지털 회로와 같은 비율로 감소되지 않기 때문에, 디지털 IC들상의 아날로그 회로 배치는 더욱 고가로 되고 있다.
위에서 알 수 있는 바와 같이, 대형 디지털 IC들은 단지 디지털 회로만을 포함하는 것이 유리하고, 그리고 RF, 아날로그 및 혼합 신호 회로는 더욱 적절한 공정 기술을 사용해서 구현되는 별개의 칩내에 배치되는 것이 바람직하다. 이러한 경우에 또한 알 수 있는 바와 같이, 아날로그 기반 I/O 회로의 사용에 의존하지 않고, 대신에 IC들간의 시그널링이 최적화되어야 한다.
따라서, 최적의 시스템 분할이 달성될 수 있게 하는 효율적인 IC간 시그널링 회로를 개발하는 것이 중요하다. 본 발명의 이전에, 이러한 필요성은 충분히 다루어지지 않았다.
이전의 그리고 다른 문제들은 이러한 교지들(teachings)의 실시예에 따른 방법들 및 장치에 의해 극복된다.
이러한 교지들은 IC들간에 고속의 디지털 인터페이스들을 위한 저 간섭 시그널링 스킴들 및 프로토콜들을 지원하기 위한 다중 모드 I/O 회로에 관한 것이다. 현재로서는 바람직하지만 이에 국한되지 않는 다중 모드 I/O 회로에 대한 응용은 이동 무선 통신 시스템에서 이루어진다. 개시된 다중 모드 I/O 회로는 단일 종단 및 차동 전류 모드, 낮은 스윙 전압 모드 및 CMOS 시그널링을 지원하며, 개시된 수신 및 송신 회로들의 작동 모드는 단지 몇 개의 제어 비트들을 사용해서 선택될 수 있다. I/O 회로는 단지 표준 MOS 트랜지스터들을 사용할 필요만 있고, 따라서 어떠한 기존의 CMOS 또는 BiCMOS 기술을 사용해서 구현될 수 있다.
간섭 경감의 관점에서 보면, 가장 바람직한 시그널링 기술은 차동 전류 모드 시그널링을 사용한다. 개시된 I/O 회로는 이러한 바람직한 작동 모드를 지원하지만, 수신 및 송신 회로 모두는 예를 들면, 기존의 CMOS 레벨의 I/O 회로를 가지고도 구현될수 있다. 이것은 기존의 그리고 새롭게 출현하는 시스템들과의 호환성을 얻기 위한 중요한 특성이다. 예를 들면, 개시된 수신 I/O 회로가 구비된 IC는 다른 신호 스킴들 및 I/O 회로를 사용하는 같거나 또는 다른 회로 세대로부터 나온 다른 IC의 송신 I/O 회로와 통신할 수 있다. 유사하게, 개시된 송신 I/O 회로가 구비된 IC는 다른 시그널링 스킴들 및 I/O 회로를 사용하는 같거나 또는 다른 회로 세대로부터 나온 다른 IC의 수신 I/O 회로와 통신할 수 있다.
현재의 바람직한 차동 시그널링 스킴은, 정의에 의해, 신호 링크당 2개의 선들(wires)을 사용하지만, 부가적인 와이어링(wiring)을 제공하기 위한 요구 조건들은 그러한 차동 링크들이 비차동의, 단일 도체 타입의 링크들(non-differential, single conductor types of links)에 비해 높은 데이터 속도들을 지원할 수 있다는 사실에 의해 적어도 부분적으로 상쇄된다.
이러한 교지들(teachings)은 고속의 디지털 데이터 링크들의 작동과 관련된 간섭이나 잡음을 가진 시스템의 성능을 타협하거나 저하시키지 않고, 그리고 아날로그 회로가 IC들내로 집적될 필요없이, IC들간에 증가하는 데이터 양들을 어떻게 가장 효율적으로 전송할 것인지에 대한 일반적인 문제에 대한 해결책을 제공한다.
이러한 교지들은 다른 기술적 문제들외에 다음의 구체적인 기술적 과제들을 극복한다. 우선, I/O 회로에 의해 인에이블되는 차동 전류 모드 시그널링은 레일-투-레일 레벨들(rail-to-rail levels) 및 빠른 에지들(fast edges)을 가진 단일 종단 전압 모드 신호들을 사용하는 보편적으로 사용되는 CMOS 디지털 시그널링에 비해 더 적은 잡음 및 간섭을 보인다. 둘째로, 이러한 교지들에 따른 저 간섭 시그널링 기술은 IC들간에 고속의 디지털 시그널링을 가능하게 하며, 매우 약한 아날로그 신호들을 포함하는 무선 통신 시스템들에서 유리하도록 사용될 수 있다. 관련하여, 이러한 교지들의 사용은 다양한 IC들간에 시스템 기능들의 더욱 최적의 분할(partitioning)을 허가함으로써, 시스템 설계 태스크를 용이하게 한다.
이러한 교지들의 태양에 따르면, IC들간에 데이터를 송신 및 수신하기 위한 다중 모드 IO 회로 또는 셀들이 제공되는데, 여기서 각각의 데이터 링크는 개시된 I/O 회로들중 적어도 하나를 포함한다. IC들간의 각각의 데이터 링크는 송신 회로 및 수신 회로를 포함한다. 송신 회로는 다른 IC에 있는 수신 회로로 데이터를 전송하고, 수신 회로는 다른 IC에 있는 송신 회로로부터 데이터를 수신한다. 바람직하게는, 개시된 I/O 회로는 2개의 단일 종단 전류 또는 전압 모드 링크들로서, 또는 단일 차동 전류 또는 전압 모드 링크로서 작동하도록 복수의 스위치들에 의해 선택적으로 상호 연결되는 CMOS 기반 트랜지스터들(예를 들면, CMOS 또는 BiCMOS)로 구성된다. 바람직한 실시예에서, 송신 회로는 근접하게 배치된 도체들의 제1쌍을 통해 다른 IC에 있는 수신 회로로 데이터를 전송하고, 수신 회로는 근접하게 배치된 도체들의 제2쌍을 통해 다른 IC에 있는 송신 회로로부터 데이터를 수신한다.
바람직하게는, 송신 회로 및 수신 회로는 상기 송신 회로의 전원 전압이 다른 IC에 있는 상기 수신 회로의 전원 전압과 같은 경우의 조건하에서 작동하도록, 상기 송신 회로의 상기 전원 전압이 다른 IC에 있는 상기 수신 회로의 상기 전원 전압보다 작은 경우의 조건하에서 작동하도록, 상기 송신 회로의 상기 전원 전압이 다른 IC에 있는 상기 수신 회로의 상기 전원 전압보다 큰 경우의 조건하에서 작동하도록 복수의 스위치들중 적어도 몇 개에 의해 선택적으로 구성된다. 이러한 것들은 이중 단일 종단의 CMOS 전압 레벨 링크 모드들(double single-ended, CMOS voltage level link modes)중 다양한 모드들로서 고려될 수 있다.
차동 전압 및 전류 모드 링크들 외에도 단일 종단 전류 모드 링크는 송신 및 수신 IC들에서 다른 전원 전압들을 지원한다는 점에 주목해야 한다. 그러나, 단일 종단 전압 모드 링크가 가장 난해한 경우를 제시하므로, 이하에서 더욱 상세하게 기술된다.
더욱 상세하게, 송신 회로 및 수신 회로는 이중 단일 종단 전압 모드 링크 모드(double single-ended voltage mode link mode), 이중 단일 종단 전류 모드 링크 모드(double single-ended current mode link mode), 단일 종단 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드, 차동 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드, 단일 종단 입력 드라이브 모드를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드, 및 차동 입력 드라이브를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 복수의 스위치들에 의해 선택적으로 구성된다.
송신 및 수신 I/O 회로간에 변환하도록 개시된 I/O 회로에 추가 스위치들을 제공하는 것 또한 이러한 교지들의 범위내에 있다.
이러한 점에 더하여, IC들간에 데이터를 전송하기 위한 회로 및 방법이 또한 개시된다. 상기 방법은 적어도 2개의 IC들을 제공하는 단계로, 각각의 IC가 CMOS 기반 트랜지스터들로 구성된 I/O 회로의 적어도 한가지 경우를 포함하는 단계; 데이터 송신 회로로서 기능하도록 제1 IC에 있는 상기 I/O 회로를 프로그래밍하고, 데이터 수신 회로로서 기능하도록 제2 IC에 있는 상기 I/O 회로를 프로그래밍하는 단계로, 상기 I/O 회로들은 상기 제1 및 제2 IC들간에 배치된 복수의 전기 도체들을 통해 상호 연결되는 단계를 포함한다. 상기 프로그래밍하는 단계는 2개의 단일 종단 전류 또는 전압 모드 링크들을 지원하도록, 또는 단일 차동 전류 또는 전압 모드 링크를 지원하도록 상기 제1 및 제2 IC들 모두에 있는 상기 I/O 회로들을 프로그래밍하는 단계를 포함한다. 다음 단계는 I/O 회로들 및 전기 도체들을 사용해서 상기 제1 IC로부터 상기 제2 IC로 데이터를 전송한다. 상기 제1 및 제2 IC들의 작동동안에 상기 방법은 상기 데이터 수신 회로로서 기능하도록 상기 제1 IC에 있는 상기 I/O 회로를 재프로그래밍하고, 상기 데이터 송신 회로로서 기능하도록 상기 제2 IC에 있는 상기 I/O 회로를 재프로그래밍하는 단계를 더 포함한다. 따라서, 반 양방향 작동 모드(half-duplex mode of operation)가 IC들간에 양방향 데이터 신호 경로들을 제공하는 것과 같은 다른 모드들과 함께 가능하다.
상기 방법들 및 회로는 무선 통신 장치들과 무선 통신 장치들을 위한 보조 장치들을 인터페이스하기 위해 사용될 수 있을 뿐 아니라, 무선 통신 장치들 및 무선 통신 장치들을 위한 보조 장치들을 포함하는 다수의 다른 타입들의 장비들에서 유리하게 사용될 수 있다.
위에서 설명된 이러한 교지들의 특징 및 다른 특징은 첨부된 도면들에 관련지어 볼 때 다음의 바람직한 실시예들의 상세한 설명에서 보다 명확해질 것이다.
도 1은 본 발명의 교지들(teachings)에 따른 I/O 셀들간에 이루어진 디지털 링크들에 의해 상호 연결된 복수의 다른 타입들 및 시그널링 조건들의 IC들을 도시한다.
도 2는 다른 시그널링 스킴들을 사용하는 신규 및 이전 세대들의 IC들간에 본 발명의 교지들의 사용이 어떻게 호환성을 제공하는지를 기술한다.
도 3은 다중 모드 I/O 송신 및 수신 회로의 현재의 바람직한 실시예를 도시 하는 개략도이다.
도 4는 도 3의 다중-모드 I/O 송신 및 수신 회로의 블록도로서, 바람직한 차동 시그널링 기술을 구현할 때 개시된 회로의 작동을 이해하는데 유용한 블록도이다.
도 5a는 2개의 단일 종단 (전류 또는 전압 모드) 링크들을 제공함에 있어서 다중 모드 회로의 I/O 회로의 사용을 도시하는 도면으로, 도 6 , 7, 8, 및 9에서 각각 기술된 모드들 1, 2, 3 및 4를 이해하는데 유용하다.
도 5b는 단일 차동 (전류 또는 전압 모드) 링크들을 제공함에 있어서 다중 모드 I/O 회로의 사용을 도시하는 도면으로, 도 10, 11, 12, 및 13에서 기술된 모드들 5, 6, 7 및 8을 이해하는데 유용하다.
도 6은 (VDD1 = VDD2인 경우에) 2개의 단일 종단 CMOS 레벨 링크들을 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 1 유효 회로의 다이어그램을 포함한다.
도 7은 (VDD1 < VDD2인 경우에) 2개의 단일 종단 CMOS 레벨 링크들을 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 2 유효 회로의 다이어그램을 포함한다.
도 8은 (VDD1 > VDD2인 경우에) 2개의 단일 종단 CMOS 레벨 링크들을 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 3 유효 회로의 다이어그램을 포함한다.
도 9는 2개의 단일 종단 전류 모드 링크들을 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 4 유효 회로의 다이어그램을 포함한다.
도 10은 단일 종단 입력 드라이브를 가진 단일 차동 저스윙 전압 모드 링크를 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 5 유효 회로의 다이어그램을 포함한다.
도 11은 차동 입력 드라이브를 가진 단일 차동 저스윙 전압 모드 링크를 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 6 유효 회로의 다이어그램을 포함한다.
도 12는 단일 종단 입력 드라이브를 가진 단일 차동 전류 모드 링크를 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들에 대한 차트 및 결과적인 모드 7 유효 회로의 다이어그램을 포함한다.
도 13은 차동 입력 드라이브를 가진 단일 차동 전류 모드 링크를 얻기 위하여 도 3에서 도시된 스위치들에 대한 프로그램 가능 스위치 설정들을 도시하는 차트 및 결과적인 모드 8 유효 회로의 다이어그램을 포함한다.
도 14는 수신 I/O 셀 및 송신 I/O 셀간에 I/O 회로를 변환하는 프로그램 가능 스위칭 설정들을 도시하는 차트를 포함한다.
도 1은 셀룰러 전화 또는 개인용 통신기와 같은 이동 통신 단말기에서 다양한 신호 타입들을 가지는 다수의 집적 회로들(ICs: Integrated Circuits)(1, 2, 및 3)을 포함하는 시스템의 예시를 기술한다. 이러한 교지들(teachings)에 대한 가장 큰 관심은 IC들(1, 2, 및 3)간의 시그널링, 및 각 IC내에 포함된 관련된 I/O 셀들(10)의 관련 부분들이다.
I/O 회로는 여기서 I/O 셀들(10)로도 지칭된다는 점이 우선 주목된다. 일반적으로, 데이터는 데이터 링크들을 통해 IC들간에 전달된다. 데이터 링크의 송신단에 송신 회로/셀을 포함하는 I/O 셀(10)이 배치되며, 수신단에는 수신 회로/셀을 포함하는 I/O 셀(10)이 배치된다. I/O 셀(10)은 송신 I/O 셀 또는 수신 I/O 셀중 어느 하나일 수 있다. 주어진 시스템에서, 하나의 IC는 여기서 기술된 송신 I/O 셀들 또는 수신 I/O 셀들중 어느 하나를 사용할 수 있거나, 또는 모든 타입들의 I/O 셀들을 포함할 수 있으며, 다른 IC들은 다른 종류의 셀들을 사용할 수 있다.
기술된 예시에서, IC(1)는 낮은 레벨의 신호들을 가진 고속 아날로그 회로를 포함하는 RF IC이며, IC(2)는 고속 디지털 신호들에 의해 특징지워지는 베이스밴드(BB: BaseBand) IC이고, IC(3)는 혼합된 저속의 아날로그 및 디지털 회로를 채용하는 에너지 관리(EM: Energy Management) 장치이다. IC들(1, 2, 및 3)간의 디지털 데이터 통신 링크들은 I/O 회로들 또는 셀들(10)에서 시작하고, 종료한다.
도 2는 새로운 시그널링 스킴들을 위해 필수적인 전제조건인 역방향(또는 정방향) 호환성을 시각화한 다이어그램이다. 본 도면에서, 더 오래된 수신 시그널링 기술들의 다수의 버전들뿐 아니라, "새로운" 수신 시그널링 기술과 호환되기 위해 "새로운(new)" 송신 시그널링 기술이 요구된다. 같은 방식으로, 더 오래된 송신 시그널링 기술들의 다수의 버전들 또는 세대들뿐 아니라 "새로운" 송신 시그널링 기술과 호환되기 위해, "새로운" 수신 시그널링 기술이 요구된다.
도 3은 이러한 교지들의 현재 바람직한 실시예에 따른 다중 모드 I/O 회로(10)를 기술한다. 도 3의 실시예는 도 2에서 도시된 역방향 및 정방향 호환성을 실현하기 위한 능력을 제공한다.
기술된 I/O 회로들(10)과 함께 사용될 수 있는 전형적인 전원 전압들은 예를 들면, 3.3V, 2.5V, 또는 1.5V일 수 있다는 점에 주목해야 한다. 낮은 스윙 전압 모드 시그널링에서, 전압 스윙은 예를 들면, 0.5V일 수 있다. 도 3의 VDD1은 송신기의 양전압(positive supply of transmitter)이며, VDD2는 수신기의 양전압(positive supply of receiver)이고, 접지(ground)는 수신기 및 송신기 모두의 음 전압이다.
더욱 상세하게, 도 3은 개시된 I/O 회로로, 하나의 송신기(12) 및 하나의 수신기(14)를 도시하며, 이것들은 2개의 단일 종단 링크들(single-ended links) 또는 단일 차동 링크(differential link)를 형성할 수 있다. I/O 회로에 의해 지원되는 다양한 모드들이 도 5a 내지 도 13에서 일반적으로 도시되며, 반면에 차동 전류 모드 시그널링 기술(differential current mode signalling technique)은 도 4에 개념적으로 도시되어 있다.
도 4의 차동 전류 모드 시그널링에 관해, 송신기(12)는 (양자 모두 ibias1으로 불리는) 2개의 정전류 소스들 및 복수의 스위치들 SW_A, SW_B, SW_C 및 SW_D로 이루어지는 것으로 생각될 수 있다. IC들간의 신호 링크는 2개의 근접하게 배치된 선들 w1 및 w2로 구현될수 있다. 수신기(14)는 (모두 ibias2라고 불리는) 2개의 정전류 소스들로 바이어스되는 차동 트랜스임피던스 증폭기(DTA: Differential Transimpedance Amplifier)(16)를 포함한다. 송신 및 수신 회로들(12 및 14) 모두는, 도 3에서 도시된 바와 같이, 표준 MOS 트랜지스터들로 구성될 수 있으며, 아날로그 회로의 사용 또는 저항과 같이 표준 CMOS 프로세스들과 일반적으로 호환성이 없는 소자 타입들의 사용을 필요로 하지 않는다.
도 4의 개념도에서, 입력 신호(in) 및 그의 인버스는 스위치들 SW_A 내지 SW_D를 구현하는 4개의 트랜지스터들을 제어함으로서, 신호선들 w1 및 w2에서의 전류 흐름의 방향을 제어한다. 정전류 소스 ibias1로부터의 전류는 스위치들 SW_A 내지 SW_D를 사용해서 하나의 가지(branch)로부터 다른 가지로 향한다. 신호선들 w1 및 w2에서, 전류들은 같은 크기들을 가지나 방향이 반대이고, 따라서 짧은 거리내에서는 선들 주변의 자계들(magnetic fields)을 서로 상쇄시킨다. 정전류 바이어스 때문에 송신기(12)에서 전류 스파이크가 제거되며, "부동(floating)" 출력 노드들이 스위치들 SW_A 내지 SW_D의 동작에 의해 제공될 수 있다. 수신단(receiving end)은 공통 모드(common mode)를 결정하고, 송신기(12) 및 수신기(14)는 같거나 다른 전원 전압을 가질 수 있다. 도 6, 7 및 8에 관해 이하에서 기술되는 바와 같이, VDD1은 VDD2와 같을 수 있거나, 또는 VDD1은 (어떤 제한내에서) VDD2보다 작거나, 또는 (어떤 제한내에서) VDD2보다 클 수 있다.
수신기(14)는 증폭기(16A) 및 MOS 피드백 저항들 R_A 및 R_B로부터 션트-션트 구성(shunt-shunt configuration)으로 구성되는 차동 트랜스임피던스 증폭기(DTA: 16)를 포함한다. 차동 입력 전류는 DTA(16)에 의해 차동 출력 전압으로 변환된다. DTA(16)의 입력 임피던스는 낮고, 따라서 입력에서의 신호 스윙, 결과적으로는 IC들간의 선 w1 및 w2에서의 신호 스윙은 작다.
기술된 I/O 회로(10) 실시예는 다음을 포함하는 다수의 장점들을 가진다. 우선, 송신기(12)측의 전원으로부터 추출되는 전류가 예컨대 ibias1로 일정하다. 정전류(constant current)는 단순히 하나의 가지로부터 다른 가지로 향하게 된다. 이러한 방식으로, 송신기(12)의 작동은 전원선들 및 기판에서 최소의 외란들(disturbances)을 초래한다. 두번째 장점은 수신기(14)측의 전원들로부터 추출되는 전류가 예컨대 ibias2로 또한 일정하며, 수신기(14)는 또한 전원선들 및 기판에서 최소한의 외란을 야기한다는 점이다. 세번째 장점은 2개의 근접한 선들 w1 및 w2에서 차동 시그널링은 전자기적인 외란(electromagnetic disturbance)을 거의 방사하지 않으며, 따라서 민감한 RF 회로와 같은 다른 회로로 간섭을 일으킬 가능성을 상당히 감소시킨다는 점이다. 선들 w1 및 w2에서의 신호 스윙이 작음에 따라, 다른 선들 또는 회로들에 대한 용량성 결합이 작으며, 또한 차동 선들 w1 및 w2 주위의 전자기장들(electromagnetic fields)이 선들로부터 짧은 거리내에서는 서로 상쇄됨에 따라, w1 및 w2로부터 다른 선들 또는 회로들로의 유도성 결합(inductive coupling) 또한 매우 작다. 다른 장점은 차동 신호들은 단지 불일치(mismatch)에 의해서만 초래되는 반면, 외부적으로 생성된 외란들은 공통 모드 신호(common mode signal)를 주로 생성한다는 점이다. 다른 장점은 (적절하게 경로선택되면) 차동 선들 w1 및 w2는 상호 인덕턴스때문에 하나의 신호선 및 공통 반환선(때로는 접지)의 조합보다 더 낮은 인덕턴스를 가진다는 점이다. 이것은 신호선들에서 링잉(ringing)을 감소시키며, 이에 의해 노이즈 마진을 개선시키고, 타이밍 오류를 감소시킨다.
I/O 셀들(10)은 상대적으로 낮은 품질의 MOS 트랜지스터를 사용해서 구현될 수 있으며, 다른 능동 또는 수동 소자들은 필요하지 않다. 그와 같이, I/O 셀들(10)은 잘 특징지워진 디지털 또는 아날로그 CMOS 또는 BiCMOS 기술들을 사용해서 모두 아날로그, 모든 디지털 또는 혼합된 신호 집적 회로들에서 구현될수 있다.
나머지 도면들은 다양한 시그널링 스킴들을 지원하기 위하여 I/O 회로(10)의 다양한 작동 모드들이 스위치들로 어떻게 구성될 수 있는지를 기술한다.
도 5a 및 5b는, 도 5로서 여기서 집합적으로 지칭되는데, 제안된 회로가 전류 모드 저 스윙 전압 모드 또는 CMOS 모드중 어느 하나에서 어떻게 2개의 단일 종단 링크들 또는 단일 차동 링크로서 사용될 수 있는지를 기술한다. 보다 상세하게는, 도 5a는 2개의 단일 종단 (전류 또는 전압 모드) 링크들을 제공함에 있어서 다중 모드 I/O 회로(10)의 사용을 도시하며, 도 6, 7, 8, 및 9에서 기술된 모드들 1, 2, 3, 및 4를 이해하는데 유용하며, 반면에 도 5b는 단일 차동 (전류 또는 전압 모드) 링크를 제공함에 있어서 다중 모드 I/O 회로(10)의 사용을 도시하며, 도 10, 11, 12, 및 13에서 기술된 모드들 5, 6, 7, 및 8을 이해하는데 유용하다.
도 3은 다양한 작동 모드를 설정하기 위해 복수의 스위치들이 제공된다는 점을 명백하게 한다. 이러한 스위치들의 상태는 (도 5에 도시된) 대응하는 송신 전자 장치(12B) 및 수신 전자 장치(14B)를 통해 인가되는 복수의 송신 모드 신호선들(12A) 및 복수의 수신 모드 신호선들(14A)을 통해 입력되는 프로그래밍 비트들에 의해 설정된다. 이러한 다양한 스위치들의 기술이 이제 도 3을 참조하여 제공된다.
S1: 송신 스위치(S1)는 Q2 및 Q3에 의해 형성된 송신 차동 쌍의 말단에 있는 PMOS 트랜지스터(Q1A)의 게이트를 접지로 연결하는데 사용된다. 유사하게, 제2 스위치 S1은 Q4 및 Q5에 의해 형성된 송신 차동 쌍의 말단에 있는 NMOS 트랜지스터 Q1B의 게이트를 VDD1로 연결하는데 사용된다. 이 경우에, Q1A 및 Q1B는 전류 소스로부터 작은 저항으로 변화하며, 이중 차동 쌍(double differential pair)은 도 6에서 도시된 바와 같이 2개의 개별적인 인버터들로 효과적으로 변환된다.
S2: 송신 스위치 S2는 입력 노드 i2를 양 전원 및 음 전원들간에서 대략적으로 중간(mid-way) 크기를 가지는 DC 전압에 연결시키는데 사용된다. 이러한 전압은 전압 분배기로서 기능하는 Q6 및 Q7에 의해 설정된다. 이 경우에, 도 10에서 예시로서 도시된 바와 같이, 단일 종단 입력 신호는 이중 차동 쌍(double differential pair) Q2, Q3, Q4, 및 Q5를 구동시키기 위해 인에이블된다.
S3: 수신 스위치 S3은, 도 9에서 도시된 바와 같이, 수신기(14)의 입력들 및 출력들간에서 CMOS 전송 게이트들 Q8, Q9, 및 Q10, Q11로 이루어진 피드백 저항을 연결하는데 사용된다. 이러한 방식으로, 수신기(14)는 전압 증폭기로부터 낮은 입력 임피던스 및 낮은 입력 신호 스윙을 가지는 트랜스임피던스 증폭기로 변환된다.
S6: 수신 스위치들 S6은 저항(Q8, Q9 및 Q10, Q11에 의해 형성된 전송 게이트)을 양전원 및 음전원간에서 대략적으로 중간(mid-way) 크기를 가지는 DC 전압에 연결시키는데 사용된다. 이러한 전압은 전압 분배기로서 기능하는 Q12 및 Q13에 의해 설정된다. 이것은 수신기(14)의 입력에서 입력 임피던스 및 신호 스윙을 감소시킨다.
S7: 수신 스위치 S7은 Q15 및 Q16에 의해 형성된 수신 차동 쌍의 말단에 있는 PMOS 트랜지스터 Q14A의 게이트를 접지로 연결하는데 사용된다. 유사하게, 제2 스위치 S7은 Q17 및 Q18에 의해 형성된 수신 차동 쌍의 말단에 있는 NMOS 트랜지스터 Q14B의 게이트를 VDD2에 연결하는데 사용된다. 이 경우에, Q14A 및 Q14B는 전류 소스로부터 작은 저항으로 변하며, 이중 차동 쌍은 도 6에서 도시된 바와 같이 2개의 별개의 인버터들로 효과적으로 변환된다.
S8: 수신 스위치들 S8은 수신기(14)의 입력들 및 양전원 VDD2 사이에 연결된 PMOS 트랜지스터들 Q19 및 Q20의 게이트들을 도 7에서 예시로 도시된 바와 같이, 수신기(14)의 출력들(O1 및 O2)에 연결하는데 사용된다. 이 경우에, PMOS 트랜지스터들 Q19 및 Q20은 재생 부하들(regenerative loads)로서 기능하며, 수신기(14)의 입력들을 양전원 VDD2로 풀업(pull up)시킨다.
S9: 수신 스위치들 S9는, 도 9에서 예시로 도시된 바와 같이, PMOS 트랜지스터들 Q19 및 Q20의 게이트들을 VDD2에 연결하는데 사용된다. 이 경우에, PMOS 트랜지스터들 Q19 및 Q20은 차단되고, 재생 부하들로서 기능하지 않는다.
S11: 송신 스위치들 S11은 송신기(12)의 출력들과 직렬로 연결된 NMOS 트랜지스터들 Q21 및 Q22를 바이패스시키는데 사용된다. 도 7에 도시된 바와 같이, 수신기(14)의 전원 전압이 송신기(12)의 전원 전압보다 높을 때, 직렬 NMOS 트랜지스터들 Q21 및 Q22는, 바이패스되지 않을 경우, 송신기(12)의 트랜지스터들을 보호하는데 사용된다. 만약 송신기 및 수신기의 전원 전압들이 같다면, 직렬 NMOS 트랜지스터들 S11은, 도 6에 도시된 바와 같이, 스위치들 S11을 닫음으로써 바이패스될 수 있다.
S12: 수신 스위치들 S12는 수신기(14)의 입력들과 직렬로 연결된 NMOS 트랜지스터들 Q23 및 Q24를 바이패스시키는데 사용된다. 도8에 도시된 바와 같이, 송신기(12)의 전원 전압이 수신기(14)의 전원 전압보다 높을 때, 직렬 NMOS 트랜지스터들 Q23 및 Q24는, 바이패스되지 않을 경우, 수신기(14)의 트랜지스터들을 보호하는데 사용된다. 만약 송신기(12) 및 수신기(14)의 전원 전압들이 같다면, 직렬 NMOS 트랜지스터들 S12는, 도 6에서 도시된 바와 같이, 스위치들 S12를 닫음으로써 바이패스될 수 있다.
트랜지스터들 Q25, Q26, Q27 및 Q28은 정전류 소스들 ibias1 및 ibias2를 형성하는 전류 미러(current mirrors)의 부품이다.
이하에서 더 상세하게 기술되는 바와 같이, 도 3에서 도시된 다양한 스위치들을 선택적으로 설정함으로써, 송신기(12)는 도 10의 예시에서 도시된 바와 같이 단일 차동 송신기(single differential transmitter)로서 사용될 수 있거나, 또는 도 6에서 예시로 도시된 바와 같이 2개의 단일 종단 송신기들(single-ended transmitters)로서 사용될 수 있다. 전자의 경우에, 송신기 입력 i2는 S2를 가지고 DC 전압에 연결되며, 입력 신호는 i1에 연결된다. 후자의 경우에 i1 및 i2 모두가 사용되며, 각각은 다른 입력 신호에 연결된다. 도 4가 사실상 더 개념적인 반면에, 도 12 및 도 13은 더욱 상세하게 이러한 작동 모드를 보여준다. 도 12에서, 입력은 단일 종단 모드에서 구동되며, 반면에 도 13에서 입력은 차동적으로 (대칭으로) 구동된다.
다음의 도 6-13의 논의에서, Sx=1은 스위치가 닫힌 것(도전 상태)을 의미하는 반면에, Sx=0은 스위치가 열린 것(비도전 상태)을 의미한다. 실제적인 구현에서, 스위치들은 NMOS 또는 PMOS 트랜지스터들(또는 모두 병렬적)일 수 있으며, 당해 분야의 숙련자들에게 잘 알려진 적절한 제어 신호들로 구동된다.
도 6은 (VDD1 = VDD2인 경우에) 2개의 단일 종단 CMOS 레벨(레일-투-레일 스윙(rail-to-rail swing)) 링크들을 얻기 위하여 도 3에 도시된 스위치들에 대한 프로그램 가능 스위치 설정들을 도시하는 차트를 포함하며, 결과적인 모드 1 유효 회로의 다이어그램을 도시한다. 본 모드에서, 송신기(12) 및 수신기(14) 모두는 기존의 CMOS I/O 셀들을 가지고 작동할 수 있다.
도 6-9에서 W/L=Width/Length, 즉 트랜지스터의 가로세로비로, W/L(M1) = W/L(Q1A), W/L(M2) = W/L(Q1B), W/L(M3) = W/L(Q14A), W/L(M4) = W/L(Q14B)이라는 점에 주목하라. 이러한 관계들은 예시들로써 도시되며, 이러한 교지들의 실시에 제한적인 의미로 간주되어서는 안된다.
도 7은 송신기의 전원이 수신기의 전원보다 낮을 때, 2개의 단일 종단 CMOS 레벨(레일-투-레일 스윙) 신호 링크들을 구현하기 위해 I/O 회로(10)가 어떻게 사용될 수 있는지를 도시한다. 이 경우에, 송신기(12)의 출력들에 직렬로 연결된 NMOS 트랜지스터들 Q21 및 Q22는 출력 전압들이 송신기(12)의 양전원(positive supply)에 도달할 때까지 전도를 중단함으로써, 송신기의 출력 트랜지스터들을 보호한다. 보호 NMOS 트랜지스터들 Q21 및 Q22의 단자들에 걸린 전압들은 충분히 낮기 때문에, 트랜지스터들은 손상을 입지 않는다. NMOS 트랜지스터들 Q21 및 Q22는 또한 재생 풀업 트랜지스터들(regenerative pull-up transistors) Q19 및 Q20을 통하여 송신기(12) 및 수신기(14)의 양전원들간의 직접적인 전류 흐름을 방지한다. 약한 트랜지스터들 Q19 및 Q20을 사용하는 재생 풀업(regenerative pull-up)은 충분한 신호 레벨을 보장하기 위해 수신기(14)에서 사용된다.
전원 전압들에서의 차이를 다루는 다른 기술은 부가적인 선(wire)을 사용해서 송신기(12)의 낮은 전원 전압을 수신기(14)로 가져가고, 이러한 낮은 전압을 수신기(14)의 I/O 셀들(10)에서 사용하는 것이다.
도 8은 송신기(12)의 전원이 수신기(14)의 전원보다 높을 때, 2개의 단일 종단 CMOS 레벨(레일-투-레일 스윙) 신호 링크들을 구현하기 위해 스위치들이 설정될 때의 I/O 회로(10)를 도시한다. 이 경우에, 수신기(14)에 대한 입력들과 직렬로 연결된 NMOS 트랜지스터들 Q23 및 Q24는 입력 전압들이 수신기(14)의 양전원에 도달할 때까지 전도를 중단함으로써, 수신기(14)의 입력 트랜지스터들을 보호한다. 보호 NMOS 트랜지스터들 Q23 및 Q24의 단자들에 걸리는 전압들은 충분히 작기 때문에, 아무런 손상이 발생하지 않는다. NMOS 트랜지스터들 Q23 및 Q24는 또한 재생 풀업 트랜지스터들(regenerative pull-up transistors) Q19 및 Q20을 통하여 송신기(12) 및 수신기(14)의 양전원들간의 직접적인 전류 흐름을 방지한다.
도 7의 실시예에서와 같이, 전원 전압들에서의 차이를 다루는 다른 기술은 부가적인 도체를 사용해서 수신기(14)의 낮은 전원 전압을 송신기(12)로 가져가고, 이러한 낮은 전압을 송신기(12)의 I/O 셀들(10)에서 사용하는 것이다.
차동 전압 및 전류 모드 링크들뿐 아니라 단일 종단 전류 모드는 송신기 및 수신기 IC들에서의 다른 전원 전압들을 (어떤 제한들내에서) 지원한다는 점에 주목해야 한다. 이러한 모드들은 이러한 기능을 수행하기 위해 어떠한 추가적인 스위치들 또는 트랜지스터들을 반드시 필요로 하지는 않는다. 단일 종단 전압 모드 링크는 링크의 각 종단에서의 다른 전원 전압들을 가지고 구현하기가 가장 어렵기 때문에, 부가적인 스위치들 S11 및 S12뿐 아니라 부가적인 보호 트랜지스터들 Q21 내지 Q24를 사용하는 것이 바람직하다.
도 9는 2개의 단일 종단 전류 모드 신호 링크들을 구현하도록 스위치들이 설정될 때의 I/O 회로(10)를 기술한다. 수신기(14)는 2개의 트랜스임피던스 증폭기들로서 구성되며, CMOS 전송 게이트들 Q8, Q9 및 Q10, Q11은 2개의 피드백 저항들을 구현하기 위해 사용된다.
도 10은 단일 차동 저 스윙 전압 모드 신호 링크를 구현하도록 스위치들이 설정될 때의 I/O 회로(10)를 기술한다. 이러한 모드(모드 5)에서, 입력 드라이브는 단일 종단(single-ended)이며, 저항성 부하들(Q8, Q9 및 Q10, Q11)이 신호 스윙을 제한하기 위해 수신기(14)에서 사용된다. 이러한 저항성 부하들(resistive loads)은 또한 Q12 및 Q13간에 S6을 통한 DC 전압으로의 연결에 기인한 입력 공통 모드 전압을 설정한다.
도 11은 단일 차동 저 스윙 전압 모드 신호 링크를 구현하도록 스위치들이 설정될 때의 I/O 회로(10)를 기술한다. 입력 드라이브는 차동이며, 저항성 부하들(Q8, Q9 및 Q10, Q11)이 신호 스윙을 제한하기 위해 수신기(14)에서 사용된다. 도 10의 모드 5 실시예에서와 같이, 저항성 부하들(Q8, Q9 및 Q10, Q11)은 또한 Q12 및 Q13간에 S6을 통한 DC 전압으로의 연결에 의한 입력 공통 모드 전압을 설정한다.
도 12는 단일 차동 전류 모드 신호 링크를 구현하도록 스위치들이 설정될 때의 I/O 회로(10)를 기술한다. 입력 드라이브는 단일 종단이며, 트랜지스터들 Q15, Q16, Q17, 및 Q18이 하나의 트랜스임피던스 증폭기 16A(도 4 참조)로서 구성된다. 또한 도 4에 도시된 바와 같이, CMOS 전송 게이트들 Q8, Q9 및 Q10, Q11이 피드백 저항들 R_A 및 R_B를 구현하기 위해 사용된다.
도 13은 단일 차동 전류 모드 신호 링크를 구현하도록 스위치들이 설정될 때의 I/O 회로(10)를 기술한다. 이러한 모드(모드 8)에서, 입력 드라이브는 차동이다. 도 12의 실시예에서와 같이, 수신기(14)는 하나의 트랜스임피던스 증폭기 16A로서 구성되며, CMOS 전송 게이트들 Q8, Q9 및 Q10, Q11은 피드백 저항들 R_A 및 R_B를 구현하기 위해 사용된다.
따라서, 본 발명은 다수의 다른 디지털 데이터 전달 프로토콜들을 지원하는 다중 모드 I/O 회로를 구현하기 위한 기술을 설명하였다. 알려진 기술들(차동 전류 모드 및 저스윙 전압 모드 시그널링)은 프로그램 가능 스위치들의 사용을 통해 선택적으로 상호 연결되는 한 그룹의 소자들로 조합될 수 있다. 원하는 작동 모드는 모드 비트들의 사용을 통해 선택될 수 있다. 이러한 점에서, 몇 개의 비트들(예를 들면, 2개의 코딩된 비트들)이 메모리 소자내에 저장된 룩업 테이블로 입력될 수 있고, 송신기(12)내에 포함된 3개의 스위치들 S1, S2, S11의 상태들을 제어하는데 사용되기 위해 결과적인 디코딩된 3-비트가 출력되며, 유사하게 몇 개의 비트들(예를 들면 3개의 코딩된 비트들)이 메모리 소자내에 저장된 룩업 테이블로 입력될 수 있고, 주어진 데이터 링크의 수신기(14) 말단에 있는 6개의 스위치들 S3, S6, S7, S8, S9, S12의 상태들을 제어하는데 사용되기 위해 결과적인 6-비트가 출력된다. 다른 실시예들에서, 이러한 모드 비트들은 원하는 작동 모드를 제공하기 위해 소정의 로직 레벨들로 고정배선(hardwired)될 수 있다. 어느 경우에서도, 도 3에서 도시된 일반적 CMOS 회로의 사용은 위에서 기술된 바와 같이, 아날로그 회로의 사용과 같은 기존의 접근 방법들에 비해 다수의 장점들을 제공한다.
결과적인 다중 모드 작동은 IC 세대들간 호환을 지원하기 위해 중요하며, 역방향 및 정방향으로 호환 가능한 신호 인터페이스를 제공한다. 다수의 다른 단일 모드 I/O 구조들의 조합과 비교할 때, 이러한 교지들(teachings)을 사용함으로써 다중 모드 I/O 구조들을 구현하는 것이 더욱 경제적(더욱 작은 전체 실리콘 면적)으로 된다. 이러한 교지들은 또한 외부 소자들 또는 통합된 저항들을 필요로 하지 않는 범용 CMOS 기반의 I/O 셀 솔루션을 제공한다.
다수의 스위치들 및 결과적인 모드들은 위에서 기술되었지만, 이러한 수의 스위치들 또는 모드들보다 다소의 것들이 제공될 수 있다는 점이 이해되어야 한다. 예를 들면, 만약 모든 시스템 IC들의 전원 전압들이 같을 것이라는 점(priori)을 안다면, S11, S12, 및 Q21, Q22, Q23 및 Q24를 제거하고, 선들(wires) 또는 도체들 w1 및 w2를 통해 송신기(12)로부터 수신기(14)로 직접 접속을 제공하도록 선택할 수 있다.
송신기 I/O 셀(12) 및 수신기 I/O 셀(14) 모두는 이중 차동 쌍(double differential pair), 전류 미러들(current mirrors)에 기반한 바이어스 회로, I/O 라인들에 직렬인 전압 분배기 및 보호 트랜지스터들로 이루어진 기준 전압 발생기와 같은 유사한 기능 블록들을 포함하고 있음을 또한 주목해야 한다. 따라서, 몇 개의 추가적인 스위치들을 부가함으로써, 수신 회로는 송신 회로로 변환될 수 있고, 송신 회로는 수신 회로로 변환될 수 있기 때문에, 양방향 (반 양방향) 링크들이 지원된다.
또한 이러한 점에 관해, 도 14에 도시된 차트는 I/O 회로(10)가 수신 I/O 셀(14)로서 또는 송신 I/O 셀(12)로서 구성될 수 있는 실시예에 대한 스위치들 S4, S5, S10 및 S13-16에 대한 설정들을 지정한다. 이러한 실시예는 특히 관심을 끄는데, 공통 I/O 회로 코어를 사용함으로써, IC 회로 레이아웃을 일반화하고 단순화하기 때문이다. 개시된 스위치들은 고정배선(hardwired)될 수 있거나, 또는 (전원 공급 또는 초기 구성시에 그리고/또는 작동시에) 프로그램될 수도 있다.
여기서 개시된 방법들 및 회로는 셀룰러 전화들 및 개인용 통신기들(personal communicators)과 같은 무선 통신 장치들 및 무선 통신 장치들을 위한 보조 장치들(accessory devices)과 같은 다수의 다른 타입들의 장비들에서 유리하게 사용될 수 있으나, 그에 제한되지는 않는다. 이러한 회로들 및 방법들은 또한 무선 통신 장치들과 보조 장치들을 인터페이스하기 위해 사용될 수도 있다.
따라서, 이러한 교지들(teachings)은 그의 바람직한 실시예에 관해 특히 도시되고 기술되었지만, 이러한 교지들의 범위 및 정신을 벗어나지 않고 형태와 상세한 것들에서 변경될 수 있다는 점이 당해 분야의 숙련자들에게는 이해될 것이다.

Claims (51)

  1. 집적 회로(integrated circuit)들간에 데이터를 송신하고 수신하는 다중 모드 입/출력(input/output) 회로에 있어서,
    각각의 집적 회로는 송신 회로 또는 수신 회로 중 적어도 하나를 포함하는 상기 다중 모드 입/출력 회로들중 적어도 하나의 다중 모드 입/출력 회로를 포함하고, 상기 송신 회로는 다른 집적 회로에 있는 수신 회로로 데이터를 송신하도록 구성되며, 상기 수신 회로는 다른 집적 회로에 있는 송신 회로로부터 데이터를 수신하도록 구성되고,
    상기 다중 모드 입/출력 회로는 2개의 단일 종단(single-ended) 전류 또는 전압 모드 링크들로서, 또는 단일 차동(differential) 전류 또는 전압 모드 링크로서 작동하도록 스위치들에 의해 선택적으로 상호 연결되는 CMOS 기반 트랜지스터들로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  2. 제1항에 있어서, 상기 송신 회로는 도체들의 제1쌍을 통해 다른 집적 회로에 있는 상기 수신 회로로 데이터를 송신하도록 구성되며, 상기 수신 회로는 도체들의 제2쌍을 통해 다른 집적 회로에 있는 상기 송신 회로로부터 데이터를 수신하도록 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  3. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는,
    상기 송신 회로의 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압과 같은 경우의 조건하에서 작동하도록,
    상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 작은 경우의 조건하에서 작동하도록, 그리고
    상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 큰 경우의 조건하에서 작동하도록, 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  4. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되며,
    제1 모드에서는, 상기 송신 회로의 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압과 같고,
    제2 모드에서는, 상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압보다 작으며, 그리고
    제3 모드에서는, 상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압보다 큰 것을 특징으로 하는 다중 모드 입/출력 회로.
  5. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서, 또는 상기 단일 차동 전류 또는 전압 모드 링크에서 작동하도록 스위치들에 의해 선택적으로 구성되며, 상기 링크의 각각의 종단에 있는 집적 회로들은 다른 전원 전압들로 작동하는 것을 특징으로 하는 다중 모드 입/출력 회로.
  6. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전압 모드 링크 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  7. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전류 모드 링크 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  8. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  9. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  10. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브 모드를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  11. 제1항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  12. 제1항에 있어서, 상기 다중 모드 입/출력 회로를 상기 송신 회로 구성 또는 상기 수신 회로 구성중 어느 하나로 변환하기 위해 추가 스위치들이 제공되는 것을 특징으로 하는 다중 모드 입/출력 회로.
  13. 집적 회로(integrated circuit)들 간에 데이터를 송신하고 수신하는 방법에 있어서,
    적어도 하나의 입/출력(input/output) 회로를 각각 포함하는 적어도 2개의 집적 회로들을 제공하는 단계로, 상기 입/출력 회로는 송신 회로 또는 수신 회로중 적어도 하나를 포함하고, 상기 송신 회로는 다른 집적 회로에 있는 수신 회로로 데이터를 송신하도록 구성되며, 상기 수신 회로는 다른 집적 회로에 있는 송신 회로로부터 데이터를 수신하도록 구성되고, 상기 입/출력 회로는 CMOS 기반 트랜지스터들로 구성되는 단계; 및
    2개의 단일 종단 전류 또는 전압 모드 링크들로서, 또는 단일 차동 전류 또는 전압 모드 링크로서 작동하도록 스위치들을 가지고 상기 CMOS 기반 트랜지스터들을 선택적으로 상호 연결하는 단계를 포함하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  14. 제13항에 있어서, 상기 송신 회로는 도체들의 제1쌍을 통해 다른 집적 회로에 있는 상기 수신 회로로 데이터를 송신하며, 상기 수신 회로는 도체들의 제2쌍을 통해 다른 집적 회로에 있는 상기 송신 회로로부터 데이터를 수신하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  15. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는,
    상기 송신 회로의 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압과 같은 경우의 조건하에서 작동하도록,
    상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 작은 경우의 조건하에서 작동하도록, 그리고
    상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 큰 경우의 조건하에서 작동하도록, 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  16. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되며,
    제1 모드에서는, 상기 송신 회로의 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압과 같고,
    제2 모드에서는, 상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압보다 작으며,
    제3 모드에서는, 상기 송신 회로의 상기 전원 전압이 다른 집적 회로에 있는 상기 수신 회로의 전원 전압보다 큰 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  17. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전압 모드 링크 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  18. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전류 모드 링크 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  19. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  20. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  21. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브 모드를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  22. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  23. 제13항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서, 또는 상기 단일 차동 전류 또는 전압 모드 링크에서 작동하도록 상기 스위치들에 의해 선택적으로 구성되며, 상기 링크의 각각의 종단에 있는 상기 집적 회로들은 다른 전원 전압들로 작동하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  24. 제13항에 있어서, 상기 입/출력 회로를 상기 송신 회로 구성 또는 상기 수신 회로 구성중 어느 하나로 변환하기 위해 추가 스위치들이 제공되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하고 수신하는 방법.
  25. 집적 회로(integrated circuit)들 간에 데이터를 송신하는 방법에 있어서,
    적어도 2개의 집적 회로들을 제공하는 단계로, 각각의 집적 회로가 CMOS 기반 트랜지스터들로 구성된 입/출력(input/output) 회로의 적어도 한가지 경우를 포함하는 단계;
    데이터 송신 회로로서 기능하도록 제1 집적 회로에 있는 상기 입/출력 회로를 프로그래밍하고, 데이터 수신 회로로서 기능하도록 제2 집적 회로에 있는 상기 입/출력 회로를 프로그래밍하며, 그리고 2개의 단일 종단 전류 또는 전압 모드 링크들을 지원하도록, 또는 단일 차동 전류 또는 전압 모드 링크를 지원하도록 상기 제1 및 제2 집적 회로들 모두에 있는 상기 입/출력 회로들을 프로그래밍하는 단계로, 상기 입/출력 회로들은 상기 제1 및 제2 집적 회로들간에 배치된 복수의 전기 도체들을 통해 상호 연결되는 단계; 및
    상기 입/출력 회로들 및 상기 전기 도체들을 사용해서 상기 제1 집적 회로로부터 상기 제2 집적 회로로 데이터를 송신하는 단계를 포함하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  26. 제25항에 있어서, 상기 제1 및 제2 집적 회로들의 작동시에,
    상기 데이터 수신 회로로서 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 재프로그래밍하고,
    상기 데이터 송신 회로로서 기능하도록 상기 제2 집적 회로에 있는 상기 입/출력 회로를 재프로그래밍하는 단계를 더 포함하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  27. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는,
    상기 송신 회로의 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 전원 전압과 같은 경우의 조건하에서 작동하도록,
    상기 송신 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 작은 경우의 조건하에서 작동하도록, 그리고
    상기 송신 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 상기 전원 전압보다 큰 경우의 조건하에서 작동하도록, 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  28. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되며,
    제1 모드에서는, 상기 송신 회로의 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 전원 전압과 같고,
    제2 모드에서는, 상기 송신 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 전원 전압보다 작으며, 그리고
    제3 모드에서는, 상기 송신 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 상기 수신 회로의 전원 전압보다 큰 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  29. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전압 모드 링크 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  30. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 이중 단일 종단 전류 모드 링크 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  31. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  32. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전압 모드 링크에 의해 정의되는 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  33. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 단일 종단 입력 드라이브 모드를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  34. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 차동 입력 드라이브를 가진 단일 차동 전류 모드 링크에 의해 정의되는 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  35. 제25항에 있어서, 상기 송신 회로 및 상기 수신 회로는 복수의 이중 단일 종단의 CMOS 전압 레벨 링크 모드들중 하나의 모드에서, 또는 상기 단일 차동 전류 또는 전압 모드 링크에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되며, 상기 제1 및 제2 집적 회로들은 같거나 다른 전원 전압들로 작동하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  36. 제25항에 있어서, 상기 제1 및 제2 집적 회로들은 무선 통신 장치내에 위치하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  37. 제25항에 있어서, 상기 제1 및 제2 집적 회로들은 무선 통신 장치를 위한 보조 장치(accessory device)내에 위치하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  38. 제25항에 있어서, 상기 제1 및 제2 집적 회로들은 무선 통신 장치 및 상기 무선 통신 장치를 위한 보조 장치간의 인터페이스내에 위치하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신하는 방법.
  39. 집적 회로(integrated circuit)들 간에 데이터를 송신 또는 수신하는 방법에 있어서,
    트랜지스터들로 구성된 입/출력(input/output) 회로의 적어도 한가지 경우를 제1 집적 회로에 제공하는 단계;
    데이터 송신 회로 또는 데이터 수신 회로 중 하나로서 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 프로그래밍하는 단계로, 상기 제1 집적 회로에 있는 입/출력 회로가 2개의 단일 종단 전류 또는 전압 모드 링크들 중 하나를 지원하도록, 또는 단일 차동 전류 또는 전압 모드 링크를 지원하도록 프로그래밍되는 단계; 및
    상기 프로그래밍을 기반으로, 상기 입/출력 회로의 적어도 한가지 경우를 사용해서 제2 집적 회로로 데이터를 송신하는 것 또는 제2 집적 회로로부터 데이터를 수신하는 것 중 하나를 수행하는 단계를 포함하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신 또는 수신하는 방법.
  40. 제39항에 있어서, 전원공급시 또는 상기 제1 집적 회로의 작동시 중 하나의 경우에, 데이터 송신 회로 또는 데이터 수신 회로 중 다른 한 회로로서 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 재프로그래밍하는 단계를 더 포함하는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신 또는 수신하는 방법.
  41. 제39항에 있어서, 상기 제1 집적 회로에 있는 상기 입/출력 회로는 복수의 이중 단일 종단의 트랜지스터 전압 레벨 링크 모드들 중 하나의 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되며,
    제1 모드에서는, 상기 입/출력 회로의 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 전원 전압과 같고,
    제2 모드에서는, 상기 입/출력 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 상기 전원 전압보다 작으며, 그리고
    제3 모드에서는, 상기 입/출력 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 상기 전원 전압보다 큰 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신 또는 수신하는 방법.
  42. 제39항에 있어서, 상기 입/출력 회로는 복수의 이중 단일 종단의 트랜지스터 전압 레벨 링크 모드들 중 하나의 모드에서, 또는 상기 단일 차동 전류 또는 전압 모드 링크에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되고, 상기 프로그래밍된 입/출력 회로는 상기 제2 집적 회로의 입/출력 회로의 같거나 다른 전원 전압들로 작동하도록 구성되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신 또는 수신하는 방법.
  43. 제39항에 기재된 상기 제1 집적 회로에 있는 상기 입/출력 회로의 프로그래밍을 수행하고 제39항에 기재된 상기 제2 집적 회로로 데이터를 송신하는 것 또는 상기 제2 집적 회로로부터 데이터를 수신하는 것 중 하나를 수행하도록 실행가능한 프로그램이 수록된 메모리.
  44. 제39항에 있어서, 상기 제1 집적 회로의 작동시, 상기 제1 집적 회로에 있는 상기 입/출력 회로는 양방향 링크를 지원하기 위해 데이터 송신 회로로서 그리고 데이터 수신 회로로서 번갈아 기능하도록 재프로그래밍되는 것을 특징으로 하는, 집적 회로들 간에 데이터를 송신 또는 수신하는 방법.
  45. 트랜지스터들로 구성된 입/출력(input/output) 회로의 적어도 한가지 경우를 포함시키도록 구성된 제1 집적 회로를 포함하는 장치에 있어서,
    상기 장치는, 데이터 송신 회로 또는 데이터 수신 회로 중 하나로서 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 프로그램하도록 구성되며, 상기 제1 집적 회로에 있는 상기 입/출력 회로는 2개의 단일 종단 전류 또는 전압 모드 링크들 중 하나를 지원하도록, 또는 단일 차동 전류 또는 전압 모드 링크를 지원하도록 프로그래밍되고,
    상기 장치는, 상기 프로그래밍을 기반으로, 상기 입/출력 회로의 적어도 한가지 경우를 사용해서 제2 집적 회로로 데이터를 송신하는 것, 또는 제2 집적 회로로부터 데이터를 수신하는 것 중 하나를 수행하도록 구성되는 것을 특징으로 하는 장치.
  46. 제45항에 있어서, 상기 장치는 전원공급시 또는 상기 제1 집적 회로의 작동시 중 하나의 경우에, 데이터 송신 회로 또는 데이터 수신 회로 중 다른 한 회로로서 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 재프로그래밍하도록 구성되는 것을 특징으로 하는 장치.
  47. 제45항에 있어서, 상기 제1 집적 회로에 있는 상기 입/출력 회로는 복수의 이중 단일 종단의 트랜지스터 전압 레벨 링크 모드들중 하나의 모드에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되며, 제1 모드에서는, 상기 입/출력 회로의 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 전원 전압과 같고, 제2 모드에서는, 상기 입/출력 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 상기 전원 전압보다 작으며, 그리고 제3 모드에서는, 상기 입/출력 회로의 상기 전원 전압이 상기 제2 집적 회로에 있는 입/출력 회로의 상기 전원 전압보다 큰 것을 특징으로 하는 장치.
  48. 제45항에 있어서, 상기 입/출력 회로는 복수의 이중 단일 종단의 트랜지스터 전압 레벨 링크 모드들 중 하나의 모드에서, 또는 상기 단일 차동 전류 또는 전압 모드 링크에서 작동하도록 프로그램 가능 스위치들에 의해 선택적으로 구성되고, 상기 입/출력 회로는 상기 제2 집적 회로의 입/출력 회로의 같거나 다른 전원 전압들로 작동하도록 구성되는 것을 특징으로 하는 장치.
  49. 제45항에 있어서, 상기 입/출력 회로의 적어도 한가지 경우는 금속 산화물 반도체 트랜지스터들로 구성되는 것을 특징으로 하는 장치.
  50. 제45항에 있어서, 상기 장치는, 상기 제1 집적 회로의 작동시, 양방향 링크를 지원하기 위해 데이터 송신 회로 및 데이터 수신 회로로서 번갈아 기능하도록 상기 제1 집적 회로에 있는 상기 입/출력 회로를 재프로그래밍하도록 구성되는 것을 특징으로 하는 장치.
  51. 제50항에 있어서, 상기 양방향 링크는 반양방향(half-duplex) 링크를 포함하는 것을 특징으로 하는 장치.
KR1020047006433A 2001-11-02 2002-10-17 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로 KR100959569B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/005,766 2001-11-02
US10/005,766 US7702293B2 (en) 2001-11-02 2001-11-02 Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
PCT/IB2002/004287 WO2003039000A1 (en) 2001-11-02 2002-10-17 Multi-mode i/o circuitry supporting low interference signaling schemes for high speed digital interfaces

Publications (2)

Publication Number Publication Date
KR20040053228A KR20040053228A (ko) 2004-06-23
KR100959569B1 true KR100959569B1 (ko) 2010-05-27

Family

ID=21717630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006433A KR100959569B1 (ko) 2001-11-02 2002-10-17 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로

Country Status (5)

Country Link
US (2) US7702293B2 (ko)
EP (1) EP1446883B1 (ko)
KR (1) KR100959569B1 (ko)
CN (1) CN1295877C (ko)
WO (1) WO2003039000A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804497B2 (en) 2001-01-12 2004-10-12 Silicon Laboratories, Inc. Partitioned radio-frequency apparatus and associated methods
US8467483B2 (en) * 2002-03-15 2013-06-18 Silicon Laboratories Inc. Radio-frequency apparatus and associated methods
US6856169B2 (en) 2003-05-09 2005-02-15 Rambus, Inc. Method and apparatus for signal reception using ground termination and/or non-ground termination
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
ATE531131T1 (de) * 2005-05-04 2011-11-15 Rf Magic Inc Verfahren und vorrichtung zum verteilen mehrerer signaleingänge an mehrere integrierte schaltungen
JP4960833B2 (ja) * 2007-10-31 2012-06-27 パナソニック株式会社 シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US9367495B1 (en) * 2008-09-30 2016-06-14 Lattice Semiconductor Corporation High speed integrated circuit interface
KR101000289B1 (ko) 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
EP2427966B1 (en) * 2009-05-07 2016-08-03 Rambus Inc. Drive supporting multiple signaling modes
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
US9946679B2 (en) * 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US9471518B2 (en) 2011-11-03 2016-10-18 Rambus Inc. Multi-modal memory interface
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
TW201346760A (zh) * 2012-05-07 2013-11-16 Realtek Semiconductor Corp 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
DE102012208454A1 (de) * 2012-05-21 2013-11-21 Robert Bosch Gmbh Konditionierungsvorrichtung und Verfahren zum zum Konditionieren eines Datenkanals einer Zelle eines elektrischen Energiespeichers
US9153539B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US10193555B1 (en) * 2016-06-29 2019-01-29 Cadence Design Systems, Inc. Methods and devices for a memory interface receiver
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10748890B2 (en) * 2017-03-31 2020-08-18 Stmicroelectronics International N.V. Negative voltage tolerant IO circuitry for IO pad
WO2020047723A1 (zh) * 2018-09-03 2020-03-12 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统
CN109314515A (zh) * 2018-09-03 2019-02-05 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294933B1 (en) 2000-02-01 2001-09-25 Motorola, Inc. Method and apparatus for low power differential signaling to reduce power

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US5371424A (en) * 1992-11-25 1994-12-06 Motorola, Inc. Transmitter/receiver circuit and method therefor
GB2278253B (en) * 1993-05-05 1996-08-28 Marconi Gec Ltd An integrated transceiver circuit packaged component
US5715409A (en) * 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
US5485488A (en) * 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver
US5541535A (en) * 1994-12-16 1996-07-30 International Business Machines Corporation CMOS simultaneous transmission bidirectional driver/receiver
SE504636C2 (sv) * 1995-07-27 1997-03-24 Ericsson Telefon Ab L M Universell sändaranordning
IT1281028B1 (it) * 1995-11-13 1998-02-11 Cselt Centro Studi Lab Telecom Circuito serializzatore-parallelizzatore per segnali numerici ad alta velocita'
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
US5832370A (en) * 1996-09-26 1998-11-03 Motorola, Inc. Current mode transceiver circuit and method
US5966032A (en) * 1996-09-27 1999-10-12 Northern Telecom Limited BiCMOS transceiver (driver and receiver) for gigahertz operation
US5847581A (en) * 1996-12-31 1998-12-08 Intel Corporation Low power CMOS precision input receiver with integrated reference
US5929655A (en) * 1997-03-25 1999-07-27 Adaptec, Inc. Dual-purpose I/O circuit in a combined LINK/PHY integrated circuit
US6385235B1 (en) * 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6070211A (en) * 1997-06-11 2000-05-30 International Business Machines Corporation Driver/receiver circuitry for enhanced PCI bus with differential signaling
CN1280462A (zh) * 1997-10-20 2001-01-17 普罗克特和甘保尔公司 低脂小吃和包含单酸甘油酯/聚甘油酯/脂质混合物的生面团组合物
US6009314A (en) * 1997-11-17 1999-12-28 Telefonaktiebolaget L/M Ericsson Monolithic high frequency antenna switch
US6031394A (en) * 1998-01-08 2000-02-29 International Business Machines Corporation Low voltage CMOS circuit for on/off chip drive at high voltage
AU2681799A (en) * 1998-04-17 1999-11-08 Conexant Systems, Inc. Low cost line-based video compression of digital video stream data
US6243776B1 (en) * 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
US6377666B1 (en) * 1998-10-29 2002-04-23 Legerity Apparatus and method for a PHY transmitter with programmable power mode control in CMOS
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
US6424177B1 (en) * 1999-06-28 2002-07-23 Broadcom Corporation Universal single-ended parallel bus
US6961546B1 (en) * 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
US6346832B1 (en) * 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
US6760882B1 (en) * 2000-09-19 2004-07-06 Intel Corporation Mode selection for data transmission in wireless communication channels based on statistical parameters
US7342875B2 (en) * 2000-11-06 2008-03-11 The Directv Group, Inc. Space-time coded OFDM system for MMDS applications
US6703866B1 (en) * 2000-12-19 2004-03-09 International Business Machines Corporation Selectable interface for interfacing integrated circuit modules
US6492881B2 (en) * 2001-01-31 2002-12-10 Compaq Information Technologies Group, L.P. Single to differential logic level interface for computer systems
US6665339B1 (en) * 2001-03-19 2003-12-16 Cisco Systems Wireless Networking (Australia) Pty. Limited Method and apparatus for reducing oscillator pull in a CMOS wireless transceiver integrated circuit
US6859503B2 (en) * 2001-04-07 2005-02-22 Motorola, Inc. Method and system in a transceiver for controlling a multiple-input, multiple-output communications channel
US7310304B2 (en) * 2001-04-24 2007-12-18 Bae Systems Information And Electronic Systems Integration Inc. Estimating channel parameters in multi-input, multi-output (MIMO) systems
US6751187B2 (en) * 2001-05-17 2004-06-15 Qualcomm Incorporated Method and apparatus for processing data for transmission in a multi-channel communication system using selective channel transmission
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
US6784500B2 (en) * 2001-08-31 2004-08-31 Analog Devices, Inc. High voltage integrated circuit amplifier
US6911860B1 (en) * 2001-11-09 2005-06-28 Altera Corporation On/off reference voltage switch for multiple I/O standards
US6760388B2 (en) * 2001-12-07 2004-07-06 Qualcomm Incorporated Time-domain transmit and receive processing with channel eigen-mode decomposition for MIMO systems
ITVA20010048A1 (it) * 2001-12-21 2003-06-21 St Microelectronics Srl Circuito analogico d'ingresso con compatibilita' di modo comune versoentrambi i nodi di alimentazione
US6771127B2 (en) * 2002-03-26 2004-08-03 Broadcom Corporation Single-ended-to-differential converter with common-mode voltage control
US7088789B2 (en) * 2002-07-19 2006-08-08 Mediatek Inc. Apparatus for providing a multi-mode interface between a baseband receiver and radio frequency circuitry
US6894505B2 (en) * 2002-08-01 2005-05-17 Teradyne, Inc. Flexible interface for universal bus test instrument
US7127003B2 (en) * 2002-09-23 2006-10-24 Rambus Inc. Method and apparatus for communicating information using different signaling types
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US7091791B1 (en) * 2004-07-23 2006-08-15 Atheros Communications, Inc. Transformer implementation using bonding wires
US7243176B2 (en) * 2004-11-05 2007-07-10 Intel Corporation Method and apparatus for power efficient and scalable memory interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294933B1 (en) 2000-02-01 2001-09-25 Motorola, Inc. Method and apparatus for low power differential signaling to reduce power

Also Published As

Publication number Publication date
US20090190639A1 (en) 2009-07-30
CN1295877C (zh) 2007-01-17
CN1647381A (zh) 2005-07-27
US20030087671A1 (en) 2003-05-08
EP1446883A1 (en) 2004-08-18
KR20040053228A (ko) 2004-06-23
EP1446883B1 (en) 2012-04-04
US7702293B2 (en) 2010-04-20
WO2003039000A1 (en) 2003-05-08
EP1446883A4 (en) 2010-05-05
US8965304B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
KR100959569B1 (ko) 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로
US5955894A (en) Method for controlling the impedance of a driver circuit
US6060907A (en) Impedance control circuit
US6037798A (en) Line receiver circuit having termination impedances with transmission gates connected in parallel
US6642740B2 (en) Programmable termination circuit and method
US20090039916A1 (en) Systems and Apparatus for Providing a Multi-Mode Memory Interface
US7723995B2 (en) Test switching circuit for a high speed data interface
US20080079457A1 (en) High speed IO buffer
US6085033A (en) Method for determining bit element values for driver impedance control
US20220224336A1 (en) Digital logic compatible inputs in compound semiconductor circuits
US6771194B2 (en) Parallel to serial conversion device and method
US6968413B2 (en) Method and system for configuring terminators in a serial communication system
US6850091B2 (en) Bi-directional impedance matching circuit
US6359465B1 (en) CMOS small signal switchable adjustable impedence terminator network
KR20020060753A (ko) 전자 회로
US6771131B2 (en) CMOS Amplifier for optoelectronic receivers
EP0534575B1 (en) Voltage source amplifier
EP0897629B1 (en) Integrated and switchable line termination
JP4115973B2 (ja) 半導体装置および制御方法
US9520708B2 (en) Protection circuit, interface circuit, and communication system
US6356104B1 (en) CMOS small signal switchable, impedence and voltage adjustable terminator network
KR100462437B1 (ko) 선로수신기회로
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US6140718A (en) Complimentary driver circuit with shared voltage breakdown protection
JP3136020B2 (ja) 多重通信方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee