CN101350360A - 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 - Google Patents
一种三维堆叠非相变所致电阻转换存储装置及其制造方法 Download PDFInfo
- Publication number
- CN101350360A CN101350360A CNA2008100422968A CN200810042296A CN101350360A CN 101350360 A CN101350360 A CN 101350360A CN A2008100422968 A CNA2008100422968 A CN A2008100422968A CN 200810042296 A CN200810042296 A CN 200810042296A CN 101350360 A CN101350360 A CN 101350360A
- Authority
- CN
- China
- Prior art keywords
- layer
- line array
- memory unit
- word line
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 title claims description 109
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 27
- 238000009825 accumulation Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000945 filler Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 230000009466 transformation Effects 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 5
- 229910006351 Si—Sb Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000000377 silicon dioxide Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种三维堆叠非相变所致电阻转换存储装置及其制造方法，所述三维堆叠非相变所致电阻转换存储装置包括如下结构：衬底、逻辑电路、底层字线阵列、至少一层存储层、位线阵列；所述衬底的一侧依次设有逻辑电路、底层字线阵列，所述至少一层存储层依次堆叠于所述底层字线阵列背对所述逻辑电路的一侧。本发明装置可实现高密度的存储方案。
Description
技术领域
本发明属于集成电路技术领域，涉及一种存储器装置及其制造方法，特别涉及一种微电子领域的三维堆叠电阻转换存储器装置及其制造方法。
背景技术
半导体存储器按其原理的不同可以分为以下几类：闪存、动态存储器，静态存储器，磁存储器以及电阻转换存储器等。电阻转换存储器因为其突出的性能和简单的结构在半导体线宽不断降低的背景下受到了广泛的关注，将成为未来半导体存储器重要的一员；其突出的性能包括较快的速度、较低的功耗以及非易失性，而简单的结构也将有利于降低存储器的成本。在电阻转换存储器中，顾名思义，就是利用存储器中存储材料可编程的电阻的差异实现数据的存储。目前常用的电阻转换存储器有相变存储器和电阻随机存储器等。
半导体存储器是IT技术的基础，随着IT技术的进步，信息量井喷式增长，对存储器的存储容量提出了更高的要求，因此对高密度存储器的需求也越来越大。按照摩尔定律，半导体技术的线宽在不断降低，带动了存储密度的不断上升；此外，对集成电路进行三维叠加，也能够大幅度提升电路的集成度，集成电路的三维堆叠也提升了人们对存储器密度提升的想象空间。三维立体电路将在未来的集成电路中发挥着重要作用，有望成为半导体工业中的主流技术之一。
本发明提出一种三维堆叠的电阻转换存储装置，并且在此提到的电阻转换有别于相变造成的电阻转换，是非相变原因造成的。
发明内容
本发明所要解决的技术问题是：提供一种三维堆叠的非相变造成的电阻转换存储装置。
为解决上述技术问题，本发明的三维堆叠的非相变造成的电阻转换存储装置包括如下结构：
衬底；
设置在衬底上方的逻辑电路和底层字线阵列；
设置在底层字线阵列中的同一字线上方的多个第一方向排列的双极型晶体管(双极型晶体管的范围包括了二极管)；
设置在第一方向排列的双极型晶体管层上的第一电极层和第一电阻转换存储单元层；
设置在第一电阻转换存储单元层上方的第一位线阵列；此第一位线阵列与底层字线阵列之间的交叉点就是第一方向排列的双极型晶体管、第一电极和第一电阻转换存储单元；
设置在第一位线阵列上方的第二电阻转换存储单元层和第二电极层，多个第二电阻转换存储单元与下方的多个第一电阻转换存储单元相对应，共用一根第一位线；
设置在第二电阻转换存储单元层和第二电极层上方的第二方向排列的双极型晶体管层；
设置在第二方向排列的双极型晶体管层上方的第二字线阵列，此第二字线阵列与第一位线阵列之间的交叉点就是第二方向排列的双极型晶体管、第二电极和第二电阻转换存储单元。
上述结构中，双极型晶体管层与电阻转换存储单元层的相对位置可以互相调换。
在第二字线阵列上方还可以依次形成如上述的多层“电阻转换存储单元+双极型晶体管”结构。
三维堆叠相变电阻转换存储装置中存储单元的选通依靠字线、位线以及不同方向的双极型晶体管共同实现，双极型晶体管的使用目的是抑制存储阵列中可能存在的串扰和误操作。
在本发明中涉及到的电阻转换存储媒介，可选择的范围包括金属氧化物、Si-Sb、Sb以及Ge-Ti合金，而金属氧化物可以是一种或者多种金属氧化物的合金。所应用的存储媒介材料特点是能够在电信号的作用下实现高电阻率和低电阻率状态之间的可逆转变，但是其电阻转换的原理是非相变原因造成的。在存储器中，利用这种电阻率的差异实现数据“1”和“0”的存储，当然也能够实现多级存储。
另外，本发明还提供上述存储装置的制造方法，包括以下步骤：
步骤A、在衬底上制造逻辑电路；
步骤B、在逻辑电路上方制造一底层字线阵列；
步骤C、在底层字线阵列上方逐次制造第一方向排列的双极型晶体管层、第一电极层、第一电阻转换存储单元层、一位线阵列、第二电阻转换存储单元层，第二电极层、第二方向排列的双极型晶体管层及一字线阵列；
或：
在底层字线阵列上方逐次制造第一电阻转换存储单元层、第一电极层、第一方向排列的双极型晶体管层、一位线阵列、第二方向排列的双极型晶体管层、第二电极层、第二电阻转换存储单元层及一字线阵列；
并在上述逐次制造的过程中填充填充物，判断所需存储层的层数是否制造足够，若是，则跳转至步骤D，若否，则重复步骤C；
步骤D、通过光刻刻蚀和填充工艺，引出底下逻辑电路电极，形成基本的电阻转换存储装置。
在上述的装置与制造方法中，第一方向排列的双极型晶体管层可用第一方向排列的肖特基二极管替代，第二方向排列的双极型晶体管层可用第二方向排列的肖特基二极管替代。
本发明的有益效果在于：本发明的特点是在衬底的上方进行电路叠加，充分利用空间，提升存储芯片单位面积上单元数量，从而实现高密度的存储方案。在字线阵列与位线阵列之间的交叉点上存在的双极型晶体管、电极和电阻转换存储单元之间的相互位置可以进行适当的调整。
附图说明
图1A为双层存储单元的三维堆叠电阻转换存储器结构截面图。
图1B为图1A的等效电路图。
图2A-2E为三维堆叠电阻转换存储器制造流程示意图。
图3A为四层存储单元的三维堆叠电阻转换存储器结构截面图。
图3B是图3A的等效电路图。
具体实施方式
以下结合附图，对实施例进行详细说明。
实施例1
请参阅图1A，图1A为一层存储层的三位堆叠非相变电阻转换存储装置结构截面图(一层存储层包含双层的存储单元)，包括衬底、底层字线阵列、一层存储层、金属通孔及外围电路电极。
每层存储层包括第一方向排列的双极型晶体管层，第一电极层，第一电阻转换存储单元层(即存储介质NiO层)，第一位线阵列，第二层电阻转换存储单元层(即存储介质NiO层)，第二电极层，第二方向排列的双极型晶体管层及第二字线阵列。当然，双极型晶体管与电阻转换存储单元的相对位置也可以互换，即所述存储层还可以包括依次排列的第一电阻转换存储单元层、第一电极层、第一双极型晶体管层、位线阵列、第二双极型晶体管层、第二电极层、第二电阻转换存储单元层、字线阵列。
最底下为衬底，衬底之上为逻辑电路与底层字线阵列。一层存储层，从下往上，其顺序为：n+，n-，p+硅层掺杂构成的第一方向排列的双极型晶体管层或第一电阻转换存储装置(即存储介质NiO层)，第一电极层，第一电阻转换存储单元层(即存储介质NiO层)或p+，n-，n+掺硅层杂的第二方向排列的双极型晶体管层，第一位线阵列，第二层电阻转换存储单元层(即存储介质NiO层)或n+，n-，p+硅层掺杂构成的第一方向排列的双极型晶体管层，第二电极层，p+，n-，n+掺硅层杂的第二方向排列的双极型晶体管层或第二层电阻转换存储单元层(即存储介质NiO层)及第二字线阵列，第一方向排列的双极型晶体管层的排列方向与第二方向排列的双极型晶体管极性取向相反。
第一方向排列的双极型晶体管与第二方向排列的双极型晶体管统称为双极型晶体管，第一电极与第二电极统称为电极，第一电阻转换存储单元与第二电阻转换存储单元统称为电阻转换存储单元，位线阵列与字线阵列的交叉点为一双极型晶体管、一电极及一电阻转换存储单元的位置。
所述存储介质NiO也可为Si-Sb、Sb、Ge-Ti及其他金属氧化物等等，只要具备在电信号作用下能够实现可逆的电阻转换的能力，并且造成电阻转换的原因为非相变原理即可；所述电阻转换存储单元通过其高电阻和低电阻之间的可逆转变来实现数据的存储，实现方法为电脉冲编程，其数据的存储可以为双级存储，也可以是多级存储。在本实施例中，氧化硅填充物填充在三维堆叠电阻转换存储装置其余元件的空隙之中。
第二字线阵列之上可继续制造更多层的存储层，所述存储层层层堆叠，如图3A所示。
其中，字线阵列与位线阵列的位置可以互换，相对应的两组电阻转换存储单元共用一根位线或者一根字线，相对应的双极型晶体管共用一根位线或者一根字线。
通过光刻刻蚀和填充工艺，制造金属通孔，引出底下的CMOS外围电路的外围电路电极，形成基本的电阻转换存储装置。
图1B为图1A的等效电路图，图3B为图3A的等效电路图。
制造上述三维堆叠电阻转换存储装置的步骤，如下所示：
步骤A、请参阅图2A，制造衬底与所述衬底上通过半导体工艺制造出的逻辑电路，其中，逻辑电路为驱动电路。
步骤B、请参阅图2B，在逻辑电路上方制造金属字线阵列1，即底层字线阵列。
步骤C、请参阅图2C，在金属字线阵列1上方继续制造第一方向排列的双极型晶体管层、第一电极层、第一电阻转换存储单元层以及第一位线阵列，2，3，4分别是n+，n-，p+掺杂的硅层，上述三者形成了第一方向排列的双极型晶体管层；在所述第一方向排列的双极型晶体管层上方，制造第一电极层5和NiO存储介质层6，存储介质层6即第一电阻转换存储单元层，在所述第一电阻转换存储单元层上方，制造金属位线阵列7，即第一位线列阵，填充氧化硅填充物8。在第一位线阵列与底层字线阵列之间的交叉点，就是第一方向排列的双极型晶体管、第一电极和第一电阻转换存储单元。氧化硅可以先填充，再在氧化硅上腐蚀出其余元件的位置，制造其余元件，也可以先制造其余元件，再填充氧化硅。
步骤D、请参阅图2D，在第一位线阵列7上方，制造沉积NiO材料层9和第二电极层10，沉积NiO材料层即存储介质层，也就是第二电阻转换存储单元层，所述第二电阻转换存储单元层与所述第一电阻转换存储单元层共用所述第一位线阵列，且所述第二电阻转换存储单元层与所述第一电阻转换存储单元层位置相对应；在所述第二电阻转换存储单元层上方制造与所述第一方向排列的双极型晶体管层极性排列方向相反的双极型晶体管层，即第二方向排列的双极型晶体管层，11，12和13层分别为p+，n-，n+掺杂的硅层，上述三者形成了所述第二方向排列的双极型晶体管层。所述第二方向排列的双极型晶体管层与所述第一方向排列的双极型晶体管层极性相反。
步骤E、请参阅图2D与2E，填充氧化硅8，并采用化学机械抛光进行平坦化工艺；通过金属层的沉积和光刻工艺，在第二方向排列的双极型晶体管层上方制造出第二字线阵列14，在第一位线阵列与第二字线阵列之间的交叉点，就是第二方向排列的双极型晶体管层、第二电极层和第二电阻转换存储单元层。
步骤F、请参阅图3A，重复步骤C到步骤E，直至达到所需的层数为止。
步骤G、请参阅图2E与图3A，通过光刻刻蚀和填充工艺，制造金属通孔15，引出底下CMOS的外围电路电极16，形成基本的电阻转换存储装置。图3A所示为四层堆叠的结构，当然，完全可以继续重复步骤C到步骤E，获得更多层的结构。
上述步骤亦可为：
步骤A、制造衬底与所述衬底上通过半导体工艺制造出的逻辑电路，其中，逻辑电路为驱动电路。
步骤B、在逻辑电路上方制造金属字线阵列，即底层字线阵列。
步骤C、在金属字线阵列上方继续制造第一电阻转换存储单元层(即存储介质NiO层)、第一电极层、p+，n-，n+掺杂的硅层(即第二方向排列的双极型晶体管层)以及第一位线阵列(即金属位线阵列)，填充氧化硅填充物8。在第一位线阵列与底层字线阵列之间的交叉点，就是第一电阻转换存储单元、第一电极和第二方向排列的双极型晶体管。氧化硅可以先填充，再在氧化硅上腐蚀出其余元件的位置，制造其余元件，也可以先制造其余元件，再填充氧化硅。
步骤D、在第一位线阵列上方，制造n+，n-，p+掺杂的硅层(即所述第一方向排列的双极型晶体管层)第二电极层和沉积NiO材料层，沉积NiO材料层即存储介质层，也就是第二电阻转换存储单元层，所述第一方向排列的双极型晶体管层与所述第二方向排列的双极型晶体管层共用所述第一位线阵列，且所述第一方向排列的双极型晶体管层与所述第二方向排列的双极型晶体管层位置相对应；所述第二方向排列的双极型晶体管层与所述第一方向排列的双极型晶体管层极性取向相反。
步骤E、请参阅图2D与2E，填充氧化硅8，并采用化学机械抛光进行平坦化工艺；通过金属层的沉积和光刻工艺，在第二电阻转换存储单元层上方制造出第二字线阵列，在第一位线阵列与第二字线阵列之间的交叉点，就是第二电阻转换存储单元层、第二电极层和第二方向排列的双极型晶体管层。
步骤F、重复步骤C到步骤E，直至达到所需的层数为止。
步骤G、通过光刻刻蚀和填充工艺，制造金属通孔，引出底下CMOS的外围电路电极，形成基本的电阻转换存储装置。当然，完全可以继续重复步骤C到步骤E，获得更多层的结构。
实施例2
本实施例，即将实施例1中的第一方向排列的双极型晶体管层替换为第一方向排列的肖特基二极管层，所述第一方向排列的肖特基二极管层正极朝向第一字线阵，负极朝向第一电阻转换存储单元层；将实施例1中的第二方向排列的双极型晶体管层替换为第二方向排列的肖特基二极管层，所述第二方向排列的肖特基二极管层正极朝向第二字线阵列，负极朝向第二电阻转换存储单元层。所述第二方向排列的肖特基二极管层与所述第一方向排列的肖特基二极管极性取向相反。
此外，位线阵列与字线阵列的位置可以互换。
图1A及图3A所示是典型的三维堆叠电阻转换存储装置，采用双极型晶体管和金属氧化物NiO作为存储介质，图1A具有双层结构(两层存储单元层)，图3A具有四层结构(四层存储单元层)。可以看到同一层的多个电阻转换存储单元和双极型晶体管共用一根字线(WL)，并且同一个位线(BL)也有多个电阻转换存储单元和双极型晶体管共用，存储单元的选通依靠WL与BL的选择以及双极型晶体管来实现，外围电路则由底下的MOS管来实现。
综上所述，本发明提供了一种三维多层堆叠的非相变原理电阻转换存储器。尽管仅详细描述了某些优选实施例，但是对于本领域的技术人员显见，在不偏离由所附权利要求界定的本发明的范围的情形下，可以进行某些改良和变化。
Claims (17)
1、一种三维堆叠非相变所致电阻转换存储装置，其特征在于，包括：
衬底、逻辑电路、底层字线阵列及至少一层存储层；
所述衬底的一侧依次设有逻辑电路、底层字线阵列，所述至少一层存储层依次堆叠于所述底层字线阵列背对所述逻辑电路的一侧；
所述存储层包括依次排列的第一双极型晶体管层、第一电极层、第一电阻转换存储单元层、位线阵列、第二电阻转换存储单元层、第二电极层、第二双极型晶体管层、字线阵列；或者，所述存储层包括依次排列的第一电阻转换存储单元层、第一电极层、第一双极型晶体管层、位线阵列、第二双极型晶体管层、第二电极层、第二电阻转换存储单元层、字线阵列；
所述第一双极型晶体管层沿第一方向排列，所述第二双极型晶体管层沿第二方向排列；所述存储层的空隙中填有填充物。
2、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：位线阵列与字线阵列的交叉点位置设有一双极型晶体管、一电极及一电阻转换存储单元，相邻的两个电阻转换存储单元共用一根位线或字线。
3、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述双极型晶体管层由n+，n-，p+掺杂的半导体材料层形成，或由p+，p-，n+掺杂的半导体材料层形成，或由p，n掺杂的半导体材料层形成，第一方向排列的双极型晶体管层与第二方向排列的双极型晶体管极性取向相反。
4、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于，所述存储层包括依次排列的第一肖特基二极管层、第一电极层、第一电阻转换存储单元层、位线阵列层、第二电阻转换存储单元层、第二电极层、第二肖特基二极管层、字线阵列层，所述第一肖特基二极管沿第一方向排列层，所述第二肖特基二极管沿第二方向排列层；所述存储层的空隙中填有填充物。
5、如权利要求4所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：第一方向排列的肖特基二极管层与第二方向排列的肖特基二极管层极性取向相反。
6、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述电阻转换存储单元层在电信号作用下能够以非相变实现可逆的电阻转换。
7、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述电阻转换存储单元层通过其高电阻和低电阻之间的可逆转变来实现数据的存储，实现方法为电脉冲编程。
8、如权利要求1所述的的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述的数据的存储为双级存储，或为多级存储。
9、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述电阻转换存储单元层的存储介质为NiO或Si-Sb或Sb或Ge-Ti或金属氧化物。
10、如权利要求1所述的三维堆叠非相变所致电阻转换存储装置，其特征在于：所述的存储装置还包括金属通孔和外围电路电极。
11、一种三维堆叠非相变所致电阻转换存储装置的制造方法，其特征在于，包括以下步骤：
步骤A、在衬底上制造逻辑电路；
步骤B、在逻辑电路上方制造一底层字线阵列；
步骤C、在底层字线阵列上方制造至少一层存储层；
步骤D、通过光刻刻蚀和填充工艺，引出底下逻辑电路电极，形成基本的电阻转换存储装置。
12、如权利要求11所述的三维堆叠非相变所致电阻转换存储装置的制造方法，其特征在于，步骤C具体为：
步骤C1、制造一层存储层；
步骤C2、判断所需存储层的层数是否制造足够；
步骤C3、若是，则跳转至步骤D，若否，则跳转至步骤C1。
13、如权利要求12所述的三维堆叠非相变所致电阻转换存储装置的制造方法，其特征在于，步骤C1具体为：
在底层字线阵列上方逐次制造第一方向排列的双极型晶体管层、第一电极层、第一电阻转换存储单元层、一位线阵列、第二电阻转换存储单元层，第二电极层、第二方向排列的双极型晶体管层及一字线阵列，并在上述逐次制造的过程中填充填充物；
或：
在底层字线阵列上方逐次制造第一电阻转换存储单元层、第一电极层、第一方向排列的双极型晶体管层、一位线阵列、第二方向排列的双极型晶体管层、第二电极层、第二电阻转换存储单元层及一字线阵列，并在上述逐次制造的过程中填充填充物。
14、如权利要求13所述的三维堆叠非相变所致电阻转换存储装置的制造方法，其特征在于，步骤C1具体为：
在底层字线阵列上方逐次制造n+，n-，p+掺杂的半导体材料层、第一电极层、第一电阻转换存储单元层、一位线阵列、第二电阻转换存储单元层，第二电极及p+，n-，n+掺杂的半导体材料层及一字线阵列并在上述逐次制造的过程中填充填充物；
或：
在底层字线阵列上方逐次制造第一电阻转换存储单元层、第一电极层、p+，n-，n+掺杂的半导体材料层、一位线阵列、n+，n-，p+掺杂的半导体材料层，第二电极、第二电阻转换存储单元层及一字线阵列并在上述逐次制造的过程中填充填充物。
15、如权利要求12所述的制造三维堆叠非相变所致电阻转换存储装置的方法，其特征在于，步骤C1具体为：
在底层字线阵列上方继续制造第一方向排列的肖特基二极管层、第一电极层、第一电阻转换存储单元层、一位线阵列、第二电阻转换存储单元层，第二电极层、第二方向排列的肖特基二极管层及一字线阵列，并在上述逐次制造的过程中填充填充物；
或：
在底层字线阵列上方继续制造第一方向排列的第一电阻转换存储单元层、第一电极层、肖特基二极管层、一位线阵列、第二方向排列的肖特基二极管层、第二电极层、第二电阻转换存储单元层及一字线阵列，并在上述逐次制造的过程中填充填充物。
16、如权利要求13或14或15所述的制造三维堆叠非相变所致电阻转换存储装置的方法，其特征在于：先填充所述填充物，再在所述填充物上蚀刻出其余元件的位置，铺设其余元件。
17、如权利要求13或14或15所述的制造三维堆叠非相变所致电阻转换存储装置的方法，其特征在于：制造除填充物以外的元件，再填充填充物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100422968A CN101350360B (zh) | 2008-08-29 | 2008-08-29 | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100422968A CN101350360B (zh) | 2008-08-29 | 2008-08-29 | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101350360A true CN101350360A (zh) | 2009-01-21 |
| CN101350360B CN101350360B (zh) | 2011-06-01 |
Family
ID=40269058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100422968A Expired - Fee Related CN101350360B (zh) | 2008-08-29 | 2008-08-29 | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101350360B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901809A (zh) * | 2009-03-03 | 2010-12-01 | 旺宏电子股份有限公司 | 用于fn隧穿编程及擦除的三维存储器阵列 |
| CN101593765B (zh) * | 2009-06-26 | 2011-01-26 | 中国科学院上海微系统与信息技术研究所 | 集成多种电阻转换存储模块的芯片及其制造方法 |
| CN103238215A (zh) * | 2010-12-02 | 2013-08-07 | 美光科技公司 | 非易失性存储器单元阵列 |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| CN105514136A (zh) * | 2016-01-26 | 2016-04-20 | 上海新储集成电路有限公司 | 三维阻变存储器的制备方法 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9666801B2 (en) | 2008-07-02 | 2017-05-30 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| US9697873B2 (en) | 2010-06-07 | 2017-07-04 | Micron Technology, Inc. | Memory arrays |
| CN107086202A (zh) * | 2016-02-14 | 2017-08-22 | 复旦大学 | 一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构 |
| US9805792B2 (en) | 2008-01-15 | 2017-10-31 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| CN108369554A (zh) * | 2015-11-12 | 2018-08-03 | 弗拉基米尔·乔治俄维奇·狄米崔科 | 网格存储的数据交换方法 |
| CN108807667A (zh) * | 2018-05-30 | 2018-11-13 | 华中科技大学 | 一种三维堆叠存储器及其制备方法 |
| CN109427841A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 具有多个细丝的rram存储器单元、存储器电路及其形成方法 |
| CN110914994A (zh) * | 2019-10-14 | 2020-03-24 | 长江存储科技有限责任公司 | 用于形成三维相变存储器件的方法 |
| CN112119493A (zh) * | 2020-08-18 | 2020-12-22 | 长江先进存储产业创新中心有限责任公司 | 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案 |
| WO2021072575A1 (en) * | 2019-10-14 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional phase-change memory devices |
| WO2021217493A1 (zh) * | 2020-04-29 | 2021-11-04 | 华为技术有限公司 | 三维铁电存储器及电子设备 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
-
2008
- 2008-08-29 CN CN2008100422968A patent/CN101350360B/zh not_active Expired - Fee Related
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10262734B2 (en) | 2008-01-15 | 2019-04-16 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US10790020B2 (en) | 2008-01-15 | 2020-09-29 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US9805792B2 (en) | 2008-01-15 | 2017-10-31 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US9666801B2 (en) | 2008-07-02 | 2017-05-30 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| CN101901809B (zh) * | 2009-03-03 | 2012-02-08 | 旺宏电子股份有限公司 | 用于fn隧穿编程及擦除的三维存储器阵列 |
| CN101901809A (zh) * | 2009-03-03 | 2010-12-01 | 旺宏电子股份有限公司 | 用于fn隧穿编程及擦除的三维存储器阵列 |
| CN101593765B (zh) * | 2009-06-26 | 2011-01-26 | 中国科学院上海微系统与信息技术研究所 | 集成多种电阻转换存储模块的芯片及其制造方法 |
| US10656231B1 (en) | 2010-06-07 | 2020-05-19 | Micron Technology, Inc. | Memory Arrays |
| US10613184B2 (en) | 2010-06-07 | 2020-04-07 | Micron Technology, Inc. | Memory arrays |
| US9697873B2 (en) | 2010-06-07 | 2017-07-04 | Micron Technology, Inc. | Memory arrays |
| US10241185B2 (en) | 2010-06-07 | 2019-03-26 | Micron Technology, Inc. | Memory arrays |
| US10746835B1 (en) | 2010-06-07 | 2020-08-18 | Micron Technology, Inc. | Memory arrays |
| US9887239B2 (en) | 2010-06-07 | 2018-02-06 | Micron Technology, Inc. | Memory arrays |
| US9989616B2 (en) | 2010-06-07 | 2018-06-05 | Micron Technology, Inc. | Memory arrays |
| US10859661B2 (en) | 2010-06-07 | 2020-12-08 | Micron Technology, Inc. | Memory arrays |
| US9620174B2 (en) | 2010-12-02 | 2017-04-11 | Micron Technology, Inc. | Arrays of nonvolatile memory cells comprising a repetition of a unit cell, arrays of nonvolatile memory cells comprising a combination of vertically oriented and horizontally oriented memory cells, and arrays of vertically stacked tiers of nonvolatile memory cells |
| CN103238215A (zh) * | 2010-12-02 | 2013-08-07 | 美光科技公司 | 非易失性存储器单元阵列 |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| CN108369554A (zh) * | 2015-11-12 | 2018-08-03 | 弗拉基米尔·乔治俄维奇·狄米崔科 | 网格存储的数据交换方法 |
| CN108369554B (zh) * | 2015-11-12 | 2022-04-15 | 弗拉基米尔·乔治俄维奇·狄米崔科 | 网格存储的数据交换方法 |
| CN105514136A (zh) * | 2016-01-26 | 2016-04-20 | 上海新储集成电路有限公司 | 三维阻变存储器的制备方法 |
| CN107086202A (zh) * | 2016-02-14 | 2017-08-22 | 复旦大学 | 一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构 |
| CN109427841A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 具有多个细丝的rram存储器单元、存储器电路及其形成方法 |
| CN109427841B (zh) * | 2017-08-30 | 2023-08-04 | 台湾积体电路制造股份有限公司 | 具有多个细丝的rram存储器单元、存储器电路及其形成方法 |
| CN108807667A (zh) * | 2018-05-30 | 2018-11-13 | 华中科技大学 | 一种三维堆叠存储器及其制备方法 |
| WO2019227671A1 (zh) * | 2018-05-30 | 2019-12-05 | 华中科技大学 | 一种三维堆叠存储器及其制备方法 |
| US11233198B2 (en) | 2018-05-30 | 2022-01-25 | Huazhong University Of Science And Technology | Three-dimensional stacked memory and preparation method thereof |
| CN110914994A (zh) * | 2019-10-14 | 2020-03-24 | 长江存储科技有限责任公司 | 用于形成三维相变存储器件的方法 |
| CN110914994B (zh) * | 2019-10-14 | 2021-05-25 | 长江存储科技有限责任公司 | 用于形成三维相变存储器件的方法 |
| US11063215B2 (en) | 2019-10-14 | 2021-07-13 | Yangtze Memory Technologies Co., Ltd. | Spacial arrangments of and critical dimensions for bit line contacts of three-dimensional phase-change memory devices |
| US11133465B2 (en) | 2019-10-14 | 2021-09-28 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional phase-change memory devices |
| WO2021072576A1 (en) * | 2019-10-14 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional phase-change memory devices |
| WO2021072575A1 (en) * | 2019-10-14 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional phase-change memory devices |
| JP2022534274A (ja) * | 2019-10-14 | 2022-07-28 | 長江存儲科技有限責任公司 | ３次元相変化メモリデバイス |
| JP2022535516A (ja) * | 2019-10-14 | 2022-08-09 | 長江存儲科技有限責任公司 | ３次元相変化メモリデバイスを形成するための方法 |
| JP7345567B2 (ja) | 2019-10-14 | 2023-09-15 | 長江存儲科技有限責任公司 | ３次元相変化メモリデバイス |
| JP7394881B2 (ja) | 2019-10-14 | 2023-12-08 | 長江存儲科技有限責任公司 | ３次元相変化メモリデバイスを形成するための方法 |
| WO2021217493A1 (zh) * | 2020-04-29 | 2021-11-04 | 华为技术有限公司 | 三维铁电存储器及电子设备 |
| CN112119493A (zh) * | 2020-08-18 | 2020-12-22 | 长江先进存储产业创新中心有限责任公司 | 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案 |
| CN112119493B (zh) * | 2020-08-18 | 2024-04-05 | 长江先进存储产业创新中心有限责任公司 | 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101350360B (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101350360B (zh) | 一种三维堆叠非相变所致电阻转换存储装置及其制造方法 | |
| JP6280256B2 (ja) | ３次元メモリアレイアーキテクチャ | |
| CN101971336B (zh) | 三维六边形矩阵存储器阵列和制造方法 | |
| EP2731110B1 (en) | Architecture for three dimensional non-volatile storage with vertical bit lines | |
| EP2731108B1 (en) | Architecture for three dimensional non-volatile storage with vertical bit lines | |
| JP4945592B2 (ja) | 半導体記憶装置 | |
| CN110707209B (zh) | 一种三维堆叠相变存储器及其制备方法 | |
| TW201032315A (en) | Three-dimensional semiconductor structure and method of fabricating the same | |
| US20090174032A1 (en) | Resistance change memory device | |
| CN102543877A (zh) | 制备三维半导体存储器件的方法 | |
| JP2013201405A (ja) | 不揮発性記憶装置 | |
| CN110494972A (zh) | 存储设备 | |
| CN117500281A (zh) | 磁存储器及其制备方法、电子设备 | |
| US6818549B2 (en) | Buried magnetic tunnel-junction memory cell and methods | |
| US11963371B2 (en) | Nonvolatile semiconductor memory device and fabrication method of the nonvolatile semiconductor memory device | |
| CN102034804A (zh) | 多层堆叠的存储器及其制造方法 | |
| WO2021109582A1 (zh) | 磁性存储器及其制备方法 | |
| JP2009283514A (ja) | 不揮発性記憶装置及びその製造方法 | |
| CN104241521A (zh) | 存储阵列及其操作方法和制造方法 | |
| US20110026301A1 (en) | Semiconductor memory device | |
| WO2024198036A1 (zh) | 半导体结构、半导体形成方法及存储器 | |
| US20240334849A1 (en) | Semiconductor device | |
| US20240172569A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240172452A1 (en) | Semiconductor device and method for fabricating the same | |
| KR101297088B1 (ko) | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110601 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |