CN101330104B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101330104B
CN101330104B CN2008101271236A CN200810127123A CN101330104B CN 101330104 B CN101330104 B CN 101330104B CN 2008101271236 A CN2008101271236 A CN 2008101271236A CN 200810127123 A CN200810127123 A CN 200810127123A CN 101330104 B CN101330104 B CN 101330104B
Authority
CN
China
Prior art keywords
diffusion
base
impurities zone
forms
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101271236A
Other languages
English (en)
Other versions
CN101330104A (zh
Inventor
李相容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101330104A publication Critical patent/CN101330104A/zh
Application granted granted Critical
Publication of CN101330104B publication Critical patent/CN101330104B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件的制造，以及更特别地，涉及是功率半导体器件的横向绝缘栅极双极晶体管(下文中表示为LIGBT)，制造该横向绝缘栅极双极晶体管的半导体器件及制造方法。为了减小由于空穴电流的增加出现闭锁的可能性和防止由寄生闸流晶体管运行产生的闭锁，而不劣化在制造高压功率控制器件时若干参数的性能，本发明提供了深P型结结构。

Description

半导体器件及其制造方法
本申请要求于2007年6月20日递交的韩国专利申请第P2007-0060520号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及半导体器件的制造，更特别地，涉及是功率半导体器件的横向绝缘栅极双极晶体管(下文中表示为LIGBT)及制造该横向绝缘栅极双极晶体管的半导体装置和方法。
背景技术
已经制造了作为功率控制器件的用于控制电压-电流、功率金属氧化物半导体场效应晶体管、双极结型晶体管、绝缘栅极双极晶体管(IGBT)、门极关断晶体闸流管(GTO)、发射电极关断晶体闸流管(EST)等的器件。
在一个芯片上实现全部系统的芯片系统的研究已经积极地与半导体技术的发展一起进行。同样的，在功率器件区域中，在一个芯片中集成逻辑电路和功率控制器件的研究已经连续进行。
然而，为了把功率控制器件与常规逻辑电路连接在一起，应用横向器件比竖向器件更有利，其中横向器件具有电极位于晶片上部的结构。
因此，已经开发了诸如LIGBT或LDMOSFET或LEST的横向器件。
尤其，当LIGBT用作功率控制器件时，具有可以减小在整个区域中功率器件所占据区域的优点。由于LIGBT是一种结合了双极晶体管和MOSFET的优点的器件，所以相比于功率MOSFET器件其具有优秀的特性。
在制造上述功率控制器件，特别是，高压功率控制器件中，应该考虑下述项：击穿电压，接通电阻，饱和电流，以及器件大小。
当制造高压功率器件时，经常在参数之间进行综合考虑和调节。这些都是必要的，因为如果诸如击穿电压的一个参数增加，诸如接通电阻的另一个参数减小且器件的载流量增加，通过寄生闸流晶体管(或晶闸管，半导体闸流管)(由于不受设计约束的器件结构产生闸流晶体管)很容易产生闭锁(latch-up)。
图1是示出了常规LIGBT结构的横截面图。
在如图1中所示的LIGBT中，半导体衬底50，隐埋氧化物40，以及N-漂移层(N-drift layer)30顺序地层叠以形成晶片。以及，晶片的内部形成多个杂质扩散区域。
其内形成发射电极11a的发射极区域10包括在P型基14中形成的N+/P+结和N+/P+/N+结的多个杂质扩散区域。这些杂质扩散区域的上部形成金属电极(也就是，发射电极)11a和栅极13。其中发射电极11a和栅极13通过栅极绝缘层12被隔开。
同样，其内形成集电极11b的集电极区域20包括在N缓冲15(N-buffer)中形成P结的杂质扩散区域，其中杂质扩散区域的上部形成金属电极(也就是，集电极)11b。于此，发射电极11a和集电极11b通过栅极绝缘层12被隔开。
同时，P-基围绕结的下部P-基具有一定级别的电阻。这些多与闭锁有关。
更特别地，在器件运行时当栅极电压升高，集电极电压增加，而当集电极电压升高，电流级别同样增加以使较大的电流流到过发射极区域10。当集电极中产生的空穴电流相应增加，通过发射极区域10的P-基的电阻，在N+和P-基之间出现电压下降。最后，四层(P-N-P-N)结构的寄生闸流晶体管运行。由于寄生闸流晶体管的运行，根据是否施加栅极电压的器件的导通/截止开关功能丢失。由于这样的过剩电流导致器件击穿。
图2是示出了在传统LIGBT结构中的空穴电流流动的视图。在集电极区域20中产生的空穴电流16由于N-漂移层30的电阻集中在最接近集电极11b的杂质扩散区域#1上，并且与集电极11b的距离成反比分散到其余的杂质扩散区域#2和#3。
当在集电极区域20中产生的空穴电流16集中在最接近集电极11b的杂质扩散区域#1上，且同样如上所述的分散到其余的杂质扩散区域#2和#3，具有在最接近集电极11b的杂质扩散区域#1出现闭锁的可能性的问题。
发明内容
因此，考虑到上述问题提出了本发明。本发明的一个目的是提供用于制造LIGBT的半导体器件及其制造方法该LIGBT减小了由于空穴电流增加出现闭锁的可能性。
本发明另一目的是提供半导体器件及其制造方法，适用于防止由于寄生闸流晶体管运行产生的闭锁，而不会劣化在制造高压功率控制器件时若干参数的性能。
为了达到上述目的，根据本发明一个方面的半导体器件包括：晶片；包括在该晶片中形成的N-缓冲器中的P-型结的第一电极区域；以及由包括在该晶片中形成的第一P-基中的NP型结的第一杂质扩散区域和包括在该晶片中形成的第二P-基中的深P-型结的第二杂质扩散区域组成的第二电极。
优选地，该晶片包括半导体衬底和在该半导体衬底上部形成的N漂移层。以及，该晶片可以进一步包括在该半导体衬底和该N-漂移层之间形成的隐埋氧化物。
优选地，半导体器件进一步包括在第一电极区域上部形成的集电极。
优选地，半导体器件进一步包括通过在第二电极区域上部的绝缘层分隔形成的发射电极和栅电极。于此，在第二P-基中形成深P-型结以连接晶片中的发射电极和N-漂移层。
优选地，第一P-基和第二P-基在晶片中具有同样的深度。
优选地，第二P-基具有的宽度窄于第一P-基的宽度。
优选地，深P-型结具有的宽度窄于第二P-基的宽度，且深度深于第二P-基的深度。
优选地，第二杂质扩散区域最接近第一电极区域。
为了达到上述目的，根据本发明一个方面的制造半导体器件的方法包括下列步骤：在半导体衬底上形成N-漂移层；在N-漂移层中形成P-基；在P-基中形成P-型结；在P-型结中形成注入达到N-漂移层的深P-型结；以及在深P-型结上形成金属电极。
为了达到上述目的，根据本发明另一方面的制造半导体器件的方法包括下列步骤：形成晶片；在晶片中限定的每一个第一杂质扩散区域和第二杂质扩散区域中形成P-基；在第一杂质扩散区域的P-基中形成NP-型结，且在第二杂质扩散区域的P-基中形成P-型结；在第二杂质扩散区域中形成的P-型结中形成注入达到晶片的深P-型结；以及在第一杂质区域形成的每一个NP-型结和在第二杂质扩散区域形成的每一个深P-型结的上部形成金属电极。
优选地，在晶片中以同样的深度形成第一杂质扩散区域的P-基和第二杂质扩散区域的P-基。
优选地，以不同的宽度形成第一杂质扩散区域的P-基和第二杂质扩散区域的P-基。
优选地，形成的第二杂质扩散区域的P-基的宽度窄于第一杂质扩散区域P-基的宽度。
优选地，通过注入达到的深度深于在第二杂质扩散区域中形成的P-基的深度、宽度窄于在第二杂质扩散区域中形成的P型结的宽度形成深P-型结。
优选地，通过注入达到的深度深于在第二杂质扩散区域中形成的P-基的深度、宽度窄于在第二杂质扩散区域中形成的P-基的宽度形成深P-型结。
优选地，第一杂质扩散区域和第二杂质扩散区域中的第二杂质扩散区域形成在最接近发射电子的电极处。
优选地，形成晶片包括在半导体衬底上部形成N-漂移层。
优选地，形成晶片包括在半导体衬底上部形成隐埋氧化物，以及在该隐埋氧化物上部形成N-漂移层。
附图说明
附图(其被包含用来提供对本发明的进一步理解以及被整合到以及组成本申请的一部分)，本发明的示例性具体实施方式与说明书一起解释了本发明的原理。在附图中：
图1是常规LIGBT结构的横截面视图；
图2是示出了传统LIGBT结构中的空穴电流流动的视图；
图3是根据本发明一个具体实施方式的LIGBT结构的横截面视图；
图4是根据本发明另一个具体实施方式的LIGBT结构的横截面视图；以及
图5a到图5d是解释用于制造根据本发明的LIGBT的工艺的视图。
具体实施方式
本发明的其他目标，特征和优点经参考附图的具体实施方式的详述将变得清楚。
下文中，将参照附图描述本发明具体实施方式的配置和运行。描述了作为至少一个具体实施方式的图中所示以及说明书中所描述的本发明的配置和运行。技术上的理解，本发明的核心配置和运行不限于此。
图3是根据本发明一个具体实施方式的LIGBT结构的横截面视图，以及图4是根据本发明另一个具体实施方式的LIGBT结构的横截面视图。
图3示出了使用绝缘层覆硅(下文中表示为SOI)晶片的实例，其中半导体衬底600，隐埋氧化物500以及N-漂移层400顺序地堆叠，以及图4示出了使用常规晶片的实例，其中半导体衬底600和N-漂移层400顺序地堆叠在该晶片中。
在图3的SOI晶片中，在半导体衬底600上部形成隐埋氧化物500，在该隐埋氧化物500上部通过离子注入N型杂质形成N-漂移层400。通过实例的方式，在半导体衬底600的上部沉积氧化物后接着形成硅层，在硅层上离子注入N型杂质。
在图4的晶片中，例如，在半导体衬底600上部形成硅层后，在硅层上通过离子注入N型杂质形成N-漂移层400。
通过是第一电极区域的集电极区域200和是第二电极区域的发射极区域100可以很大程度上限定具有N-漂移层400的晶片。同样，晶片内的多个杂质扩散区域可以限定在发射极区域100内。
在本发明中，限定了包括在P-基140中的NP型结(N+/P+/N+)的第一杂质扩散区域和包括在P-基160中的深P型结180的第二杂质扩散区域。因此，第一杂质扩散区域的NP型结(N+/P+/N+)具有被P-基140环绕的结构，以及第二杂质扩散区域的深p型结具有被P-基160环绕的结构。特别地，第二杂质扩散区域是最接近集电极区域200的杂质扩散区域。以及，第一杂质扩散区域的P-基140和第二杂质扩散区域的P-基160优选以同样的深度形成在晶片中。同样，形成的第二杂质扩散区域的P-基160具有的宽度窄于第一杂质扩散区域的P-基140的宽度。
同时，杂质扩散区域也存在于晶片中的集电极区域200中，其中，集电极区域包括在N缓冲器150中的P型结(P+)。集电极区域200包括在杂质扩散区域上部形成以待电连接杂质扩散区域的金属电极(集电极)110b。
上述P-基140或160或N缓冲器150可以是阱结构。
发射极区域100包括在杂质扩散区域上部形成以待电连接在其内形成的杂质扩散区域的金属电极(发射电极)110a，以及栅电极130。发射电极110a和栅电极130通过绝缘材料互相电绝缘。通过实例的方式，通过栅绝缘层分隔形成发射电极110a和栅电极130。
以及，在第二杂质扩散区域的P-基160中形成的深P型结180连接到发射电极。NP型结(N+/P+/N+)同样连接到发射电极110a，然而，部分发射电极110a被连接以待与两侧的多个N+重叠。
在邻近的两个杂质扩散区域之间限定的沟道区域的上部形成栅电极130。同时，形成栅电极以待与两个杂质扩散区域部分的重叠，其中，重叠的部分优选分隔开一定的程度。
连接到在晶片上部形成的发射电极110a的深P型结180被连接在晶片中达到-N漂移层400。
也就是，深P型结180具有的宽度窄于第二杂质扩散区域的P-基160的宽度，且深度深于晶片中P-基160的深度。因此，深P型结180被连接在晶片中达到N-漂移层400。
以及，在深P型结180形成之前，在晶片表面的深P型结180的宽度可以窄于在P-基160中形成的P型结170的宽度。简明地，通过形成第二杂质扩散区域的P-基160，在P-基160中形成P型结170，然后，从第二杂质扩散区域的晶片表面扩散到P-基160的下部以穿过P-基160形成深P型结180。
如此，在本发明中，在与发射极区域100有关的杂质扩散区域中的最接近集电极区域200的第二杂质扩散区域中形成了替代NP型结的深P型结180，以减小阻止电流流到发射极区域100的P-基160的电阻。由于P-基160的电阻的减小，从集电极区域200流入的空穴电流集中在P型结180上。
图5a到图5d是解释用于制造根据本发明的LIGBT的工艺以及在上述发射极区域100中形成多个杂质扩散区域的工艺的视图。
首先，为了制造根据本发明的LIGBT，形成晶片。由于这个晶片形成的具体描述已经参照图3和图4说明，所以将被省略。
形成的晶片具有N-漂移层。如图5a所示，使用掩膜图样300在N-漂移层中形成P-基140和160。P-基140和160以阱结构形成，且可以通过注入离子然后使之扩散来形成。以及，在形成的P-基140和160中的一个侧面上形成的P-基160被形成以待最接近上述集电极区域200，也就是包括发射电子的集电极的区域。
下文中，包括最接近集电极200的P-基160的杂质扩散区域被限定为第二杂质扩散区域，且其他区域被限定为第一杂质扩散区域。
在晶片中以同样深度形成第一杂质扩散区域的P-基140和第二杂质扩散区域的P-基160。然而，第一杂质扩散区域的P-基140和第二杂质扩散区域的P-基160形成为具有不同的宽度。更特别地，如图5a所示，第二杂质扩散区域的P-基160形成具有的宽度窄于第一杂质扩散区域的P-基140的宽度。
接下来，如图5b所示使用掩膜图样310在晶片上离子注入P型杂质以形成在P-基140和160中的P型结。
其后，如图5c所示使用掩膜图样320在晶片上离子注入N型杂质以形成在除了最接近集电极区域200的P-基160以外的P-基140中的N型结。在预先形成的P型结附近形成N型结以在第一杂质扩散区域的P-基140中形成NP型结(N+/P+/N+)。
接下来，如图5d所示使用掩膜图样330在晶片上离子注入P型杂质以形成在最接近集电极区域200的P-基160的中的深P型结180。同时，注入的离子达到的深度深于在第二杂质扩散区域中形成的P-基的深度，也就是，达到N-漂移层。
同时，用于形成深P型结180的掩膜图样330优选地形成窄于预先形成的用于形成P型结的掩膜图样310的宽度，以使在第二杂质扩散区域中形成的P型结的一个部分170保留在深P型结180的两个侧面。
如同另一个例子，同样可以形成深P型结180以使在第二杂质扩散区域形成的P型结的一个部分170不保留在P型结180的两个侧面。在这种情况下，用于形成深P型结180的掩膜图样330优选地形成窄于预先形成的用于形成P-基160的掩膜图样310的宽度，其中掩膜图样310可以预先修改以使P型结不在第二杂质扩散区域中形成。
其后，在晶片上部形成金属电极。也就是，在第一和第二杂质扩散区域的上部顺序地形成栅电极和发射电极。
在不背离本发明的精神或范围的情况下，可以对本发明进行各种修改和变形对于本领域的技术人员来说是显而易见的。
因此，本发明的技术范围不限于具体实施方式中所描述的内容，而是由权利要求所限定的。
如上所述，在本发明中，在与发射极区域有关的杂质扩散区域中，最接近集电极区域的杂质扩散区域中形成了替代NP型结的深P型结，以减小阻止电流流到发射极区域的P-基的电阻，从而明显地减小了由于空穴电流的增加而出现闭锁的可能性。
同样，根据本发明的半导体器件，也就是，使用了LIGBT的半导体器件，从而防止由于寄生闸流晶体管运行产生的闭锁，而不会恶化在制造高压功率控制器件时若干参数的性能。
同样，根据本发明的LIGBT结构有利于实现具有大载流量，而不会恶化在制造高压功率控制器件时若干参数的性能。以及，尽管以大载流量运行，由于根据本发明的LIGBT结构增加了对由寄生闸流晶体管的运行产生的闭锁的耐力，有利于实现高压器件或高电流器件。

Claims (16)

1.一种横向绝缘栅极双极晶体管，包括：
晶片，包括N-漂移层；
集电极区域，包括在所述晶片中形成的N-缓冲器中的P型结；以及
发射极区域，包括发射电极、包括在所述晶片中形成的第一P-基中的NP型结的第一杂质扩散区域和包括在所述晶片中形成的最接近集电极区域的第二P-基中的深P-型结的第二杂质扩散区域，其中所述深P-型结连接所述晶片中的发射电极和N-漂移层并且具有的深度深于所述第二P-基的深度。
2.根据权利要求1所述的横向绝缘栅极双极晶体管，其中所述晶片进一步包括半导体衬底，其中在所述半导体衬底上部形成所述N-漂移层。
3.根据权利要求2所述的横向绝缘栅极双极晶体管，其中所述晶片进一步包括在所述半导体衬底和所述N-漂移层之间形成的隐埋氧化物。
4.根据权利要求1所述的横向绝缘栅极双极晶体管，进一步包括在所述集电极区域中包括的集电极。
5.根据权利要求1所述的横向绝缘栅极双极晶体管，进一步包括在所述发射极区域中包括的栅电极，其中通过绝缘层分隔开所述发射电极和所述栅电极。
6.根据权利要求1所述的横向绝缘栅极双极晶体管，其中所述第一P-基和所述第二P-基在所述晶片中具有同样的深度。
7.根据权利要求1所述的横向绝缘栅极双极晶体管，其中所述第二P-基具有的宽度窄于所述第一P-基的宽度。
8.根据权利要求1所述的横向绝缘栅极双极晶体管，其中所述深P-型结具有的宽度窄于所述第二P-基的宽度。
9.根据权利要求1所述的横向绝缘栅极双极晶体管，其中所述第二杂质扩散区域最接近所述集电极区域。
10.一种用于制造横向绝缘栅极双极晶体管的方法，包括下列步骤：
形成包括N-漂移层的晶片；
在包括在所述N-漂移层中的每一个第一杂质扩散区域和第二杂质扩散区域中形成P-基；
在所述第一杂质扩散区域的所述P-基中形成NP-型结，且在所述第二杂质扩散区域的所述P-基中形成P型结，其中所述第二杂质扩散区域的所述P-基最接近在所述晶片中形成的集电极区域；
在所述第二杂质扩散区域中形成的所述P型结中形成注入达到所述晶片的所述N-漂移层的深P-型结；以及
在所述第一杂质扩散区域中形成的每一个所述NP-型结和在所述第二杂质扩散区域中形成的每一个所述深P-型结的上部形成发射电极，
其中，所述深P-型结具有的深度深于在所述第二杂质扩散区域中形成的所述P-基的深度。
11.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中所述第一杂质扩散区域的所述P-基和所述第二杂质扩散区域的所述P-基以同样的深度形成在所述晶片中。
12.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中所述第一杂质扩散区域的所述P-基和所述第二杂质扩散区域的所述P-基以不同的宽度形成。
13.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中所述第二杂质扩散区域的所述P-基以窄于所述第一杂质扩散区域的所述P-基宽度的宽度形成。
14.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中通过注入达到深度深于在所述第二杂质扩散区域中形成的所述P-基的深度，宽度窄于在所述第二杂质扩散区域中形成的所述P-基的宽度形成所述深P-型结。
15.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中形成所述晶片包括在半导体衬底上部形成所述N-漂移层。
16.根据权利要求10所述的用于制造横向绝缘栅极双极晶体管的方法，其中形成所述晶片包括：
在半导体衬底上部形成隐埋氧化物；以及
在所述隐埋氧化物上部形成所述N-漂移层。
CN2008101271236A 2007-06-20 2008-06-19 半导体器件及其制造方法 Expired - Fee Related CN101330104B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070060520A KR100880231B1 (ko) 2007-06-20 2007-06-20 반도체 소자 및 그의 제조 방법
KR10-2007-0060520 2007-06-20
KR1020070060520 2007-06-20

Publications (2)

Publication Number Publication Date
CN101330104A CN101330104A (zh) 2008-12-24
CN101330104B true CN101330104B (zh) 2010-11-10

Family

ID=40135547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101271236A Expired - Fee Related CN101330104B (zh) 2007-06-20 2008-06-19 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20080315251A1 (zh)
KR (1) KR100880231B1 (zh)
CN (1) CN101330104B (zh)
TW (1) TW200901466A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278683B2 (en) * 2008-08-06 2012-10-02 Texas Instruments Incorporated Lateral insulated gate bipolar transistor
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
CN102064192B (zh) * 2010-12-03 2012-08-29 电子科技大学 一种soi横向绝缘栅双极型晶体管器件
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
US8896021B2 (en) * 2011-09-14 2014-11-25 United Microelectronics Corporation Integrated circuit device
KR101259895B1 (ko) 2011-12-29 2013-05-02 주식회사 동부하이텍 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법
US9385196B2 (en) 2012-09-12 2016-07-05 Texas Instruments Incorporated Fast switching IGBT with embedded emitter shorting contacts and method for making same
TWI613712B (zh) 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168874B2 (ja) * 1995-05-23 2001-05-21 富士電機株式会社 半導体装置
JP3237555B2 (ja) * 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
JP3545633B2 (ja) 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
GB9921068D0 (en) * 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
JP2002100774A (ja) 2000-09-25 2002-04-05 Toshiba Corp 高耐圧半導体装置
JP2003046084A (ja) 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置

Also Published As

Publication number Publication date
CN101330104A (zh) 2008-12-24
KR100880231B1 (ko) 2009-01-28
TW200901466A (en) 2009-01-01
US20080315251A1 (en) 2008-12-25
KR20080111943A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
CN101330104B (zh) 半导体器件及其制造方法
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP3964819B2 (ja) 絶縁ゲート型半導体装置
JP3081739B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
US6936893B2 (en) Power semiconductor device
JP3288218B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US8564097B2 (en) Reverse conducting IGBT
CN1228857C (zh) 具有绝缘栅型双极晶体管的半导体器件及其制造方法
EP1835542A2 (en) Semiconductor device with trench gate
JP2009170552A (ja) 半導体装置およびその製造方法
CN106024776A (zh) 具有不同沟道宽度的复合半导体器件
JP6809586B2 (ja) 半導体装置
KR20150107558A (ko) 반도체 장치 및 그 제조 방법
JP7327672B2 (ja) 半導体装置
JP2002353452A (ja) 電力用半導体素子
EP3025373B1 (en) Mos-bipolar device
US20190312105A1 (en) Semiconductor device
CN102201438A (zh) 半导体装置及其制造方法
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN103872097B (zh) 功率半导体设备及其制造方法
CN107768422A (zh) 半导体装置以及半导体装置的制造方法
US9882035B2 (en) Trench insulated gate bipolar transistor and manufacturing method thereof
CN104347614A (zh) 功率半导体器件及其制造方法
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
CN104201203B (zh) 高耐压ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20130619