CN101277111A - 抖动电路和具有抖动电路的模数转换器 - Google Patents

抖动电路和具有抖动电路的模数转换器 Download PDF

Info

Publication number
CN101277111A
CN101277111A CNA2008100907579A CN200810090757A CN101277111A CN 101277111 A CN101277111 A CN 101277111A CN A2008100907579 A CNA2008100907579 A CN A2008100907579A CN 200810090757 A CN200810090757 A CN 200810090757A CN 101277111 A CN101277111 A CN 101277111A
Authority
CN
China
Prior art keywords
signal
capacitor
analog
circuit
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100907579A
Other languages
English (en)
Inventor
小山哲弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101277111A publication Critical patent/CN101277111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

根据本发明的一个方面，提出了一种抖动电路，包括：抖动生成电路，用于生成多个互补信号对；以及抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以将所生成的抖动信号添加到模拟输入信号，其中多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互补信号对和包括第一和第二开关的多个开关对的每一个所提供的电容器，其中第一和第二开关的一个引脚连接到电容器的每一个的一个引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。

Description

抖动电路和具有抖动电路的模数转换器
技术领域
本发明涉及用于量化器的抖动电路，并且更为具体地说，涉及用于校正在模数转换器(ADC)中所生成的量化误差的抖动电路。
背景技术
为了讲述本发明的背景，下面以Δ∑(德尔塔西格马)类型的ADC作为例子来讲述不具有抖动的ADC的特性。图6为不具有抖动信号的一阶Δ∑(德尔塔西格马)ADC的结构图。该一阶Δ∑ADC的功能如下。
当采样时钟ck处于活动状态时，开关SWain和SWsam闭合，并且对模拟输入信号Vain进行采样的电荷被存储在输入电容器C1中。接下来，当反相采样时钟ckb处于活动状态时，开关SWdac和SWint闭合，并且根据反馈参考信号Vr将电荷发送到积分电容器C2。然后，在C2中执行积分以改变积分器输出Vout。积分器输出Vout被输入到起到量化器作用的比较器3。量化输出PDM作为比较器3的输出，被延迟设备4延迟一个时钟周期，并且被输入到1比特数模转换器(DAC)6。DAC 6输出反馈参考信号Vr。反馈参考信号Vr的电平具有Vrp和Vrn两个值，并且根据通过检查由比较器3而得到的先前积分结果所获得的值来判定该电平是Vrp或者Vrn。
十进制滤波器5获得量化输出PDM，并且除去由德尔塔西格马调制器10所成形的高端带外噪声。然后，十进制滤波器5变得稀薄，并且将数据输出速率改变为期望值以输出数字信号输出Dout。
图7示出了当模拟输入信号位于零附近时Δ∑类型ADC的输出特性。如图7所示，存在其中数字输出信号输出常数值的区域。这是因为有些损耗是在积分器中引起的。该损耗主要是由于形成积分器的运算放大器的增益受限，在电容器或开关中生成漏电流，或者积分器因寄生元件等的存在而没有处于理想状态所致。由于该损耗，反馈参考信号处于静态状态，其中当模拟输入信号位于零附近时反馈参考信号重复正值端和负值端，并且数字输出信号具有恒定值。因此，如图8所示，当模拟输入信号位于零附近时也增加误差。
为了改善这种特性退化，需要避免出现当模拟输入信号位于零附近时其中反馈参考信号重复正值端和负值端的静态状态。一般情况下使用用于添加抖动信号的过程来实现这一目标。
在日本未审查专利申请公开物第2002-100992号中公开了具有单方波抖动电路的一阶Δ∑类型ADC的现有例子。图9示出了在日本未审查专利申请公开物第2002-100992号中所公开的Δ∑类型ADC的结构。参考图9，Δ∑类型ADC包括抖动电路1、开关电容器型积分器2、由比较器所制成的量化器3、由触发器所制成的延迟设备4、十进制滤波器5和1比特DAC 6。图10示出了图9中所示的Δ∑类型ADC和1比特DAC的抖动电路1的结构，以及将与在抖动电路和1比特DAC所生成的信号电势成正比的电荷发送到积分器2的积分电容器的开关电容器的结构。
参考图10，1比特DAC 6包括由延迟设备4的输出Sd所控制的切换设备31。该切换设备31将在串联连接的电阻器39至43所生成的参考电压V1和V4分别作为反馈参考信号Vr的正值端Vrp＝V1和负值端Vrn＝V4进行输出。
抖动电路1包括由通过使用分频器将采样时钟频率fs分频n所得到的信号所控制的切换设备37。通过设置该分频器的分频比，以使抖动信号的周期大于十进制滤波器5的输出周期的1/8。切换设备37对在串联连接的电阻器39至43上生成的参考电压V2和V3进行切换，以输出幅度为V2-V3的方波抖动。开关电容器电路包括起到第一时序作用的开关32和34，起到第二时序作用的开关35和36，以及电容器33。当开关35和36闭合并且开关32和34断开时，使得电容器33两端的电势为地电势。当开关35和36断开并且开关32和34闭合时，抖动Vd被输出到作为相加点的积分器2的输入。在日本未审查专利申请公开物第2002-100992号中讲述到，可以使用诸如德尔塔波或锯齿波等任意波形来作为抖动，尽管在本专利中没有示出具体的例子。
在美国专利第5,940,138号中公开的ADC中，将具有不同频率和幅度的两个方波抖动添加到模拟视频输入信号。图11示出了美国专利第5,940,138的ADC的结构，并且图12示出了其抖动波形。参考图11和图12，该抖动是由通过使用触发器803B和803C对采样时钟CLK进行分频而得到的采样时钟CLK的1/2和1/4频率的方波所生成的。通过包括有加权电阻器R、512R和1024R的相加设备，将两个具有1/2和1/4频率的方波作为幅度为1/2LSB P-P和1/4LSB P-P的抖动添加到从缓存放大器805输出的模拟视频输入信号DATA。注意，对通过将水平同步信号H的频率分频2所得到的信号和在EX-OR 804A处具有采样时钟CLK的1/2频率的方波执行互斥OR运算。对通过将水平同步信号H的频率分频2所得到的信号和在EX-OR 804B处具有采样时钟CLK的1/4频率的方波也执行互斥OR运算。在这些互斥OR运算之后，这些信号被添加到相加设备。因此，ADC具有其中对于每一个水平线都进行抖动极性反转的结构。
在如日本未审查专利申请公开物第2002-100992号中所公开的使用了单方波的现有抖动中，当在方波的幅度和模拟输入信号Vain之间没有太大差别时，存在其中像没有抖动时那样数字输出信号变为恒定的区域。如图13所示，在方波抖动信号的幅度Vd和模拟输入信号Vain之间没有太大差别的区域中，无法完全实现特性的改善。进而，需要一种用于生成具有中间电平的电势的分压电阻器，以用于判定抖动的幅度水平，这要增加电路尺寸。进而，还需要用于当在抖动中使用任意波形(德尔塔波或锯齿波)时，生成任意波形的DAC，这也增加了电路尺寸。
在美国专利第5,940,138号中公开的现有例子中，需要有比用于模拟信号输入的电阻器大512倍或1024倍的电阻器，以用于判定抖动的幅度，这增加了电路尺寸。在抖动幅度为模拟信号输入范围的1/512或1/1024的小幅度中，当模拟输入信号Vain位于零附近时数字输出信号变为恒定的现象无法得到改善。
发明内容
根据本发明的一个实施例的抖动电路包括抖动生成电路，用于生成多个互补信号对，以及抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以便将所生成的抖动信号添加到模拟输入信号上，其中多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互补信号对和包括有第一和第二开关的多个开关对的每一个所提供的电容器，其中第一和第二开关的一个引脚连接到电容器的每一个的一个引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一个开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。
本发明的抖动生成电路生成具有不同频率的多个方波。因此，可以只通过分频器来形成抖动生成电路，并且因此限制了电路尺寸的增加。可以通过开关和小于用于模拟信号输入的电容器的多个电容器来形成本发明的抖动输入电路，从而可以限制电路尺寸的增加。根据这些电路所适用的本发明的抖动电路，当模拟输入信号Vain位于零附近时并且当输入了其他模拟信号时可以限制电路尺寸的增加，从而改善了AD转换特性。
通过将本发明的抖动电路添加到Δ∑类型ADC，可以防止Δ∑调制器的输出处于静态状态，并且防止数字输出信号具有恒定值。因此，可以改善AD转换特性。
附图说明
下面参考附图来讲述某些优选实施例，将使本发明的上述和其他目标、优势和特征更加清楚，其中：
图1示出了添加了根据本发明的抖动电路的Δ∑ADC的结构；
图2示出了在根据本发明的抖动电路中的抖动生成电路的结构；
图3示出了根据本发明的一个实施例的抖动电路的结构；
图4A示出了根据本发明的一个实施例的抖动模式；
图4B示出了根据本发明的一个实施例的抖动模式；
图4C示出了根据本发明的一个实施例的抖动模式；
图4D示出了根据本发明的一个实施例的抖动模式；
图5示出了添加了根据本发明的抖动电路的Δ∑ADC的输入相对误差；
图6示出了不具有抖动信号的Δ∑ADC的结构；
图7示出了当图6中的Δ∑ADC的模拟输入信号位于零附近时的输出特性；
图8示出了图6中的Δ∑ADC的输入相对误差；
图9示出了使用单方波抖动信号的现有Δ∑ADC的结构；
图10示出了图9中所示的Δ∑类型ADC和1比特DAC的抖动电路的结构，以及将与在抖动电路和1比特DAC所生成的信号电势成正比的电荷发送到积分器的积分电容器的开关电容器的结构；
图11示出了使用两个方波抖动信号的现有ADC的结构；
图12示出了图11中所示的现有ADC的抖动模式；以及
图13示出了使用单方波抖动信号的现有ADC的输入相对误差特性。
具体实施方式
下面参考解释性实施例来讲述本发明。本领域的熟练技术人员都知道，使用本发明的主旨可以实现许多可选实施例，并且本发明并不限于所示用于解释性目的的实施例。
下面参考附图来详细讲述本发明。图1示出了本发明的一个实施例的结构。在图1中，包括有抖动生成电路15的抖动电路和抖动输入电路20被添加到与图6中所示相同的Δ∑类型ADC。参考图1，根据本发明的抖动电路包括抖动生成电路15和抖动输入电路20。抖动生成电路15对时钟信号ck进行分频，并且生成具有时钟信号ck的1/2n(n为1或大于1的整数)频率的多个互补信号对(Vd1，Vd1b)，(Vd2，Vd2b)，…(Vdj，Vdjb)。然后，抖动生成电路15将所生成的信号对提供给抖动输入电路20。多个互补信号对(Vd1，Vd1b)，(Vd2，Vd2b)，…(Vdj，Vdjb)每一个都具有不同的频率。
图2示出了抖动生成电路15的结构。参考图2，抖动生成电路15具有m(m为2或大于2的整数)个由串联连接的D型触发器和反相器组成的1/2分频电路(501、502、503、504、…、50m)。M个1/2分频电路生成互补的信号对(Vdiv2，Vdiv2b)、(Vdiv4，Vdiv4b)、(Vdiv8，Vdiv8b)、(Vdiv16，Vdiv16b)、…、(VdivX，VdivXb)，它们的幅度在电源电势VDD和地电势GND之间。然后，从m个互补信号对中选取j(j为2或大于2的整数)个互补信号对(Vd1，Vd1b)、(Vd2，Vd2b)、…、(Vdj，Vdjb)，并且所选取的互补信号对被提供给抖动输入电路20。
再次参考图1，抖动输入电路20包括电容器Cd1、Cd2、…、Cdj，对应于多个互补信号对(Vd1，Vd1b)、(Vd2，Vd2b)、…、(Vdj，Vdjb)提供每个电容器。电容器Cd1、Cd2、…、Cdj的一端分别连接到形成开关对(Swd1，Swd1b)、(Swd2，Swd2b)、…、(Swdj，Swdjb)的开关的一端。互补信号对(Vd1，Vd1b)、(Vd2，Vd2b)、…、(Vdj，Vdjb)被提供给形成开关对(Swd1，Swd1b)、(Swd2，Swd2b)、…、(Swdj，Swdjb)的开关的另一端的每一个。电容器Cd1、Cd2、…、Cdj，的另一端的每一个被连接到相加点A，该点是积分器的输入。
注意，当时钟信号ck处于活动状态时，每一个开关对的一个开关Swd1、Swd2、…、Swdj受到控制被闭合，并且当反相时钟信号ckb处于活动状态时受控断开。另一方面，当反相时钟信号ckb处于活动状态时，每一个的另一个开关Swd1b、Swd2b、…、Swdjb受到控制被闭合，并且当时钟信号ck处于活动状态时受控断开。
因此，在Δ∑类型ADC的一个采样时钟周期的前半部分中，信号Vd1、Vd2、…、Vdj被提供给本发明的抖动输入电路的每一个电容器，而在其一个采样时钟周期的后半部分中，信号Vd1b、Vd2b、…、Vdjb被提供给抖动输入电路的每一个电容器。
添加了图1的抖动电路的一阶Δ∑类型ADC的表现如下。当采样时钟ck处于活动状态时，开关SWain和SWsam闭合，并且对模拟输入信号Vain进行采样的电荷被存储在输入电容器C1中。此时，相加点A具有地电势，并且根据信号Vd1、Vd2、…、Vdj的电荷分别被存储在电容器Cd1、Cd2、…、Cdj中。
当反相采样时钟ckb处于活动状态时，开关SWdac和SWint闭合，并且存储在输入电容器C1中的电荷被根据反馈参考信号Vr发送到积分电容器C2。此时，存储在电容器Cd1、Cd2、…、Cdj中的电荷也被根据反相信号Vd1b、Vd2b、…、Vdjb发送到积分电容器C2。然后，在C2中执行积分以改变积分器输出Vout。
Vd1b、Vd2b、…、Vdjb分别是信号Vd1、Vd2、…、Vdj的反相信号。因此，从电容器Cd1、Cd2、…、Cdj被发送到积分电容器C2的电荷是第一次存储在Cd1、Cd2、…、Cdj中的电荷的两倍。换句话说，可以减少Cd1、Cd2、…、Cdj的电容值，并且抑制面积的增加。例如，Cd1、Cd2、…、Cdj，的电容值可以小于用于模拟信号输入C1的电容器的1/10。
进而，从抖动生成电路15输出的信号具有位于电源电势VDD和地电势GND之间的幅度。因此，对于形成开关Swd1、Swd2、…、Swdj和开关Swd1b、Swd2b、…、Swdjb的MOS晶体管来说，可以具有足够的VGS-VTH。而且，电容器Cd1、Cd2、…、Cdj的值太小，以致由电容器Cd1、Cd2、…、Cdj所获得的时间常数和开关的ON电阻不变，或即使那些开关的ON电阻增加的情况下也可以很小。因此，可以使用小于位于Δ∑调制器内的开关的晶体管，以便进一步抑制面积的增加。
尽管可以任意组合被输入到抖动输入电路20的互补信号的频率，但是最低频率需要是可以通过十进制滤波器5来去除的频率。
第一实施例
图3示出了本发明实施例的抖动电路的结构。图4A至图4D的每一个示出了实施例的抖动模式。参考图3，在本实施例的抖动电路中，抖动模式是由抖动生成电路15和抖动输入电路2所生成的。抖动生成电路15是由1/2分频电路和反相器所制成的。抖动输入电路20是由三个开关对(Swd1，Swd1b)、(Swd2，Swd2b)、(Swd3，Swd3b)和三个电容器Cd1、Cd2、Cd3所制成的。
在本实施例中，抖动生成电路15将具有采样时钟ck的1/128、1/512和1/2048频率方波的互补信号对(Vd1，Vd1b)、(Vd2，Vd2b)、(Vd3，Vd3b)输出到抖动输入电路20。具有采样时钟ck的1/128频率的互补信号对(Vdiv128，Vdiv128b)被通过开关对(Swd1，Swd1b)添加到电容器Cd1，具有1/512频率的互补信号对(Vdiv512，Vdiv512b)被通过开关对(Swd2，Swd2b)添加到电容器Cd2，并且具有1/2048频率的互补信号对(Vdiv2048，Vdiv2048b)被通过开关对(Swd3，Swd3b)添加到电容器Cd3。三个电容器Cd1、Cd2、Cd3的电容值分别等于模拟信号输入C1的电容器的1/16、1/64和1/128。从抖动输入电路20输出的抖动信号Vd被添加到与图1中所示具有相同结构的Δ∑调制器的相加点A。选择器从由抖动生成电路15生成的多个互补信号对中选择具有采样时钟ck的1/128、1/512和1/2048频率的互补信号对，并且将所选择的对提供给抖动输入电路20。
图5示出了应用了本实施例的Δ∑ADC的输入相对误差特性。从图5可以看出，Δ∑ADC表示出良好的输入相对误差特性。
很明显本发明不限于上述实施例，而是可以在不脱离本发明的范围和精神的情况下进行改进和变化。

Claims (13)

1.一种抖动电路，包括：
抖动生成电路，用于生成多个互补信号对；以及
抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以便将所生成的抖动信号添加到模拟输入信号，其中
多个互补信号对彼此具有不同频率，
抖动输入电路包括为多个互补信号对和包括第一和第二开关的多个开关对的每一个所提供的电容器，其中第一开关和第二开关的一个引脚连接到电容器的每一个的一个引脚，并且
电容器的其它引脚被连接到模拟输入信号的相加点，第一开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。
2.如权利要求1所述的抖动电路，其中，每一个电容器具有互不相同的电容值。
3.如权利要求1所述的抖动电路，其中，互补信号对的每一个信号都具有位于电源电势和地电势之间的幅度。
4.如权利要求1所述的抖动电路，其中，所述抖动生成电路包括分频器，其生成具有时钟信号的1/2n的多个频率的互补信号对，其中n是大于等于1的整数。
5.如权利要求4所述的抖动电路，包括选择器，其选择由抖动生成电路生成的互补信号对，以将所选择的互补信号对提供给抖动输入电路。
6.一种模数转换器，包括：
抖动电路，包括：
抖动生成电路，用于生成多个互补信号对；以及
抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以将所生成的抖动信号添加到模拟输入信号，其中
多个互补信号对彼此具有不同频率，
抖动输入电路包括为多个互补信号对和包括第一和第二开关的多个开关对的每一个所提供的电容器，其中第一和第二开关的一个引脚连接到电容器的每一个的引脚，并且
电容器的其它引脚被连接到模拟输入信号的相加点，第一开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。
7.如权利要求6所述的模数转换器，其中，每一个电容器具有互不相同的电容值。
8.如权利要求6所述的模数转换器，其中，所述互补信号对的每一个信号具有位于电源电势和地电势之间的幅度。
9.如权利要求6所述的模数转换器，其中，所述抖动生成电路包括分频器，其生成具有时钟信号的1/2n的多个频率的互补信号对，其中n为1或大于1的整数。
10.如权利要求9所述的模数转换器，包括选择器，其选择由抖动生成电路生成的互补信号对，以将所选择的互补信号对提供给抖动输入电路。
11.如权利要求6所述的模数转换器，其中，所述模数转换器是德尔塔西格马类型的模数转换器。
12.如权利要求11所述的模数转换器，包括开关电容器类型积分器，其中所述抖动输入电路的每一个电容器的其他端连接到用于模拟信号输入的电容器和积分电容器的连接点。
13.如权利要求12所述的模数转换器，其中，所述抖动输入电路的每一个电容器的电容值小于用于模拟信号输入的电容器的电容值的1/10。
CNA2008100907579A 2007-03-30 2008-03-31 抖动电路和具有抖动电路的模数转换器 Pending CN101277111A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-091124 2007-03-30
JP2007091124A JP4763644B2 (ja) 2007-03-30 2007-03-30 ディザ回路及びディザ回路を備えたアナログデジタル変換器

Publications (1)

Publication Number Publication Date
CN101277111A true CN101277111A (zh) 2008-10-01

Family

ID=39793364

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100907579A Pending CN101277111A (zh) 2007-03-30 2008-03-31 抖动电路和具有抖动电路的模数转换器

Country Status (3)

Country Link
US (1) US7696910B2 (zh)
JP (1) JP4763644B2 (zh)
CN (1) CN101277111A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101900757B (zh) * 2009-05-25 2012-10-10 慧国(上海)软件科技有限公司 测量直流电压的方法及直流电压测量装置
US8324884B2 (en) 2009-05-13 2012-12-04 Silicon Motion, Inc. Apparatus and method for DC voltage measurement
CN103560800A (zh) * 2013-11-04 2014-02-05 中国电子科技集团公司第四十一研究所 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法
CN103780228A (zh) * 2014-01-16 2014-05-07 华为技术有限公司 一种时钟抖动改善电路及方法
CN103947119A (zh) * 2011-11-14 2014-07-23 美国亚德诺半导体公司 在交错和多信道模数转换器中降低信道间耦合的方法和装置
CN110474637A (zh) * 2018-05-10 2019-11-19 亚德诺半导体无限责任公司 具有噪声整形的抖动的模数转换器
CN112671405A (zh) * 2020-12-23 2021-04-16 中国原子能科学研究院 一种电离室电荷信号读出装置
CN112737534A (zh) * 2020-12-23 2021-04-30 中国原子能科学研究院 一种电离室电荷信号读出方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
JP5258536B2 (ja) * 2008-12-12 2013-08-07 キヤノン株式会社 撮像装置及び撮像システム
WO2010095513A1 (ja) * 2009-02-20 2010-08-26 アルプス電気株式会社 近接容量検出回路及び容量センサモジュール
JP2010199799A (ja) * 2009-02-24 2010-09-09 Renesas Electronics Corp アナログデジタル変換回路
JP4944924B2 (ja) * 2009-04-27 2012-06-06 日本電信電話株式会社 信号量子化装置、方法、プログラム及びその記録媒体、信号量子化システム
US8319527B1 (en) * 2009-04-28 2012-11-27 Linear Technology Corporation Analog sampler with reduced input current
JP5440758B2 (ja) * 2009-05-07 2014-03-12 セイコーエプソン株式会社 Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
US8174418B2 (en) * 2009-07-14 2012-05-08 Honeywell International Inc. Inexpensively improving resolution and reducing noise of low-noise signals
EP2700172B1 (en) * 2011-04-16 2018-03-28 ABB Schweiz AG Arrangement for reading out an analogue voltage signal
US8519878B2 (en) * 2011-06-27 2013-08-27 Broadcom Corporation Multi-mode analog-to-digital converter
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
JP2014014029A (ja) 2012-07-05 2014-01-23 Renesas Electronics Corp 半導体装置及び故障診断システム
US9998275B1 (en) * 2015-02-20 2018-06-12 Altera Corporation Digital monobit dithering circuit
KR20160123708A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
JP6451859B2 (ja) * 2015-09-01 2019-01-16 日本電気株式会社 Δς変調器、送信機及び積分器
US9748969B1 (en) 2016-04-14 2017-08-29 Infineon Technologies Ag Method of operation for an oversampled data converter
US9825645B1 (en) 2016-12-22 2017-11-21 Infineon Technologies Ag Self-oscillating dual-slope integrating quantizer for sigma delta modulators
US10116322B1 (en) * 2017-12-01 2018-10-30 Raytheon Company Rail adaptive dither
JP7071226B2 (ja) 2018-06-19 2022-05-18 ルネサスエレクトロニクス株式会社 アナログデジタル変換器
CN111865318A (zh) * 2019-04-30 2020-10-30 瑞昱半导体股份有限公司 模拟数字转换装置及其电容调整方法
US11431939B1 (en) * 2021-03-30 2022-08-30 Omnivision Technologies, Inc. Analog to digital converter clock control to extend analog gain and reduce noise
CN113515033A (zh) * 2021-04-13 2021-10-19 中电(商丘)热电有限公司 一种电流信号防抖动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940138A (en) 1992-08-04 1999-08-17 J. Carl Cooper Analog signal process with dither pattern
US5835158A (en) * 1992-08-04 1998-11-10 J. Carl Cooper Analog signal process with dither pattern
US5835038A (en) * 1997-05-08 1998-11-10 Burr-Brown Corporation DC dither circuitry and method for delta-sigma modulator
DE69937029T9 (de) * 1998-10-12 2008-09-04 Victor Company of Japan, Ltd., Yokohama Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung
JP2002100992A (ja) 2000-09-20 2002-04-05 Hitachi Ltd Δς型ａｄ変換器
EP1727287B1 (en) * 2005-05-27 2015-07-15 STMicroelectronics Srl Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324884B2 (en) 2009-05-13 2012-12-04 Silicon Motion, Inc. Apparatus and method for DC voltage measurement
CN101900757B (zh) * 2009-05-25 2012-10-10 慧国(上海)软件科技有限公司 测量直流电压的方法及直流电压测量装置
CN103947119A (zh) * 2011-11-14 2014-07-23 美国亚德诺半导体公司 在交错和多信道模数转换器中降低信道间耦合的方法和装置
CN103560800B (zh) * 2013-11-04 2015-12-02 中国电子科技集团公司第四十一研究所 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法
CN103560800A (zh) * 2013-11-04 2014-02-05 中国电子科技集团公司第四十一研究所 一种提高adc+fpga数字接收系统灵敏度的抖动发生装置及抖动产生方法
CN103780228B (zh) * 2014-01-16 2016-11-23 华为技术有限公司 一种时钟抖动改善电路及方法
CN103780228A (zh) * 2014-01-16 2014-05-07 华为技术有限公司 一种时钟抖动改善电路及方法
CN110474637A (zh) * 2018-05-10 2019-11-19 亚德诺半导体无限责任公司 具有噪声整形的抖动的模数转换器
CN110474637B (zh) * 2018-05-10 2023-02-21 亚德诺半导体国际无限责任公司 具有噪声整形的抖动的模数转换器
CN112671405A (zh) * 2020-12-23 2021-04-16 中国原子能科学研究院 一种电离室电荷信号读出装置
CN112737534A (zh) * 2020-12-23 2021-04-30 中国原子能科学研究院 一种电离室电荷信号读出方法
CN112671405B (zh) * 2020-12-23 2023-12-12 中国原子能科学研究院 一种电离室电荷信号读出装置
CN112737534B (zh) * 2020-12-23 2023-12-12 中国原子能科学研究院 一种电离室电荷信号读出方法

Also Published As

Publication number Publication date
JP4763644B2 (ja) 2011-08-31
JP2008252520A (ja) 2008-10-16
US7696910B2 (en) 2010-04-13
US20080238743A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101277111A (zh) 抖动电路和具有抖动电路的模数转换器
US9236879B2 (en) A/D converter, image sensor device, and method of generating digital signal from analog signal
US7528760B2 (en) Class D analog-to-digital converter
US7388533B2 (en) Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
US5659314A (en) Delta sigma modulator using a switched capacitor
US7671773B2 (en) Jitter insensitive single bit digital to analog converter
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
US9118341B2 (en) Delta-sigma A/D converter
CN103516364A (zh) 用于开关电容电路的系统和方法
CN1855729A (zh) 改进的开关电容器dac
JP5565859B2 (ja) デルタシグマａｄ変換器
JP2007532011A (ja) 積分器リセット機構
US8344796B2 (en) Switched capacitor circuit
KR100536514B1 (ko) 디급증폭기
US20220368292A1 (en) Ampilfier with vco-based adc
JP2007049232A (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
JP2008072361A (ja) Ａｄ変換器およびデルタシグマａｄ変換器
JP5198427B2 (ja) シグマデルタ変調器
JPH11112245A (ja) ディジタルスイッチングアンプ
US6456217B1 (en) Digital/analog converter having delta-sigma type pulse modulation circuit
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
JP4648996B2 (ja) アナログ−デジタル変換器
KR100685688B1 (ko) 설정 에러의 변경을 억제할 수 있는 스위치형 커패시터회로 타입의 디지털/아날로그 컨버터
KR102128808B1 (ko) 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기
CN113131882B (zh) 放大器、电路及处理信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001