CN1855729A - 改进的开关电容器dac - Google Patents

改进的开关电容器dac Download PDF

Info

Publication number
CN1855729A
CN1855729A CNA2006100674546A CN200610067454A CN1855729A CN 1855729 A CN1855729 A CN 1855729A CN A2006100674546 A CNA2006100674546 A CN A2006100674546A CN 200610067454 A CN200610067454 A CN 200610067454A CN 1855729 A CN1855729 A CN 1855729A
Authority
CN
China
Prior art keywords
capacitor
reference voltage
input
dac
charging capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100674546A
Other languages
English (en)
Other versions
CN100527634C (zh
Inventor
彼得·弗里思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Logic International Ltd
Cirrus Logic International UK Ltd
Cirrus Logic International Semiconductor Ltd
Original Assignee
Wolfson Microelectronics PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfson Microelectronics PLC filed Critical Wolfson Microelectronics PLC
Publication of CN1855729A publication Critical patent/CN1855729A/zh
Application granted granted Critical
Publication of CN100527634C publication Critical patent/CN100527634C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/667—Recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及数模转换器，并且特别但不排它地涉及用于数字音频信号的开关电容器数模转换器(DAC)。本发明提供了开关电容器DAC，用于转换数字信号，并包括：耦合在运算放大器的输入和输出之间的反馈电容器；充电电容器以及切换装置，所述切换装置在充电周期期间设置成：依赖于所述数字信号将所述充电电容器的第一侧耦合到第一基准电压或第二基准电压，所述切换装置在所述充电周期期间还被设置成将所述充电电容器的第二侧耦合到与耦合到所述充电电容器的第一侧的基准电压反相的第二基准电压或第一基准电压；所述切换装置在建立周期期间还被设置成将所述充电电容器耦合到所述反馈电容器。

Description

改进的开关电容器DAC
技术领域
本发明涉及数模转换器，并且特别但不排它地涉及用于数字音频信号的开关电容器数模转换器(DAC)。
背景技术
音频信号越来越多地被作为数字音频信号存储在CD、计算机硬盘驱动及便携音乐播放器如MP3装置上。所存储的数字信号典型地存储为原始模拟声音的一系列数字字(digital word)采样。这样的数字音频信号需要被转换成对应的模拟信号，以便应用到音频变换器如扬声器或耳机，且经常是放大、混合、切换或者滤波级。
实现该转换同时维持低失真及其他所需特性的各种方法是公知的。图1(a)示出了其中来自数字源1诸如CD播放器的数字N比特经采样信号被直接输入到包括电阻器网络的N-比特DAC 2的一种方法。这给出了量化到2N个电压电平并且以音频采样速率来采样和保持的中间模拟信号，该信号随后通过低通滤波器3a以给出经平滑的模拟波形。由于音频采样速率典型地仅为44.1kHz或48kHz，需要一个快速滚降滤波器3a，以使在20kHz的信号通过而衰减在比方说44.1kHz-20kHz＝24.1kHz的信号，以便避免混叠效应。另外，DAC 2需要具有全分辨率的数字字，因此，为了得到比方说-100dB的失真，需要DAC 2线性、比16比特更好，这是困难、昂贵且功耗大的。但是，对于较低性能的应用，比方说电话，该技术可为合适的。如所提到的，DAC可包括所示的电阻器串和选择开关，或者可替换地包括可选择的平行电流源阵列，或者如公知的开关电容器(switched capacitor)电路。
Fig 1(b)示出了一替代方案。来自数字源1的N-比特数字字以高得多的采样率例如6MHz被输入到输出单-比特的数字流的数字Δ-∑调制器4。所引入的量化噪声在频谱上被成形以将其移出音频带宽。DAC 4现在仅需是简单的1-比特DAC，基本上是两个电压电平之间的切换。随后需要对其二-电平输出进行滤波，但是在给出较高采样率的情况下抗混叠需求得到相当的缓和，并且这样可实施较简单较便宜的滤波器3b。在实施中，DAC开关可将电压驱动至跟随的滤波器的电阻器中，或者控制开关电容器滤波器中的电容器的切换，或者可控制馈送到跟随的滤波器中的电流源。
Fig 1(c.)示出了另一替代方案，其中使用多-比特(n-比特)Δ-∑转换器6。多-比特输出的带内量化噪声比单-比特实施少，对于给定的时钟频率允许较好性能，并且与1-比特方案相比，对时钟抖动较不敏感。如图所示，可使用电阻器网络DAC 7来产生n-比特经采样的模拟中间信号，尽管在实际实施中可使用开关电容器或者开关电流电路。平滑滤波器3c之前的中间波形具有较少的带外噪声，所以进一步减轻了对该滤波器的要求。由于较高的采样率，公知技术诸如动态元素匹配可用来移动由于音频带外的n-比特DAC 7的分量元素的不匹配所导致的失真分量。
术语“Δ-∑”在此用于例如“Δ-∑调制器”或者“Δ-∑转换器”或者“Δ-∑比特流”中，在此被采用以涵盖任何类似的方案，如“噪声成形器”，其采取高-采样-率、小-比特-宽度的输入数据流并输出较低-采样-率、较宽-比特-宽度的数据流，通常但不必须将结果的额外量化噪声的谱成形以使其落在感兴趣的信号带外部。
在上面的每个系统中，需要有单-比特或者多-比特的DAC(2、4、6)，并且也需要滤波器(3a、3b、3c)用于平滑输出波形。当今的DAC和滤波器典型地使用CMOS集成电路技术来实施。在芯片上或在芯片外，DAC和滤波器可使用开关电容器技术来实施，尽管一些或者全部滤波可仅使用CMOS运算放大器以及无源电阻器和电容器来实施。
Fig 2(a)示出了一公知电路，包括充当1-比特DAC的简单开关电容器放大器10，包括开关11和12，它们由2-阶段(2-phase)非重叠时钟来钟控并被施加基准电压Vrefp和Vrefm。在奇阶段(odd phase)O中，开关11a、11b、以及11c闭合而开关12a和12b断开；在偶阶段E中，这些开关的位置是反向的。在图中，每个开关的闭合阶段由索引O和E分别指示。在奇阶段O中，充电电容器C1的输入端子根据数字输入Din的状态经由开关11a连接到Vrefp或者Vrefm，而开关11b将充电电容器C1的另一侧连接到信号地基准电压Vg以使电容器C1随后将被充电到Vrefp-Vg或者Vrefm-Vg。反馈或者输出电容器C2经由开关11c被短路以在运算放大器13的输出Vout处给出电压Vg。在偶阶段E中，C1的输入侧经由开关12a连接到地，而C1的另一板经由开关12b连接到运算放大器输入。先前驻留在C1上的电荷通过运算放大器13被推到C2上以维持其虚地，同时满足耦合到运算放大器输入的C1和C2的板上的电荷守恒。然后输出电压对于Din高或低分别变成Vg+(C1/C2).Vrefp或Vg+(C1/C2).Vrefm。然后该输出电压可施加到跟随的开关电容器或者其他滤波器，或者该级自身可以是开关电容器滤波器的输入级的部分。
[9]图2(b)示出可替换的单-比特开关电容器DAC 15。与图2(a)中相同的电路元件被标以相同的参考号。在该情况下，充电电容器C1在阶段O中如前所述被充电到Vrefp-Vg或者Vrefm-Vg，但是在阶段E中其经由开关16a被切换成与反馈或者输出电容器C2并联。充电电容器C1因此与C2共享其电荷，而不是将其全部传递到C2。假定C2在先前阶段E通过所示开关RS被放电，运算放大器13将保持虚地，同时通过将其输出驱动到Vrefp.C1/(C1+C2)或者Vrefm.C1/(C1+C2)来使电荷守恒。[10]如果开关RS在后面的阶段中不闭合，则充电电容器C1在每个时钟循环添加电荷增量C1.(Vrefp-Vg)或者C1.(Vrefm-Vg)到虚地节点，并与反馈电容器C2共享此电荷。如果C1长时间在每个循环通过到Vrefp的连接被充电，则输出电压渐近地接近Vrefp。如果C1长时间在每个循环被充电到Vrefm，则输出电压渐近地接近Vrefm。更具体而言，可示出，电路提供了采样数据低通滤波器函数
F(z)＝αz-/(1+α-z-1)，
其中α＝C1/C2.
[11]经过长时间周期，此低通传递函数将使得输出对应于Vrefp/Vrefm脉冲列的平均(例如图1b)，因此输出将根据输入数字流的占空度从Vrefm线性地变化到Vrefp。这对于慢变化信号亦宽泛地成立，即，对于刚好在低通滤波器的通带内的信号，输出信号将对应于在新近的采样之上平均的占空度。
[12]图2(b)的电路包括电路已知为直接传递积分器(DTI)或者直接-电荷-传递积分器，如例如在下文中描述的：J.A.C.Bingham“Applicationsof a Direct-Transfer SC Integrator”IEEE Transactions on Circuits andSystems vol CAS-31No 4、419-421页、1984年4月。在该情况下，到该DTI电路的输入是Vin，即具有电平Vrefp和Vrefm的脉冲列，其通过将Vin切换到所示的Vrefp或Vrefm而产生。
[13]此电路具有优于图2(a)的电路各个优点：
(i)它不仅提供DAC功能，而且提供部分平滑功能。
(ii)第一位地，运算放大器不需要提供任何电荷给C1或C2，所以其主要功能仅是：保持虚地电压防止任何寄生效应如时钟-耦合，并驱动后面的电路级。
(iii)运算放大器不需要在每个循环复位到零，所以它不需要在每个循环回转到零以及从零回转。
(iv)从运算放大器的输入到Vout的噪声增益在两个时钟阶段是一(unity)，然而图2(a)的电路的噪声增益在偶阶段中是1+C1/C2，对于C1＝C2其等于2，从而使此阶段中的运算放大器的噪声贡献加倍。
另外开关RS可省去，因为不管初始条件如何，电路将建立(settleto)到输入Vrefp或者Vrefm脉冲列的平均值，尽管在实际中其可因为其他原因而被保留，例如，以便在临时缺少时钟或者数据时限定输出电压。Figure 2(c)示出开关RS已去除的电路，并且其中两个Vref开关以及输入O开关的串联连接如技术中的常规通过以控制信号所门控的开关来替换它们而被简化，所述控制信号是将相应数据输入与阶段O进行AND运算而导出的。例如，这是通过开关24标注为Din.O来指示的以表示该开关是由O阶段与Din输入的AND所控制的。
图2a、2b、和2c的电路是单-比特DAC，适合用于例如图1(b)的系统中。这个想法也已广泛地用于多比特DAC，适合用于图1(a)或1(c)的系统中，例如如下文中所描述的：Senderowicz D等人，“PCMTelephony：Reduced Architecture for a D/A converter and filtercombination”，IEEE J Solid-State Circuits，vol 25，No 4，1990年8月，987-996页。
图3(a)示出了一个这种结构的2-比特的示例，其可扩展到较高比特数目。充电电容器C10和C11(以及任何另外的充电电容器)可针对标准n-比特DAC被二进制加权，或者可包括相同值的多个实例以允许用较高性能应用的特定形式的动态元素匹配(DEM)。图3(b)示出类似的电路，其中开关的数目如该技术中的常规通过以单个开关替换连接到运算放大器输入的开关的并联连接而被简化。
US 4451820(Kapral)中描述的另外的变型是基于图2(c)的电路的，但是具有图2(b)中所示的复位开关，且其中C1＝C2。移位寄存器用于提供对应于数字字输入的一系列数字比特。这些又被提供到开关电容器DAC电路，首先是LSB。在此电路中，充电电容器C1依赖于串行数字输入在每个时钟循环上被充电到一个或者另一基准电压。此采样的电荷随后被切换跨过与分享此电荷的相等的、第二个、反馈、电容器C2并联的运算放大器，将其累积的电荷除以2，然后添加来自C1的电荷的一半，以便为每个比特建立适当的二进制缩放的电荷。在字的最后比特上，累积的电荷随后被传递到采样和保持电路，充电电容器C1和C2被放电，而为下一个数字字输入重复该循环。亦描述了具有多个电容器的另外的变型。
在集成电路中使用DTI DAC实施图2(c)的系统，现在可常规地得到性能超过100dB SNR。但是市场要求对于相同成本即对于相同硅面积的增加的性能以及对于相同的“足够”性能的较低成本。
发明内容
概括地说，本发明提供了用于开关电容器DAC的附加的切换以便于增加充电周期期间施加在充电电容器之上的电荷。这可用于增加模拟输出信号摆动(signal swing)和/或减小电容器的大小。与传统开关电容器DAC相比，充电电容器的两侧而不是仅一侧在(不同的)基准电压之间切换，并且这增加了信号并因此SNR允许增加的性能，或者可替换地对于给定SNR，允许较小的(较便宜的)电路。
在一实施例中此双切换被应用到DTI类型的开关电容器DAC电路，对于相同的基准电压，较大的信号摆动允许两倍的输出幅度。较大的信号摆动也给出多6db的SNR，或者可替换地在电容器大小的情况下允许有相同的SNR。
特别地，在一方面，本发明提供了如权利要求1的开关电容器数模转换器。
除上述优点之外，由于充电循环的二进制性质，可出现在该充电电容器的第二侧的任何寄生电容仅导致偏移误差电压而不是失真，如下面更详细解释的。
该切换装置可设置成在所述建立(settling)周期期间切换与反馈电容器并联的充电电容器，或者每个循环将其电荷传递到反馈电容器。DTI(即前者)实施对于上述优点是优选的。
在一个优选的实施例中，数字信号是Δ-∑比特流以使输出电压电平跟随该比特流的占空度。但是数字信号可以是表示n-比特数字字的一系列比特，切换装置进一步设置成跟随每个字的第n比特使反馈电容器放电，使得每个字的结尾处的输出电压对应于跟随相应字的值的n-比特开关模拟电压。
也提供了多-比特(即并联)实施例，包括附加的充电电容器，并且其中，在充电周期期间，切换装置被进一步设置成依赖于第二(即其他比特流之一)数字信号将相应的附加充电电容器的第一侧耦合到第一基准电压或者第二基准电压，在所述充电周期期间，该切换装置被进一步设置成将附加充电电容器的第二侧耦合到与耦合到附加充电电容器的第一侧的基准电压反相的第二基准电压或者第一基准电压。第二数字信号对应于到第一数字信号的数字字中不同的有效比特，所述数字字是若干并行比特流中的相应比特的组合。充电电容器的电容值可被二进制加权以与数字字中它们的相应比特的值对应。
也提供了一个差动实施例，其进一步增加了信号摆动。这里运算放大器是差动输入、差动输出放大器，并且该实施例附加地包括：耦合在运算放大器的第二输入和第二输出之间的互补反馈电容器；互补充电电容器以及互补切换装置，所述切换装置在充电周期期间设置成：依赖于所述数字信号的逆(inverse)，将所述互补充电电容器的第一侧耦合到所述第二基准电压或者所述第一基准电压，该切换装置在所述充电周期期间被进一步设置成：将所述互补充电电容器的第二侧耦合到与耦合到所述互补充电电容器的第一侧的基准电压反相的所述第一基准电压或者所述第二基准电压；以及在建立周期期间该切换装置进一步设置成将所述互补充电电容器耦合到所述互补反馈电容器。
也提供了一种数字音频装置，如便携数字音频播放器(例如MP3)，包括其中限定的开关电容器DAC，并且其中施加到DAC的数字信号是数字音频信号。
也提供了一种开关电容器数模转换器，包括：充电电容器及切换装置，所述切换装置被设置成：在切换循环的充电周期期间，施加第一或第二基准电压到充电电容器的一侧，所施加的基准电压依赖于输入数字信号电平，该切换装置进一步设置成：在所述充电周期期间施加另一基准电压到该充电电容器的另一侧，使该充电电容器被充电到两个基准电压之间的差；运算放大器以及耦合在该运算放大器的输出和输入之间的反馈路径中的积分电容器；切换装置被设置成：在切换循环的放电周期随后将充电电容器耦合到该运算放大器的输入，以使运算放大器的输出提供对应于一系列输入数字信号的模拟输出电压。
特别地在本发明的另一方面中，提供了一种用于将数字信号转换成模拟信号的数模转换器，并包括：运算放大器和切换装置；切换装置被设置成：在充电时间周期期间，依赖于数字信号的相应比特，递送第一或第二基准电压到充电电容器的一侧；该切换装置被进一步设置成：在所述充电时间周期期间，施加另一基准电压到该充电电容器的另一侧；该切换装置被进一步设置成：在放电时间周期期间，切换与该运算放大器的反相输入和输出之间的积分电容器并联的充电电容器。
在另一方面提供了如权利要求10的开关电容器DAC。
在另一方面提供了如权利要求17的将数字信号转换到模拟信号的方法。
在一优选实施例中一个基准电压处于地电势，并且所述充电和积分电容器的电容值是相等的。
附图说明
现在仅以实例性的方式而不是要限制的方式，参考附图描述实施例，其中：
图1a是一个数模转换器装置，其中数字N-比特经采样信号(字)被直接输入到N-比特DAC；
图1b是一个可替换的装置，其中数字Δ-∑单-比特数字比特-流施加到1-比特DAC。
图1c是另一的可替换的装置，其中多-比特(n-比特)Δ-∑比特流施加到n-比特DAC。
图2a示出设置为1-比特DAC的开关电容器放大器；
图2b示出已知为直接传递积分器的一个可替换开关电容器1-比特DAC；
图2c示出图2b的开关电容器1-比特DAC的修改的装置；
图3a示出图2c的开关电容器DAC的2-比特修改的装置；
图3b示出图3a的DAC的简化电路设置；
图4示出根据一实施例的1-比特开关电容器DAC。
图5示出图4的电路中的寄生电容；
图6示出用于供给DAC的单个供给的电压缓冲电路。
图7是图4的DAC电路的2-比特扩展；
图8a是图7的DAC电路的差动扩展；
图8b是使用两个运算放大器来实施该图8a的差动运算放大器的图8a的电路可替换的设置；以及
图9是根据另一实施例的使用复位开关以实现DAC的图7的可替换的设置，但是其类似于图2b的设置。
具体实施方式
如上面提到的，图2b的电路示出一个直接传递积分器(DTI)类型的开关电容器DAC。图2c示出一个修改的DTI，并且两种电路类型都可用在图1b的单-比特设置中，或者以适当修改用在图1a和1c的多-比特设置中。
通过对DSM块的适当设计，音频带中的量化噪声可容易地降低，这样SNR通常被热噪声限制。本发明人已经认识到在某些应用中这可通过增加信号摆动而得以改进。
对于图2(c)的电路，热噪声经由两个主要源被引入：在充电阶段的结尾处跨过C1的电压中的kt/C不确定性，以及两个阶段中的运算放大器噪声。对于给定的运算放大器结构，即使仅通过增加供给电流以及输入级跨导和面积，可减少热噪声的第二源。第一个是更基本的，并且对于给定的信号摆动仅可通过增加C1的值来改进，因此增加了所需要的硅面积的大小，以及因此增加了其成本。另外，对于给定的滤波器函数，为了使高频量化噪声最小，这也涉及增加C2；这进一步增加了硅面积以及因此的成本。
如上面讨论的，DTI DAC电路提供从Vrefm到Vrefp的峰到峰输出摆动。音频DAC典型地实施为根据单个正供给Vdd工作的集成电路，并且模拟“地”基准Vg实际上是位于接近中间-轨(mid-rail)的去耦电压Vmid。为了提供好的电源抑制(supply rejection)，Vmid也经常用作正基准Vrefp，并且外部地被用作Vrefm。但是，对于DTI电路，这意味着输出仅在0和Vmid之间摆动。也是对于使用前述Δ-∑调制器的应用，为了得到好的失真性能，可使用的调制指数小于一，比方说70％，这进一步限制了信号摆动。即使信号摆动通过进一步在信号链下面的放大得以恢复，对于给定部件值以及运算放大器设计，信噪比仍受到第一级中对信号摆动的该约束的限制。随着供给电压从5V降到3.3V及之下，此约束变得更关键。因此，通过一实施例，提供了一个具有DTI DAC的上述优点又有增加的信号摆动的结构。
在该实施例中，如图4中所示，修改了图2c的结构，以允许较大的信号摆动以及由此减小的由于热噪声引起的SNR。再次详细参考图2c的电路的工作。电路20包括：运算放大器23，充电电容器C1及积分和反馈电容器C2，单-比特数字输入Din及模拟输出Vout，以及包括若干开关21、22a、22b、24和25的切换装置。奇或充电阶段开关21以及偶或建立阶段开关22a和22b分别由非重叠时钟奇O和偶E所驱动。这由与相应开关相邻的参考O和E指示。仅在奇时钟阶段O中，并且仅在那时如果数据输入Din为高，开关24闭合，C1耦合到Vrefp，所以开关24以Din.O标注。类似地，仅在奇时钟阶段O中，并且仅在那时如果数据输入Din为低，开关25闭合，C1耦合到Vrefm。
在奇O(充电)阶段期间，充电电容器C1连接在Vx和Vy之间，其中根据数据输入Din的状态，Vx是Vrefp或者Vrefm。节点Vy通过开关21连接到(虚拟)大地或地基准Vg。所以C1上的电荷是C1*(Vx-Vy)。如果Din＝0，这等于C1*(Vrefm-Vg)，如果Din＝1，这等于C1*(Vrefp-Vg)。
在偶E(建立或者放电)阶段，Vy连接到运算放大器23的负输入：由于围绕运算放大器的反馈，Vy上的电压将等于Vg。Vx连接到运算放大器23输出，与电容器C2并联。由此在放电阶段E期间，充电电容器C1以及积分或反馈电容器C2被并联耦合在运算放大器23的反相输入和输出之间。通过电荷守恒，由于没有到Vy的d.c.路径，C1和C2将分享它们的电荷，给出输出电压变化(Vrefp-Vout).(α/(1+α))或(Vrefm-Vout).(α/(1+α))，其中α＝C1/C2。
在循环之间积分电容器C2不放电，使得它具有存储器或者积分功能。在Din＝1的长序列后，C2将通过C1充电以给出输出电压Vrefp(因为在两个时钟阶段中C1上的电荷将会聚到C1.(Vrefp-Vg))。类似地，在0的长序列之后，C1将趋向于使C2充电以给出输出电压Vrefm。类似地，对于占空度γ，输出电压将趋向γ.Vrefp+(1-γ).Vrefm，而对于50％的占空度，输出电压将趋向(Vrefp+Vrefm)/2。
如前面所提到的，在实际的数字音频实施中，Vrefp和Vg将经常是供给轨的一半Vdd/2，而Vrefm将为0V。在此情形中，输出将在Vdd/2和0V之间摆动，中心在Vdd/4。
该电路可当作开关电容器滤波器，其中输入Vin等于Vrefp或Vrefm(例如Vdd/2或0V)，而围绕运算放大器23的反馈设置中的积分电容器C2提供根据传递函数αz-/(1+α-z-1)的低通滤波器功能。这是具有在约α.fc/π处的3dB点的低通滤波器，其中fc是采样时钟速率，典型的是6MHz。如果Vin是从Δ-∑脉冲列或者比特流Din导出的，那么低频率音频分量将通过该滤波器，但是较高频率的量化噪声分量将有些衰减。理论上输出可从Vrefm摆动到Vrefp(例如零到Vdd/2)，尽管用于产生该Δ-∑流的Δ-∑调制器的调制指数通常将这限制到此摆动的70％，中心在(Vrefp+Vrefm)/2(例如Vdd/4)。
Figure 4示出根据一实施例的开关电容器DAC的一个单-比特实施。这类似于图2(c)的电路，除了充电(奇)阶段期间的到节点Vy的连接之外。取代在此阶段期间连接Vy到地基准Vg，Vy连接到Vrefp或者Vrefm，与Vx反相。即，如果Vx经由数据输入Din(Din＝0)控制的开关连接到Vrefm，那么Vy连接到Vrefp，以及相反地，如果Vx连接到Vrefp(Din＝1)，那么Vy连接到Vrefm。
此切换装置通过连接到节点Vy的“新”开关36和37实施。在奇阶段O中，当D＝0时，开关36闭合而开关37断开，以及当D＝1时开关36断开而开关37闭合。因此开关34和37及35和36以反-相被切换，以便在充电阶段O期间，充电电容器C1具有跨过其的电压(Vrefp-Vrefm)或者(Vrefm-Vrefp)。这与图2c的电路仅具有跨过其充电电容器C1施加的Vrefp-Vg或者Vrefm-Vg形成比较。例如在充电时间周期O期间，开关34和37闭合以将充电电容器C1充电到Vrefp-Vrefm。随后在放电或者建立时间周期E中，开关34和37断开而开关38和39闭合，与图2c的电路相同。
在工作中，对于Din＝0及Din＝1，这分别给出由-C1.(Vrefp-Vrefm)及+C1.(Vrefp-Vrefm)的C1.(Vx-Vy)所限定的电荷，而不是图2c的电路中的C1.(Vrefm-Vg)及C1.(Vrefp-Vg)。
在D＝0的长序列之后，现在C2将充电以给出输出电压Vg-(Vrefp-Vrefm)；在D＝1的长序列之后，C2将充电以给出输出电压Vg+(Vrefp-Vrefm)。对于中间的占空度，Vout将在这些值之间线性地扫过。对于Vrefm＝0和Vrefp＝Vdd/2的情况，Vout将从0扫到Vdd，并方便地以Vdd/2为中心。
因此，使用相同的电容器值，与图2c的电路比较，得到了双倍的输出峰到峰幅度。热噪声源未改变，并且因此SNR将加倍。另外，现在输出方便地围绕Vg为中心，通常是Vdd/2。第一位地，除了增益上的加倍外，频率响应未改变。
另外，随着输出信号幅度增加，这降低了后续级输入热噪声的有效贡献。另外由于该输出在Vdd/2为中心，这有助于保持信号从地的偏离(excursion)，进一步有助于后续级的设计。
可替换地，该电路可被重新缩放，从而为了芯片面积而减少电容器大小以牺牲一些或全部SNR增益。例如将电容器大小减少4倍将使热噪声增加6dB：这将抵消SNR的改进但是给出较小面积的电路。电容器阵列典型地是相似大小的，或者甚至大于运算放大器和开关，这样电路占据的总硅面积可几乎减半。可替换地，电容器可保持相同大小，但是运算放大器输入噪声spec可放宽以利用增加的信号摆动，以便于允许较低功率耗散的设计，或者在晶体管先前已经太大时允许较低的硅面积以降低闪烁噪声。这在小尺寸和低功耗是重要的便携电子应用如MP3播放器中是明显有利的。
使用用于充电电容器的该双切换装置中的折衷在于：在某些环境中该电路对Vy上的寄生电容可以是敏感的。
返回图2(c)，增益和传递函数对于C1的虚地侧(Vy)上的任何寄生电容是不敏感的，因为此节点总是在Vg(除短暂的建立瞬变之外)-即连接到运算放大器的地或者虚地。该电路对C1的输入侧(Vx)上的任何寄生电容也是不敏感的，因为此节点由低阻抗源所驱动，并且在采样周期内总是建立良好。同样，通过确保虚地侧开关在输入开关之前被关断，使得该电路对来自输入开关的开关电荷注入较不敏感，因为这些边缘现在发生得太晚而不影响C1上限定的电荷。其他开关上的电荷注入是独立于信号的，因为相关节点总是近似处于恒定电压Vg。
这样的寄生-不敏感性在DTI电路的一般应用中是重要的，其中输入电压跨越连续范围，其中寄生的信号-电压-相关性可引入失真，并且其中就比方说高阶SC滤波器的通带峰来说，传递函数的精确度可是关键的。但是在图4的具有两-电平输入的应用中，已认识到寄生将只引入增益误差或者小的偏移电压，而不引入失真。
图5是与图4相同的电路，但是具有从Vy到地、所示值为β.C2的寄生电容Cp。由于此电容从奇阶段中的Vrefp或者Vrefm切换到偶阶段中的虚地电压Vg，因此其将添加到将与C2分享的电荷。对于Din＝0，比方说，在奇阶段期间，C1.(Vy-Vx)＝α.C2.(Vrefp-Vrefm)的电荷经由C1将被置于虚地上，而且β.C2.Vy＝β.C2.(Vrefp)的电荷将出现在Cp的Vy板上。在奇阶段期间，Cp将被放电到Vg(其中Vg是虚地电压，因为运算放大器的偏移电压，或者如果施加到运算放大器非反相输入的系统地基准比方说是Vdd/2，其可不同于零)，而C1与C2分享其电荷。在渐近稳态中，其中C2上的电荷不变化，这意味着在偶阶段期间C1上的电荷变为：
Q(C1)＝α.C2(Vg-Vout)＝α.C2.(Vrefp-Vrefm)+β.C2.(Vrefp-Vg)所以
Vout＝Vg-(Vrefp-Vrefm)-(β/α)(Vrefp-Vg)类似地，对于Din＝1，
Vout＝Vg-(Vrefm-Vrefp)-(β/α)(Vrefm-Vg).
如果Vrefm＝-VR并且Vrefp＝+VR并且Vg＝0，分别地
Vout＝Vout，min＝0-(VR-(-VR))-(β/α)(VR-0)＝-VR(2+β/α).
Vout＝Vout，max＝0-(-VR-VR)-(β/α)(-VR-0)＝VR(2+β/α)
所以寄生电容添加到C1上的电荷，给出有效Vref以系数(2+β/α)/2＝(1+β/2α)的增加。
类似地，如果Vrefm＝0并且Vrefp＝Vdd/2并且Vg＝Vdd/2，分别地
Vout＝Vout，min＝Vdd/2-Vdd/2-(β/α)(Vdd/2)-Vdd/2)＝0.
Vout＝Vout，max＝Vdd/2+Vdd/2-(β/α)(0-Vdd/2)＝(Vdd/2).(2+β/α)在该情况下，峰值负电压Vout，min未被寄生所影响，因为当D＝0时，Vy从Vrefp＝Vdd/2切换到Vg＝Vdd/2，而峰值正电压Vout，max以系数(2+β/α)/2＝(1+β/α)增加。
对于中间的占空度，输出从Vout，min线性地扫到Vout，max。对于50％的占空度，输出为(Vout，max+Vout，min)/2，其对用于双供给的基准+/-VR等于零，但是对于单供给的情况是(β/α)Vdd/4的偏移。因此输出具有依赖于β的增益误差和偏移。
但是，输出通常将是耦合到后面的级的a.c.，以去除来自最终输出音频信号的其他d.c.偏移源。第一位地，增益误差可通过改变该信号路径上游或者下游而校正，并且若干百分比的容差在大多数应用中不是问题。
注意：即使β是电压依赖的，一般结论也是类似的。在奇时钟阶段，对于Din＝0 Cp将充电到一个值而对于Din＝1充电到另一个值，在其他阶段中Cp将总是返回到固定的虚地电压并且所以C1必须吸收的由Cp导致的电荷变化仍将仅为两个值中的一个。类似地，如果Vy上开关的时钟馈通依赖于Din，则仍将仅有在每个循环添加到Vy的两个离散的电荷值，一个对应于Din＝0，另一个对应于Din＝1，并且信号仍将依赖于具有适当占空度的这两个电荷的平均。所以将有增益误差并且可能有偏移误差(即使在上面的分开供给的情形中，因为用于Vout，max的β可能将不同于Vout，min)，但是没有输出信号的其他失真。
Vy上的到地的寄生电容可包括若干供给-电压-依赖的分量，例如该节点上的开关的漏极-基板结(drain-substrate junction)电容。这意味着增益可示出对供给电压的依赖。但是由于输入信号仍固有地为两-电平信号，因此应没有导致谐波失真。换句话说，在奇阶段O期间C1和Cp所存储的总电荷Qin仅具有两个可能的值：一个比方说Q1，对应于Din＝1，而另一个Q0，对应于Din＝0。因此信号电荷输入Qin是Q1和Q0的序列。这可视为恒定电荷基础(pedestal)或偏移项Qoff＝(Q1+Q0)/2及对称信号+/-Qdiff＝+/-(Q1-Q0)/2。在偶循环E中，在将其输入电荷分量转储到虚地上之后，Cp维持在虚地电压，所以其变化没有影响。Qin的Qoff分量将给出恒定偏置Qoff/C1。该Qdiff分量将通过z-变换响应αz-/(1+α-z-1)线性地转换成经采样的数据信号，如上所给定的：因为这是线性转换，没有导致失真。
仍然有其他可能的失真源，其大多数对图2(c)的电路是常见的。例如开关需要被设计为具有足够低的接通电阻以在可用时间中将电容器充分地充电：因为开关电阻是信号依赖的，否则可发生失真。当驱动由下一级呈现的负载时，运算放大器还必须足够地线性建立。
一个可能的失真源是Cp的供给-电压依赖性。如上所示，倘若有所限定的电荷包的两个固定值，一个用于Din＝0，一个用于Din＝1，Cp的信号依赖性不是问题。但是如果供给电压变化，这可调制Cp，并且由此也将调制Q1和Q0。如果供给电压在信号频率或者其谐波被调制，使得Cp在信号-相关的频率变为调制的，将导致Qin的谐波失真及由此的Vout的谐波失真。如果在不相关频率有供给上的波动，那么将导致互调制或者混合，导致音频带中的其他音调。音频带音调也可是由较高频率供给波动与高频量化噪声的谱的混合所导致的。
但是在实际中，寄生电容与C1相比是小的。另外音频系统将通常具有合理的良好-去耦的供给，以防止由于放大器或者系统的其他部件的有限电源抑制，供给噪声出现在输出上。
当将开关关断到Vrefp时，电荷注入将不同于将开关关断到Vrefm时的电荷注入，即使两个开关是相同大小的。这将给出另外的误差，在效果上类似于到地的附加的寄生电容。但是如利用实际的寄生电容的，此效果仍将导致仅等价的输入电荷的两个值Q0和Q1，并且因此将仅给出偏移或增益误差而不是失真。
开关电荷注入的任何供给依赖性也将导致电源抑制的失败以及可能的谐波或互调制音调，但是这不比图2(c)的方案差。
因此在实际中，尽管在输出中可能有小增益及偏移误差，在输入电容器每个循环被充电到两个状态之一的方案中没有额外的失真或其他效果是由寄生电容引起的，如所述的实施例，其中基准电压如所描述的在充电电容器C1的“敏感”端(Vy)上被切换，以便于给出此电容器上的双倍电荷。这随后可转变成双倍的信号摆动或者电容器大小的一半，或者组合，如上面提到的。
在典型应用中，Vrefm是地或0V，而Vrefp是去耦的Vdd/2，于是电路可输送从0V到Vdd的峰值输出。但是Δ∑流将可能只具有比方说70％的调制指数，在该情形中输出音频信号仅可从大约0.15*Vdd摆动到0.85*Vdd。尤其是以低的电源电压Vdd，比方说3.3V或者可能对于便携的电池-供电设备甚至更低，得到宽的信号摆动是重要的，尤其是在需要传统信号电平(例如1V rms)时。在此情形中，Vrefp可高于Vmid。这可由缓冲器从Vmid导出，例如，如图6的电路中所示，其中运算放大器正输入Vg可从未缓冲的Vmid或者经缓冲的Vmid’而偏置。输出随后将在Vg-0.70*(Vrefp-Vrefm)和Vg+0.70*(Vrefp-Vrefm)之间摆动，仍然以Vg为中心，但是由于Vrefp现在大于Vdd/2因而具有较大的信号摆动。例如Vrefp＝0.7Vdd、Vrefm＝0、Vg＝0.5Vdd将给出范围从0.01*Vdd到0.99*Vdd或0.98*Vdd峰-到-峰的输出。这与可从图2(c.)的电路得到的输出范围形成比较，图2(c.)的电路仅给出该峰-到-峰摆动的一半的输出范围，以(Vrefp+Vrefm)/2＝0.35Vdd为中心。
图7示出了对图4的实施例的两-比特扩展，其中有多个充电输入电容器C10和C11，由相应的逻辑比特D0和D1驱动。所述多个输入电容器C10和C11可被二进制加权以使a1＝2a0(其中C10＝α0*C2而C11＝α1*C2)，在该情形中，D1和D0表示两-比特输入字的MSB和LSB。可替换地，它们可以是等-加权的，从“温度计-码(thermometer-code)”输入字D1、D0导出。该电路可明显地扩展到多于2比特，其中电容器值对应于加权，例如二进制或等-加权的，与输入数据字的相应比特关联。如利用公知方案的，数字输入可被加扰以提供动态元素匹配，以减少阵列中电容器不匹配的效果。
如上面讨论的，输入电容器C1的运算放大器输入侧上的寄生可给出偏移和增益误差。在相等电容器的阵列中，尤其是在具有物理布局的通常考虑的集成电路实施中，这些寄生电容将趋向良好-匹配。但是，如果电容器是二进制加权的，则可需要特殊考虑以使寄生以对电容器的精确比率被缩放，例如将开关布局为二的倍数(binary multiples)的单元开关并复制与每个开关关联的任何金属互连寄生，如在精确模拟集成电路或者甚至印刷电路板布局中的公知技术。这在比方说大阵列中是较不重要的，其中大多数的阵列的电容器元件是相同大小的，每个代表比方说输入多-比特字的4-LSB，其中几个较小电容器代表2-LSB和1-LSB的。LSB中小的相对误差将仅具有小的效果。
在采用公知的动态元素匹配(DEM)技术的情况下，也降低了电容器元件和相同标称值的寄生之间的相对不匹配的效果以及比率化的值的电容器元件及其相应的寄生之间比率的不匹配效果。前一效果是通过DEM技术降低的，其选择相等大小的电容器的不同组合来得到每个循环理想的总值，利用公知算法将关联误差移出音频带。后者是通过DEM技术降低的，其以比方说1-LSB和2-LSB电容器的组合替换4-LSB电容器，也利用算法将关联的误差噪声谱成形到音频带外。US6583742公开了这样的技术。这样的技术可用于避免电容器的随机不匹配效果，而且也用来避免由寄生所导致的一致不匹配的效果。
所述多-比特结构也有助于使输出音频信号最大化。尽管通过DTI的阻尼积分器动作被低通滤波到一定程度，单-比特DTI的输出将仍具有将用尽一些可用的输出净空(headroom)的叠加在音频音调上的分量。这在Vrefp＞Vdd/2被用于使输出摆动最大化的情况下尤其可能。
通过采取完全-差动架构可得到有效信号摆动的进一步增加。图8a示出图7的实施例的完全-差动实施的进一步的实施例。完全-差动放大器，即差动-输入、差动-输出放大器与两重的电容器阵列一起使用，对应的电容器如所示被馈送以交替的基准。公共-模式输出电压由运算放大器内部电路控制到某方便的限定电平，这里以Vg表示，对于单-供给的实施典型地为Vmid。差动输出电压由运算放大器外部施加的反馈结合该放大器的差动-输入到差动-输出增益来控制。
因此，例如，连接在负差动运算放大器输入和其正输出之间的反馈电容器C2n是“匹配的”，或者由连接在正差动运算放大器输入及其负输出之间的对应的反馈电容器C2d所补充。类似地，LSB充电电容器C10n由互补充电电容器C10d补充。但是到这两个互补电容器C10n和C10d的输入是反向的。在充电阶段O期间，如果D0＝1，那么开关850n和870n围绕充电电容器C10n闭合，将其充电到Vrefp-Vrefm。但是对于互补的或对应的差动充电电容器C10d，当其对应的开关850d和870d闭合时，C10d被充电到-(Vrefp-Vrefm)。
此设置给出双倍的信号摆动，即差动输出是两个输出Vout+和Vout-之间的差，其每个可在比方说0和Vdd之间。但是，尽管信号摆动又被加倍，但kT/C噪声分量是不相关的，所以仅增加3dB，而且运算放大器噪声(假定有类似的输入级)未改变，仍然具有到(差动)输出的单位增益(unity gain)。该差动结构也可允许跨过集成电路和整个系统之间的界面的差动输出，从而降低外部地和集成电路地之间的噪声的效果。
差动-输入、差动-输出放大器可设计为单个放大器电路，或者可包括耦合到相应的输入和输出信号的两个或者多个放大器电路，如公知的。例如，图8b示出类似于图8a的使用两个并联运算放大器的实施。
所示电路可扩展成包括较大数目的比特，或者可简化到单-比特方案，如对于熟悉该技术的人很明显的。
作为图7的多-比特结构的替代方案，图9示出了类似于图2c的进一步实施例，但是包括图2(b)中的复位开关，并且具有充电电容器C1的两侧上的切换。输入比特对应于数字字，反馈电容器C2上的电荷随着施加到电路的字的比特而建立。在该字的所有(n)比特被施加后，对应于C2上累积电荷的输出电压被采样，从而给出对应n-比特采样模拟波形的适当采样电平的采样输出电压，与例如图1a和1c中所示的类似。
这可使用如图所示的复位开关实施，其中C1＝C2。移位寄存器可用于提供对应于数字字输入的一系列数字比特。这些又被提供到图9的开关电容器DAC电路，首先是LSB。在此电路中，充电电容器C1依赖于串行数字输入在每个时钟循环上被充电到Vrefp或Vrefm。该经采样的电荷随后被切换跨过运算放大器上，该运算放大器与分享此电荷的相等、第二或反馈电容器C2并联，将其累积电荷(由于迄今接收的较低有效比特而累积的)一分为二，然后加上来自C1的电荷的一半，以为每个比特建立适当的二进制缩放的电荷。在该字的最后(n)比特上，累积的电荷随后被传递到采样和保持电路，充电电容器C1和C2被放电，而且该循环为下一数字字输入而重复。这也可以不同形式来实施。
尽管该实施例的描述已经描述了用于“数字音频”信号的实施例，但是本发明不限制于音频应用。需要数模转换的很多信号可使用类似的电路。例如声纳或地震学信号、无线电接收器中频信号、或者甚至当使用适当高速放大器时的视频信号。即使该术语“数字音频”也应该被视为包括宽泛的应用领域，包括处理来自电视信号或DVD电影或者电话的信号，而不是单纯的CD播放。
本领域普通技术人员将认识到上述设备和方法可实施为处理器控制代码，例如在载体介质如盘、CD-或DVD-ROM上、可编程存储器如只读存储器(固件)上、或在数据载体如光或电信号载体上。对于很多应用，本发明的实施例可实施在DSP(数字信号处理器)、ASIC(应用专用集成电路)或FPGA(现场可编程门阵列)上。因此所述代码可包括传统程序代码或微代码或者，例如用于建立或控制ASIC或FPGA的代码。所述代码也可包括用于动态配置可重新配置的设备如可再编程的逻辑门阵列的代码。类似地，所述代码可包括用于硬件描述语言如VerilogTM或VHDL(甚高速集成电路硬件描述语言)的代码或者它们的混合的信号扩展Verilog-ATM或VHDL-A的代码。如本领域普通技术人员将理解的，所述代码可分布在彼此通信的多个耦合部件之间。在适当的地方，该实施例也可使用运行在现场-可重新编程模拟阵列或类似装置上的代码来实施，以便于配置模拟硬件，所述装置包括在如该应用中所限定的“处理器”术语中。
一般来说，根据上面的示教，本领域普通技术人员也将理解，关于它们的各种实施例和具体特征可与其他实施例和所述的其具体特征自由组合。本领域普通技术人员也将认识到可在不脱离所附权利要求范围的情况下对所述的实例进行各种变化和修改。

Claims (22)

1.一种用于转换数字信号的开关电容器DAC，包括：
反馈电容器，耦合在运算放大器的输入和输出之间；
充电电容器及切换装置，所述切换装置在充电周期期间被设置成：依赖于所述数字信号将所述充电电容器的第一侧耦合到第一基准电压或者第二基准电压，所述切换装置在所述充电周期期间被进一步设置成：将所述充电电容器的第二侧耦合到与耦合到所述充电电容器的所述第一侧的基准电压反相的所述第二基准电压或者所述第一基准电压；
所述切换装置在建立周期期间被进一步设置成：切换与所述反馈电容器并联的所述充电电容器。
2.如权利要求1的DAC，其中所述数字信号是△-∑比特流，使得输出电压电平跟随所述比特流的占空度。
3.如权利要求1的DAC，其中所述数字信号是表示n-比特数字字的一系列比特，所述切换装置被进一步设置成：跟随每个字的第n比特对所述反馈电容器放电，以使每个字的结尾处的输出电压对应于跟随相应字的值的n-比特开关模拟电压。
4.如前述任何一项权利要求的DAC，还包括第二充电电容器，所述切换装置在所述充电周期期间被进一步设置成：依赖于第二数字信号将所述第二充电电容器的第一侧耦合到所述第一基准电压或者所述第二基准电压，所述切换装置在所述充电周期期间被进一步设置成将所述第二充电电容器的第二侧耦合到与耦合到所述第二充电电容器的所述第一侧的基准电压反相的所述第二基准电压或者所述第一基准电压；
所述第一和第二数字信号对应于数字输入字中的不同比特。
5.如权利要求4的DAC，其中所述第一和第二充电电容器的电容值对应于与所述数字字中的其相应比特关联的值。
6.如权利要求1的DAC，其中所述运算放大器是差动输入、差动输出放大器并且所述DAC进一步包括：
互补反馈电容器，耦合在所述运算放大器的第二输入和第二输出之间；
互补充电电容器及互补切换装置，所述切换装置在充电周期期间被设置成：依赖于所述数字信号的逆，将所述互补充电电容器的第一侧耦合到所述第二基准电压或者所述第一基准电压，所述切换装置在所述充电周期期间被进一步设置成：将所述互补充电电容器的第二侧耦合到与耦合到所述互补充电电容器的所述第一侧的基准电压反相的所述第一基准电压或者所述第二基准电压；
所述切换装置在建立周期期间被进一步设置成将所述互补充电电容器耦合到所述互补反馈电容器。
7.如权利要求6的DAC，还包括第二充电电容器及第二互补充电电容器，所述切换装置在所述充电周期期间被进一步设置成：依赖于第二数字信号，将所述第二充电电容器的第一侧耦合到所述第一基准电压或所述第二基准电压以及将所述第二互补充电电容器的第一侧耦合到所述第二基准电压或所述第一基准电压；
所述切换装置在所述充电周期期间被进一步设置成：将所述第二充电电容器的第二侧耦合到所述第二基准电压或者所述第一基准电压并将所述第二互补充电电容器的第二侧耦合到所述第一基准电压或者所述第二基准电压，分别与耦合到所述第二充电电容器的所述第一侧以及所述第二互补充电电容器的第一侧的基准电压反相；
所述第一和第二数字信号对应于数字输入字中的不同比特。
8.如权利要求7的DAC，其中所述第一充电电容器及所述第一互补充电电容器以及所述第二充电电容器及所述第二互补充电电容器的电容值对应于与所述数字字中的其相应比特相关联的值。
9.如权利要求1、2、3、6、7和8中任何一项的DAC，其中所述第一基准电压是供给电压的预定部分，而所述第二基准电压是所述供给电压的适当部分，使得所述DAC的输出绕虚地电压以所述供给电压的一半摆动。
10.如权利要求1、2、3、6、7和8中任何一项的DAC，还包括在模拟集成电路上实施的电容器阵列中的电容器元件之间的动态元素匹配(DEM)以提供充电电容器。
11.一种用于转换数字信号的开关电容器DAC，并具有：
输入电容器；
输出电容器，耦合在运算放大器的输入和输出之间；
用于在充电周期期间在第一输入电压和第二输入电压之间切换所述输入电容器的装置，所述第一输入电压依赖于所述数字信号；
用于针对建立周期切换与所述输出电容器并联的所述输入电容器的装置；
并且其中所述所述第二输入电压也依赖于所述数字信号。
12.如权利要求11的DAC，其中所述数字输入信号是二进制的且所述第一输入电压为依赖于所述数字信号的两个基准电压之一。
13.如权利要求12的DAC，其中所述第二输入电压是另一所述基准电压以使所述输入电容器在所述第一和第二基准电压之间切换，阶段依赖于所述数字输入信号。
14.如权利要求11到13的任何一项的DAC，还包括对应于数字信号中的数字字中不同比特的一个或多个附加的输入电容器。
15.如权利要求14的DAC，其中依赖于所述附加的输入电容器具有与它们相应的比特相关联的值对应的二进制加权的电容值。
16.如权利要求11到13的任何一项的DAC，还包括：与所述或每个输入电容器对应的互补输入电容器，与所述输出电容器对应的互补输出电容器，在所述充电周期期间用于在与对应的输入电容器反相的第二输入电压以及第一输入电压之间切换所述互补输入电容器的装置，以及用于针对所述建立周期切换跨接所述互补输出电容器的所述互补输入电容器的装置。
17.如权利要求16的DAC，还包括对应于数字信号中的数字字中不同比特的一个或多个附加的输入电容器。
18.一种包括如权利要求1、2、3、6、7、8、11、12和13中任何一项的DAC的数字音频设备，并且其中所述数字信号是数字音频信号。
19.一种用于将数字输入信号转换成模拟信号的方法，并包括施加所述输入信号到开关电容器DAC，所述DAC具有：
反馈电容器，耦合在运算放大器的输入和输出之间；
充电电容器及切换装置，所述切换装置在充电周期期间被设置成：依赖于所述数字信号将所述充电电容器的第一侧耦合到第一基准电压或者第二基准电压，所述切换装置在所述充电周期期间被进一步设置成：将所述充电电容器的第二侧耦合到与耦合到所述充电电容器的所述第一侧的基准电压反相的所述第二基准电压或者所述第一基准电压；
所述切换装置在建立周期期间被进一步设置成切换与所述反馈电容器并联的所述充电电容器。
20.如权利要求19的方法，其中所述数字信号是△-∑比特流。
21.如权利要求19的方法，还包括首先将所述数字信号从多-比特信号转换成二进制信号。
22.当在处理器上实施时导致处理器执行如权利要求19-21的任何一项的方法的处理器代码。
CNB2006100674546A 2005-04-19 2006-03-27 改进的开关电容器dac Expired - Fee Related CN100527634C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0507862A GB2425416B (en) 2005-04-19 2005-04-19 Improved switched capacitor DAC
GB0507862.1 2005-04-19

Publications (2)

Publication Number Publication Date
CN1855729A true CN1855729A (zh) 2006-11-01
CN100527634C CN100527634C (zh) 2009-08-12

Family

ID=34630902

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100674546A Expired - Fee Related CN100527634C (zh) 2005-04-19 2006-03-27 改进的开关电容器dac

Country Status (4)

Country Link
US (1) US7102557B1 (zh)
CN (1) CN100527634C (zh)
GB (1) GB2425416B (zh)
TW (1) TW200642296A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001646A (zh) * 2011-09-09 2013-03-27 德州仪器公司 针对连续时间σ-δ调制器中的非线性的校正
CN101743693B (zh) * 2007-07-16 2014-06-04 高通股份有限公司 基于反馈信号的动态转换速率控制
CN104283562A (zh) * 2013-07-12 2015-01-14 上海明波通信技术股份有限公司 逐次逼近型模数转换装置
CN108155907A (zh) * 2017-12-07 2018-06-12 珠海慧联科技有限公司 一种可控开关电容式数模转换系统及方法
CN110277994A (zh) * 2018-03-14 2019-09-24 联发科技股份有限公司 用于在采样周期进行离散化的抗混迭滤波器

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704746B2 (ja) * 2004-12-28 2011-06-22 ルネサスエレクトロニクス株式会社 Ｄ／ａ変換器及びδσａ／ｄ変換器
KR100690434B1 (ko) * 2006-01-02 2007-03-12 삼성전자주식회사 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법
US7268718B1 (en) * 2006-07-17 2007-09-11 Fortemedia, Inc. Capacitor-based digital-to-analog converter for low voltage applications
KR100945514B1 (ko) * 2007-03-27 2010-03-09 삼성전자주식회사 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기
GB2452521B (en) * 2007-09-06 2010-06-16 Wolfson Microelectronics Plc Digital to analogue converter circuits and methods of operation thereof
CN101472209B (zh) * 2007-12-27 2012-10-10 鸿富锦精密工业（深圳）有限公司 音频处理装置
TWI350065B (en) * 2008-03-12 2011-10-01 Sunplus Mmedia Inc Switched capacitor digital-to-analog converter
GB2458902B (en) * 2008-03-31 2011-12-28 Wolfson Microelectronics Plc Switched-capacitor circuit
WO2010004456A1 (en) * 2008-06-16 2010-01-14 Nxp B.V. Digital-to-analogue converter
KR20100076243A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 엘시디 소스 드라이버
US8223056B2 (en) * 2009-05-06 2012-07-17 Atmel Corporation Cyclic digital to analog converter
JP2011009947A (ja) * 2009-06-24 2011-01-13 Toshiba Corp 増幅回路
US8238845B2 (en) * 2009-09-22 2012-08-07 Broadcom Europe Limited Radio frequency circuit
JP5566211B2 (ja) * 2010-07-15 2014-08-06 ローム株式会社 スイッチドキャパシタ型ｄ／ａコンバータ
CN101895265A (zh) * 2010-08-24 2010-11-24 复旦大学 一种全差分cmos多模低噪声放大器
DE102010035276B4 (de) * 2010-08-24 2012-08-02 Austriamicrosystems Ag Verfahren zur Offsetkompensation eines Switched Capacitor-Verstärkers und Switched Capacitor-Verstärkeranordnung
US9159718B2 (en) 2013-03-08 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Switched capacitor structure
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
CN105075124B (zh) * 2013-03-11 2018-11-06 密克罗奇普技术公司 使用n个电容器的4n+1层电容性dac
US9231546B2 (en) 2014-06-06 2016-01-05 The Regents Of The University Of Michigan Multi-dimensional array of impedance elements
US9614542B2 (en) 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9501073B2 (en) * 2015-01-12 2016-11-22 Huawei Technologies Co., Ltd. Low-noise sampled voltage regulator
US9184623B1 (en) * 2015-04-23 2015-11-10 Xilinx, Inc. Circuits for and methods of implementing a charge/discharge switch in an integrated circuit
EP3471271A1 (en) * 2017-10-16 2019-04-17 Acoustical Beauty Improved convolutions of digital signals using a bit requirement optimization of a target digital signal
US10635771B2 (en) * 2017-10-18 2020-04-28 Anaglobe Technology, Inc. Method for parasitic-aware capacitor sizing and layout generation
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit
GB2591825B (en) 2020-02-10 2024-02-14 Cirrus Logic Int Semiconductor Ltd Driver circuitry
US11245410B1 (en) * 2020-12-10 2022-02-08 Infineon Technologies Ag System and method for current digital-to-analog converter

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384276A (en) 1981-05-08 1983-05-17 Motorola, Inc. Capacitive DAC to filter interface circuit
US4451820A (en) 1981-08-27 1984-05-29 Gte Automatic Electric Incorporated Charge redistribution integratable D/A convertor
DE3363933D1 (en) * 1982-09-07 1986-07-10 Secr Defence Brit Switched capacitor filter
US4584568A (en) * 1984-06-25 1986-04-22 Xerox Corporation Two-step switched-capacitor digital to analog converter
FR2642921B1 (fr) * 1989-02-07 1991-05-17 Texas Instruments France Chaine de conversion numerique-analogique incluant un modulateur numerique a plusieurs niveaux de quantification, associe a un convertisseur numerique-analogique
US5245344A (en) 1991-01-15 1993-09-14 Crystal Semiconductor High order switched-capacitor filter with dac input
GB2253753A (en) 1991-01-15 1992-09-16 Crystal Semiconductor Corp Switched capacitor to continuous time buffer for dac
US5162801A (en) * 1991-12-02 1992-11-10 Hughes Aircraft Company Low noise switched capacitor digital-to-analog converter
US5412387A (en) * 1993-04-06 1995-05-02 Analog Devices, Inc. Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling
US5563597A (en) * 1994-06-06 1996-10-08 Analog Devices, Inc. Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
US6271784B1 (en) * 1997-08-12 2001-08-07 Analog Devices, Inc. Capacitor-based digital-to-analog converter with continuous time output
US5923275A (en) * 1997-10-22 1999-07-13 National Semiconductor Corporation Accurate charge-dividing digital-to-analog converter
US6081218A (en) 1998-01-30 2000-06-27 Lucent Technologies, Inc. Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same
US6118399A (en) * 1998-03-30 2000-09-12 Silicon Laboratories, Inc. Coarse/fine switching on digital-to-analog conversion output
JP3216604B2 (ja) * 1998-06-25 2001-10-09 日本電気株式会社 スイッチトキャパシタ型ｄ／ａ変換器及びディスプレイ駆動回路
US6147522A (en) * 1998-12-31 2000-11-14 Cirrus Logic, Inc. Reference voltage circuitry for use in switched-capacitor applications
US6154162A (en) * 1999-01-06 2000-11-28 Centillium Communications, Inc. Dual-stage switched-capacitor DAC with scrambled MSB's
IT1313383B1 (it) * 1999-03-19 2002-07-23 St Microelectronics Srl Struttura efficiente di integratore a capacita' commutate integrato
JP2001111427A (ja) * 1999-10-05 2001-04-20 Nec Corp スイッチドキャパシタ型デジタル・アナログコンバータ
US6873278B1 (en) * 2000-05-21 2005-03-29 Analog Devices, Inc. Method and apparatus for use in switched capacitor systems
US6768443B2 (en) * 2000-11-30 2004-07-27 John Willis Switch capacitor circuit and applications thereof
US6437720B1 (en) * 2001-02-16 2002-08-20 Conexant Systems, Inc. Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
US6501409B1 (en) * 2001-06-13 2002-12-31 Lsi Logic Corporation Switched-capacitor DAC/continuous-time reconstruction filter interface circuit
US6838930B2 (en) * 2001-11-28 2005-01-04 Freescale Semiconductor, Inc. Switched capacitor amplifier with high throughput architecture
US6727836B2 (en) * 2002-05-14 2004-04-27 Constel Signal Processing Co. Ltd. Method and apparatus for digital-to-analog signal conversion
US6573850B1 (en) * 2002-05-24 2003-06-03 Wolfson Microelectronics Limited Digital-to-analogue converter circuits
US6778121B2 (en) 2002-06-13 2004-08-17 Engim, Inc. High linearity digital-to-analog converter
US6961385B2 (en) * 2003-01-21 2005-11-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation chopper circuit timing to reduce noise
DE10327621B4 (de) * 2003-06-18 2009-10-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Reduzierung eines Anpassungsfehlers in einem Sigma-Delta-Modulator
GB2408859B (en) * 2003-12-05 2007-06-06 Wolfson Ltd Digital-to-analogue converter circuits
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743693B (zh) * 2007-07-16 2014-06-04 高通股份有限公司 基于反馈信号的动态转换速率控制
CN103001646A (zh) * 2011-09-09 2013-03-27 德州仪器公司 针对连续时间σ-δ调制器中的非线性的校正
CN103001646B (zh) * 2011-09-09 2017-08-29 德州仪器公司 针对连续时间σ‑δ调制器中的非线性的校正
CN104283562A (zh) * 2013-07-12 2015-01-14 上海明波通信技术股份有限公司 逐次逼近型模数转换装置
CN108155907A (zh) * 2017-12-07 2018-06-12 珠海慧联科技有限公司 一种可控开关电容式数模转换系统及方法
CN110277994A (zh) * 2018-03-14 2019-09-24 联发科技股份有限公司 用于在采样周期进行离散化的抗混迭滤波器
CN110277994B (zh) * 2018-03-14 2023-09-15 联发科技股份有限公司 用于在采样周期进行离散化的抗混迭滤波器

Also Published As

Publication number Publication date
GB2425416B (en) 2009-10-14
TW200642296A (en) 2006-12-01
CN100527634C (zh) 2009-08-12
GB0507862D0 (en) 2005-05-25
US7102557B1 (en) 2006-09-05
GB2425416A (en) 2006-10-25

Similar Documents

Publication Publication Date Title
CN1855729A (zh) 改进的开关电容器dac
JP4763644B2 (ja) ディザ回路及びディザ回路を備えたアナログデジタル変換器
JP4747199B2 (ja) デジタル／アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ
US8441382B2 (en) Current steering DAC with switched cascode output current source/sink
US11329662B2 (en) Differential source follower with current steering devices
CN101427471A (zh) 具有量化器输出预测和比较器减少的△-∑调制器模拟-数字转换器
CN100536345C (zh) 差分开关电容电路、差分数模转换电路及其运行方法
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
US20060244647A1 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same
US8169259B2 (en) Active filter, delta-sigma modulator, and system
US20130271305A1 (en) Resistor-based sigma-delta dac
US10305452B2 (en) Five-level switched-capacitance DAC using bootstrapped switches
US20040113828A1 (en) Quantizer for a sigma delta modulator
WO2006038637A1 (ja) Ｄａｃとｓｃｆを有する電子回路及び半導体装置
US7663525B2 (en) Digital to analog converter and conversion method
JP2005117431A (ja) アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
CN110198167B (zh) 一种非对称的sar adc电容开关时序电路及方法
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
US20110285566A1 (en) Digital-to-analog converter and digital-to-analog converting device
US20050035891A1 (en) Digital-to-analog converter with level control
US20050073452A1 (en) Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
JP2006186750A (ja) Ｄ／ａ変換器及びδσａ／ｄ変換器
Krouglov et al. The advanced boost circuit for MOS analog switch
Ju et al. A highly linear switched-capacitor DAC for multi-bit sigma-delta D/A applications
CN118413237A (zh) 改进充电结构的浮空动态放大器及sigma-delta调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Edinburgh

Patentee after: Core logic International Ltd.

Address before: Edinburgh

Patentee before: Wolfson Microelectronics Co.,Ltd.

Address after: Edinburgh

Patentee after: Wolfson Microelectronics Co.,Ltd.

Address before: Edinburgh

Patentee before: WOLFSON MICROELECTRONICS PLC

TR01 Transfer of patent right

Effective date of registration: 20160329

Address after: Edinburgh

Patentee after: CIRRUS LOGIC INTERNATIONAL SEMICONDUCTOR Ltd.

Address before: Edinburgh

Patentee before: Core logic International Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812