KR20100076243A - 엘시디 소스 드라이버 - Google Patents

엘시디 소스 드라이버 Download PDF

Info

Publication number
KR20100076243A
KR20100076243A KR1020080134209A KR20080134209A KR20100076243A KR 20100076243 A KR20100076243 A KR 20100076243A KR 1020080134209 A KR1020080134209 A KR 1020080134209A KR 20080134209 A KR20080134209 A KR 20080134209A KR 20100076243 A KR20100076243 A KR 20100076243A
Authority
KR
South Korea
Prior art keywords
voltage
source driver
sampling capacitor
bits
lcd source
Prior art date
Application number
KR1020080134209A
Other languages
English (en)
Inventor
임상훈
김태운
이신영
고진석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080134209A priority Critical patent/KR20100076243A/ko
Priority to US12/634,815 priority patent/US20100164933A1/en
Priority to TW098143208A priority patent/TW201025275A/zh
Priority to CN200910247090A priority patent/CN101777317A/zh
Publication of KR20100076243A publication Critical patent/KR20100076243A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 엘시디 소스 드라이버를 제공한다. 상기 엘시디 소스 드라이버는 신호에 따라 제 1 전압 또는 제 2 전압을 샘플링하는 샘플링 캐패시터를 포함하는 디지털 아날로그 변환부; 및 상기 신호에 따라 상기 샘플링 캐패시터로부터 인가된 캐패시턴스 및 이전 출력 전압이 유지되는 적분용 캐패시터의 캐패시턴스가 병렬로 연결되는 복원 필터부;를 포함함을 특징으로 한다.
엘시디 소스 드라이버, DAC

Description

엘시디 소스 드라이버{LCD source driver}
본 발명은 반도체 소자에 관한 것으로서, 특히 엘시디 소스 드라이버에 관한 것이다.
일반적으로, LCD를 구동하기 위한 소스 드라이버(Source driver)는 일반적으로 R-string DAC 구조를 이용하고 있다.
그러나 최근에는 더 높은 품질을 위해 10bit 이상의 소스 드라이버 IC가 개발되고 있다.
기존의 소스 드라이버를 구현할 때 보편적으로 사용하는 R-string DAC 방식은 8bit까지 구현이 가능하나 10bit 이상의 high resolution을 구현할 때에는 2N(N:number of bit)개의 라우팅(routing) 개수와 저항이 필요하고, 이로 인해 칩의 면적이 급격히 증가한다.
이러한 이유로 시그마-델타 DAC type의 구조를 사용한 소스 드라이버가 제안되었다. 소스 드라이버를 위한 시그마-델타 DAC의 간략한 구조는 도 1과 같다.
도 1을 참조하면, K-bit DAC와 아날로그 복구 필터(analog reconstruction filter)가 필요하다.
그러나, 소스 드라이버 칩을 위해서는 전력소모, 면적 등이 최소로 요구되기 때문에 적절한 최적화가 필요하다.
본 발명이 이루고자 하는 기술적 과제는 적은 면적을 차지하고, 낮은 전력을 소모하며, 안정 시간이 빠른 엘시디 소스 드라이버를 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 엘시디 소스 드라이버는 신호에 따라 제 1 전압 또는 제 2 전압을 샘플링하는 샘플링 캐패시터를 포함하는 디지털 아날로그 변환부; 및 상기 신호에 따라 상기 샘플링 캐패시터로부터 인가된 캐패시턴스 및 이전 출력 전압이 유지되는 적분용 캐패시터의 캐패시턴스가 병렬로 연결되는 복원 필터부;를 포함함을 특징으로 한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시예에 따른 본 발명의 다른 실시 예에 따른 엘시디 소스 드라이버는 신호에 따라 제 1 전압 또는 제 2 전압을 샘플링하는 샘플링 캐패시터를 포함하는 디지털 아날로그 변환부; 및 N비트 구현시, 상기 N비트 중 상위 일부 M비트를 이용하여 기준전압을 선택하고, 나머지 N-M비트를 이용하여 델타-시그마 변환 방식을 이용하여 디지털 아날로그 변환을 수행하는 복원 필터부;를 포함함을 특징으로 한다.
본 발명의 실시예에 따른 엘시디 소스 드라이버는 디지털 아날로그 변환부 및 복원 필터부를 하나의 블록으로 형성함으로써, 적은 면적 및 낮은 전력을 구현하고, 기준 전압을 조절하는 방식으로 출력의 안정 시간을 개선할 수 있다.
압하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
이하, 도 2, 도 3a 및 도 3b를 참조하여 본 발명의 실시예에 따른 엘시디 소스 드라이버를 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 엘시디 소스 드라이버의 회로도이다.
도 2에 도시된 바와 같이, 본 발명은 10bit 이상의 소스 드라이버 설계시 시그마-델타 DAC 방식을 사용함에 있어서 코어 디지털 아날로그 변환부(core-DAC)와 아날로그 필터(analog filter)를 하나의 블록으로 구현하였다.
또한, 기준전압을 조절하는 방식으로 최종 출력의 안정 시간(settling time)을 개선할 수 있도록 하였다.
도 2에 도시된 소스 드라이버는 제안된 디지털 아날로그 변환부(100)의 1bit 버전이다.
도 2에 도시된 바와 같이, 본 발명의 소스 드라이버는 전원전압 VDD이 연결된 제 1 스위치(S1), 접지전압 VDD이 연결된 제 2 스위치(S2), 입력 신호를 샘플링하는 샘플링 캐패시터(Cs)를 포함하는 디지털 아날로그 변환부(100)를 포함하며, 샘플링 캐패시터(Cs)와 연산 증폭기(20) 사이에 연결된 제 3 스위치(S3), 샘플링 캐패시터(Cs)와 연산증폭기(20) 사이에 연결된 제 4스위치(S4), 샘플링 캐패시터(Cs)와 연산증폭기(20) 사이에 연결된 제 5 스위치(S5), 출력 노드(30) 및 디지 털 아날로그 변환부(100) 사이에 연결된 적분용 캐패시터(Cf)를 포함하는 복원 필터부(reconstruction filter, 200)를 포함한다.
적분용 캐패시터(Cf)는 연산증폭기(20)의 출력과 입력 단자를 연결하여 부궤환 루프를 구성하도록 연결된다.
S[n]은 시그마-델타 모듈레이터의 출력을 의미한다. Sb[n]은 반전된 상기 시그마-델타 모듈레이터의 출력을 의미한다.
디지털 아날로그 변환부(100)는 S[n]이 'High'일 때는 전원전압 VDD을 샘플링(sampling)하며, 'Low'일 때는 접지전압 VSS을 샘플링한다.
점선으로 표시된 디지털 아날로그 변환부(100)를 병렬로 확장하면 다중(multi) bit 디지털 아날로그 변환부를 구현할 수 있다.
도 3a 및 도 3b에 클럭 q1, q2에 따른 동작 모드를 도시하였다.
도 3a에 도시된 바와 같이, 클럭 q1이 논리적 하이 High 일 때는 제 1 스위치(S1) 및 제 5 스위치(S5)는 턴온(turn on)되고, 제 2 스위치(S2), 제 3 스위치(S3) 및 제 4 스위치(S4)는 턴오프(turn off)된다. 그리고, 입력 전압(VDD 또는 VSS)을 샘플링 캐패시터(Cs)에 샘플링 하며, 이때 피드백 캐패시터(Cf)는 이전 출력 전압을 유지하게 된다.
도 3b에 도시된 바와 같이, 클럭 q2가 논리적 하이 Hihg 일 때는 제 2, 제 3 및 제 4 스위치(S2, S3 및 S4)가 턴온되고, 제 1 및 제 5 스위치(S1 및 S5)는 턴오프 된다. 따라서, 샘플링 캐패시터(Cs) 및 적분용 캐패시터(Cf)가 병렬로 연결되어 샘플링 캐패시터(Cs)에 충전된 전하가 적분용 캐패시터(Cf)에 나누어지게 된다.
Figure 112008089153929-PAT00001
결과적으로, 회로의 전달 함수를 수학식 1과 같이 구할 수 있게 된다. 이는 1차 로우 패스 필터(low pass filter)의 특성을 가지고 있음을 알 수 있다.
본 발명은 core DAC 및 아날로그 복원 필터를 하나의 블록으로 구현함으로써, 적은 면적 낮은 전력 소모를 구현할 수 있다.
이하, 도 4를 참조하여 본 발명의 다른 실시예에 따른 엘시디 소스 드라이버를 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명의 엘시디 소스 드라이버는 디지털 아날로그 변환부(300), 복원 필터부(400)를 포함한다.
도 4에 도시된 바와 같이, 본 발명의 소스 드라이버는 전원전압 VDD이 연결된 제 6 스위치(S6), 접지전압 VDD이 연결된 제 7 스위치(S7), 입력 신호를 샘플링하는 샘플링 캐패시터(Cs)를 포함하는 디지털 아날로그 변환부(300)를 포함하며, 샘플링 캐패시터(Cs)와 연산 증폭기(40) 사이에 연결된 제 8 스위치(S8), 샘플링 캐패시터(Cs)와 연산증폭기(40) 사이에 연결된 제 9스위치(S9), 샘플링 캐패시터(Cs)와 연산증폭기(40) 사이에 연결된 제 10 스위치(S10), 출력 노드(60) 및 디지털 아날로그 변환부(300) 사이에 연결된 적분용 캐패시터(Cf)를 포함하는 복원 필터부(reconstruction filter, 400)를 포함한다.
적분용 캐패시터(Cf)는 연산증폭기(40)의 출력과 입력 단자를 연결하여 부궤환 루프를 구성하도록 연결된다.
디지털 아날로그 변환부(300)는 N비트 구현시, 상기 N비트의 데이터 중 일부 M비트는 기준전압 Vcom을 선택하고, 상기 N비트의 데이터 중 나머지 N-M비트에 기초하여 델타-시그마 변환 방식을 이용하여 디지털-아날로그 변환을 수행한다. 여기서 M은 N-M보다 작은 양의 실수이다.
즉, 본 발명의 회로는 보다 빠른 안정 시간을 위하여 연산 증폭기(40)의 기준 전압 Vcom을 디지털 아날로그 변환부(300)의 입력 비트 bit에 따라 조절할 수 있도록 하였다.
출력 전압 Vo은 선택된 기준 전압 Vcom을 기준으로 하여 나머지 N-M 비트에 해당하는 전압 레벨을 찾아가게 되고, 이는 출력 전압 Vo을 기준 전압 Vcom으로 프리차지(pre-charge)하는 효과를 가지며, 결과적으로 출력 안정 시간 (settle time)이 빨라지게 된다.
점선으로 표시된 디지털 아날로그 변환부(300)를 병렬로 확장하면 다중(multi) bit 디지털 아날로그 변환부를 구현할 수 있다.
도 5a 및 도 5b에 클럭 q1, q2에 따른 동작 모드를 도시하였다.
도 5a에 도시된 바와 같이, 클럭 q1이 논리적 하이 High 일 때는 제 6 스위치(S6) 및 제 10 스위치(S10)는 턴온(turn on)되고, 제 7 스위치(S7), 제 8 스위치(S8) 및 제 9 스위치(S9)는 턴오프(turn off)된다. 그리고, 입력 전압(VDD 또는 VSS)을 샘플링 캐패시터 Cs에 샘플링 하며, 이때 피드백 캐패시터(Cf)는 이전 출력 전압을 유지하게 된다.
도 5b에 도시된 바와 같이, 클럭 q2가 논리적 하이 Hihg 일 때는 제 7, 제 8 및 제 9 스위치(S7, S8 및 S9)가 턴온되고, 제 6 및 제 10 스위치(S6 및 S10)는 턴오프 된다. 따라서, 샘플링 캐패시터(Cs) 및 적분용 캐패시터(Cf)가 병렬로 연결되어 샘플링 캐패시터(Cs)에 충전된 전하가 적분용 캐패시터(Cf)에 나누어지게 된다.
Figure 112008089153929-PAT00002
결과적으로, 회로의 전달 함수를 수학식 2와 같이 구할 수 있게 된다. 이는 1차 로우 패스 필터(low pass filter)의 특성을 가지고 있음을 알 수 있다.
본 발명은 디지털 아날로그 변환부 및 아날로그 복원 필터를 하나의 블록으로 구현함으로써, 적은 면적을 차지하게 하고, 낮은 전력을 소모할 수 있게 한다.
또한, 기준 전압을 조절하는 방식으로써, 빠른 안정 시간을 개선할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변경 및 변형이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 엘시디 소스 드라이버의 구성도.
도 2는 본 발명의 실시예에 따른 엘시디 소스 드라이버의 회로도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 엘시디 소스 드라이버의 상세 회로도.
도 4는 본 발명의 다른 실시 예에 따른 엘시디 소스 드라이버의 회로도.
도 5a 및 도 5b는 본 발명의 다른 실시 예에 따른 엘시디 소스 드라이버의 상세 회로도.

Claims (8)

  1. 신호에 따라 제 1 전압 또는 제 2 전압을 샘플링하는 샘플링 캐패시터를 포함하는 디지털 아날로그 변환부; 및
    상기 신호에 따라 상기 샘플링 캐패시터로부터 인가된 캐패시턴스 및 이전 출력 전압이 유지되는 적분용 캐패시터의 캐패시턴스가 병렬로 연결되는 복원 필터부;
    를 포함함을 특징으로 하는 엘시디 소스 드라이버.
  2. 제 1 항에 있어서,
    상기 제 1 전압은 전원전압을, 상기 제 2 전압은 접지 전압을 이용하는 것을 특징으로 하는 엘시디 소스 드라이버.
  3. 신호에 따라 제 1 전압 또는 제 2 전압을 샘플링하는 샘플링 캐패시터를 포함하는 디지털 아날로그 변환부; 및
    N비트 구현시, 상기 N비트 중 상위 일부 M비트를 이용하여 기준전압을 선택하고, 나머지 N-M비트를 이용하여 델타-시그마 변환 방식을 이용하여 디지털 아날로그 변환을 수행하는 복원 필터부;
    를 포함함을 특징으로 하는 엘시디 소스 드라이버.
  4. 제 3 항에 있어서,
    상기 제 1 전압은 전원전압을, 상기 제 2 전압은 접지 전압을 이용하는 것을 특징으로 하는 엘시디 소스 드라이버.
  5. 제 3 항에 있어서,
    상기 M비트는 상기 N-M비트 보다 작은 것을 특징으로 하는 엘시디 소스 드라이버.
  6. 제 3 항에 있어서,
    상기 복원 필터부의 출력 전압은
    상기 기준 전압으로 프리차지되는 것을 특징으로 하는 엘시디 소스 드라이버.
  7. 제 3 항에 있어서,
    상기 M비트에 따라 상기 기준 전압을 조절하는 것을 특징으로 하는 엘시디 소스 드라이버.
  8. 제 3 항에 있어서,
    상기 복원 필터부의 출력 전압은
    상기 기준 전압을 기준으로 하여 상기 N-M 비트에 해당하는 전압 레벨로 출 력됨을 특징으로 하는 엘시디 소스 드라이버.
KR1020080134209A 2008-12-26 2008-12-26 엘시디 소스 드라이버 KR20100076243A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080134209A KR20100076243A (ko) 2008-12-26 2008-12-26 엘시디 소스 드라이버
US12/634,815 US20100164933A1 (en) 2008-12-26 2009-12-10 Lcd source driver
TW098143208A TW201025275A (en) 2008-12-26 2009-12-16 LCD source driver
CN200910247090A CN101777317A (zh) 2008-12-26 2009-12-25 Lcd源驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134209A KR20100076243A (ko) 2008-12-26 2008-12-26 엘시디 소스 드라이버

Publications (1)

Publication Number Publication Date
KR20100076243A true KR20100076243A (ko) 2010-07-06

Family

ID=42284337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134209A KR20100076243A (ko) 2008-12-26 2008-12-26 엘시디 소스 드라이버

Country Status (4)

Country Link
US (1) US20100164933A1 (ko)
KR (1) KR20100076243A (ko)
CN (1) CN101777317A (ko)
TW (1) TW201025275A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881579B2 (en) 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423204B (zh) * 2010-12-02 2014-01-11 Sitronix Technology Corp Display the drive circuit of the panel
CN102916703A (zh) * 2012-11-06 2013-02-06 长沙景嘉微电子股份有限公司 一种1位数模转换及开关电容滤波电路
KR20210128730A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치 및 전자 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2425416B (en) * 2005-04-19 2009-10-14 Wolfson Microelectronics Plc Improved switched capacitor DAC
US7268718B1 (en) * 2006-07-17 2007-09-11 Fortemedia, Inc. Capacitor-based digital-to-analog converter for low voltage applications
KR100800494B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881579B2 (en) 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus

Also Published As

Publication number Publication date
US20100164933A1 (en) 2010-07-01
TW201025275A (en) 2010-07-01
CN101777317A (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
CN100527634C (zh) 改进的开关电容器dac
US20050219097A1 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
WO2011145152A1 (ja) デジタル－アナログ変換器及びデジタル－アナログ変換装置
US20030179122A1 (en) D/A converter and delta-sigma D/A converter
US7830290B2 (en) Switched capacitor digital-to-analog converter
CN102843137A (zh) 同时采样的单端和差分二输入模数转换器
KR20100076243A (ko) 엘시디 소스 드라이버
CN108964664A (zh) 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法
JP4420345B2 (ja) デジタル／アナログコンバータ、ディスプレイドライバおよびディスプレイ
CN102957432A (zh) 可配置的连续时间西格玛德尔塔模数转换器
US9397682B2 (en) Reference buffer with wide trim range
CN111034051B (zh) 使用自举开关的开关电容dac
KR101276439B1 (ko) 샘플링 정확도를 증가시키기 위한 아날로그 리셋 회로를 적용시킨 시그마-델타 아날로그-디지털 컨버터
KR20120087974A (ko) 시그마 델타 변조기
US20140097977A1 (en) Digital-analog converter and control method thereof
US7916059B2 (en) Digital-analog conversion device and method for the digital-analog conversion
US10389376B2 (en) Digital-to-analog converter circuit, corresponding device and method
KR102484142B1 (ko) 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
EP2232682B1 (en) Increasing charge capacity of charge transfer circuits without altering their charge transfer characteristics
CN103825567B (zh) 运算放大器电路
JPH06236168A (ja) データ・ライン・ドライバ
WO2015012159A1 (ja) Ｄ／ａ変換器
CN103746697A (zh) 模数转换电路
CN103997343B (zh) 基于sigma‑delta结构的快速高精度模数转换器
JP7378663B2 (ja) デジタルアナログ変換機

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid