CN103947119A - 在交错和多信道模数转换器中降低信道间耦合的方法和装置 - Google Patents

在交错和多信道模数转换器中降低信道间耦合的方法和装置 Download PDF

Info

Publication number
CN103947119A
CN103947119A CN201280055820.XA CN201280055820A CN103947119A CN 103947119 A CN103947119 A CN 103947119A CN 201280055820 A CN201280055820 A CN 201280055820A CN 103947119 A CN103947119 A CN 103947119A
Authority
CN
China
Prior art keywords
channel
shake
circuit
correlation
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280055820.XA
Other languages
English (en)
Other versions
CN103947119B (zh
Inventor
A·M·A·阿里
H·迪恩克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103947119A publication Critical patent/CN103947119A/zh
Application granted granted Critical
Publication of CN103947119B publication Critical patent/CN103947119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及在交错和多信道模数转换器中降低信道间耦合的方法和装置。一种用于减少具有多个信道的电路中的信道间耦合的方法和相应的装置，包括注入随机确定抖动量到具有多个信道的电路的第一信道，注入抖动后，获得所述多个信道中的第二信道的输出信号。确定表示所述注入抖动和所述输出信号之间的相关程度的相关值；和减少由于与所述第一信道交叉耦合而施加到所述第二信道的电荷量。其中所减少的量被计算为所述相关值的函数。

Description

在交错和多信道模数转换器中降低信道间耦合的方法和装置
相关申请交叉引用
本申请根据美国专利法案35USC§119(e)，要求2011年11月14日提交的美国临时专利申请号61/559,361的全部利益，其内容在此通过引用将整体并入本文。
背景技术
模拟-数字转换器(ADC)经常包括多个输入/输出路径(信道)，在其中输入信号被处理以产生对应的输出信号。交错和多信道模数转换器很容易由于信道间交叉耦合发生性能下降。性能下降的原因包括反冲(kick-back)和记忆效应，与单信道的ADC相比，这两者可以更严重。
图1示出传统的多信道流水线ADC(Pipeline ADC)的方框图。为了说明的目的，只显示了两个信道。但可以理解的是，任何多个信道都可能存在。关于各信道各级之间的结构和互连，第一信道105和第二信道205可以是相同的。每个信道可以包括任何数量的流水线级。在一个多信道ADC，每个信道可以独立地进行操作。例如，当信道205采样和转换第二数据信号时，信道105可以采样和转换第一数据信号。相比于使用单信道采样数据信号，在交错ADC中，该信道可以交替的方式采样相同的数据信号、并且所有信道的输出可被组合，以提供更有效的采样率。
在信道105中，三个级100、110、120连续连接，使得一个级的输出可以作为下一级的输入。为便于说明，仅示出前两个级和最终的(第N个)级。然而，任何数量的级都可以这种方式连接。第一级100详细示出，并连接到模拟输入电压Vin，包括ADC10(也被称为“闪存”)和乘法数-模转换器(MDAC)50。MDAC50包括数字-模拟转换器(DAC)20和放大器30。Vin是ADC10的输入，产生数字输入到DAC20，其反过来将ADC10的数字输出转换回模拟信号。该DAC20的模拟输出从Vin中减去，得到一个残余信号，然后被输入到放大器30，以产生模拟输出电压VO作为下一个级，即级110，的输入。级100、110、120可以包括类似的元件，其中一个级的模拟输出作为下一级的输入，以执行Vin的模拟-数字转换。然而，最后的级，即级120，可以不包括DAC和放大器，因为ADC的最终输出是数字信号，例如直接从ADC10输出生成。
在单信道ADC中，在采样级，一组电容可通由输入信号源充电，然后再在保持(放大)级，切换连接到参考电压源。当电容在下一个采样级切换回输入信号源中，存储在电容中的剩余电荷可以在采样级叠加到输入信号源的值。这个“反冲”的一部分可以在采样级结束时由输入网络采样。这个“反冲”是非线性，由于电荷注入回到ADC的量不是输入值的线性函数。因此，不可能只用输入值，例如通过缩放输入值，纠正“反冲”。
反冲”也可在多信道或交错设置中产生不利影响，从而导致在信号-噪声比(Signal-to-Noise Ratio，简称SNR)和无杂散动态范围(Spurious FreeDynamic Range，简称SFDR)的性能下降，以及因为积分非线性(IntegralNonlinearity，简称INL)线性跳跃导致小信号线性度的下降。由于交叉耦合可能有两种类型的反冲。第一种类型的反冲是由于在信道电容上采样的输入信号可被转到另一信道电容上采样。第二种类型的反冲是由于DAC20中电容的电荷被转到另一信道的采样电容。例如，可能会发生：当在DAC20中的电容也被用来作为其它信道的采样电容并且其他信道采样之前将不会被复位。
除了共享DAC电容、共享元件(例如放大器和电容)，在沿信道的其它位置的共享也可以产生耦合。例如，放大器30可以在信道105的第一级100和信道205的第一级200之间共享。在另一个例子中，在第一信道105的第一级100的放大器30的反馈电容可与所述第二信道205的第一级200的放大器共享。因为在信道之间交替使用共享元件是可能的。因此，信道105、205可以经由共享元件耦合，以便，除了上述的反冲作用还可产生记忆效应，其中在一个信道样本污染另一个信道的当前样本之前，导致可以降低SNR、SFDR和小信号线性度的级间错误。
在交错ADC，交叉耦合效应可限制交错的信道的数目不超过2。在两个交错的信道，信道在交替时钟周期中进行采样，以使没有重叠的样本发生。然而，具有三个或更多交错的信道，样本可能重叠，导致在采样期间发生失灵(例如，反冲)。因此，操作可能需要被限制，以便当在特定的信道输入被采样时，不发生信道切换。
在多信道模数转换器，元件通常不被共享。然而，信道间的交叉耦合仍然可能通过其他耦合机制发生。例如，当位于同一基板或电路板的信道连接到公共参考信号，例如地面，或位于靠近彼此处，交叉耦合可能发生。虽然相对于交错式模数转换器(由于信道的输出通常是独立的)，交叉耦合效应不那么严重，性能仍然可以被明显影响。
发明内容
本发明的示范实施例提供了降低具有多个信道的电路的信道之间的耦合。本发明的一个示范实施例涉及一种方法，包含：注入随机确定抖动量到具有多个信道的电路的第一信道；注入抖动后，获得所述多个信道中的第二信道的输出信号。该方法还包含确定表示所述注入抖动和所述输出信号之间的相关程度的相关值；和减少由于与所述第一信道交叉耦合而施加到所述第二信道的电荷量，其中所减少的量被计算为所述相关值的函数。
本发明的一个示范实施例涉及一种装置，包含：注入电路、检测电路、相关电路和校正电路。注入电路注入随机确定抖动量到具有多个信道的电路的第一信道。检测电路在注入抖动后，获得所述多个信道的第二信道的输出信号。相关电路确定表示所述注入抖动和所述输出信号之间的相关程度的相关值。校正电路减少由于与所述第一信道交叉耦合施加到所述第二信道的电荷量，其中所减少的量被计算为所述相关值的函数。
附图说明
图1示出传统的流水线ADC的框图。
图2示出根据本发明的用于减少耦合的示例性系统。
图3示出根据本发明的耦合减少的示例性方法。
具体实施方式
本发明涉及用于在具有多个信道的电路减少反冲和存储的系统。
图2示出了根据本发明的示例性系统150。系统150可以包括如上所述的信道105、205、耦合减小电路300。减小电路300可包括抖动注入电路310、检测电路320、相关电路330和校正电路340。
抖动注入电路310可包括用于在每个信道中一个或多个位置处产生和注入抖动的电路装置。在一个实施例中，减小电路300可包括连接27用于将作为模拟电压信号的抖动注入每个信道105、205的每个级的所选择的位置。如下面所解释的，抖动可能会在预定的电压范围内生成随机电压，并施加到每个级的合适注入位置中。用于产生和施加规定的电压的任何方法可被用来提供该抖动。例如，使用开关电容网络，伪随机数字值可以用于产生抖动电压。抖动然后可以通过在每个级与采样电容(例如在位于每个DAC20的采样电容)并联的一个或多个电容注入。其他的注入方法也是可能的。
该耦合减小电路300可以包括用于处理由流水线产生的数字值的电路。流水线从不同级产生位，通过使用适当的电路适当地组合这些位，可对在流水线中的任何点的模拟信号构造其数字表征。因此，电路300可以包括用于接收每个信道105、205的总体输出(例如，最后级的输出)和/或各级的输出(例如，除了最后级的由各级所产生的模拟电压)的电路装置。在一个实施例中，减小电路300可包括连接29，用于检测每个级的数字输出。每个级的输出可以被组合，例如，使用构造电路，以产生表征每个信道的105、205输出的单个数字值，即，模拟输入Vin1的或VIN2的数字化版本。以这种方式，电路300可以得到整个信道的输出和个别输出VO。由于所有ADC提供数字输出，附加的检测电路可不是必需的，例如，检测电路320可以包括预先存在的硬件。
在另一个实施例中，用于处理由流水线所产生数字位的电路，例如，构造电路，可以设置在电路300外，常规的ADC通常包括构造电路，其可容易地适用于根据本发明实施例的耦合减小电路。
相关电路330可以接收检测电路320每个信道的输出并将抖动关联到输出。相关性可以使用任何统计相关技术来进行。在一个实施例中，所使用的相关技术是最小均方(Least Mean Squares，简称LMS)。采用LMS算法，相关电路330可以确定一个增益系数的GC(或者在本文中称为耦合系数)表示在注入抖动和信道输出之间的相关性水平(例如，由于耦合)。
校正电路340可包括用于修改信道输出、以减少耦合效应的电路。校正电路340可以包括存储器，用于存储校正耦合效应、以及来自抖动注入本身产生效应的校正值。例如，第一校正值可以对应于注入抖动所造成的反冲，而第二校正值可以对应于之前样本输入信号所造成的反冲。校正电路360可以数字减法器实现，从被选择用于校正的信道输出减去校正值。
现在将参照图3描述用于降低耦合效应的示例性方法400。方法400可以在第410步开始，在这里产生并注入抖动。根据本发明示例性的实施例，在交错和多信道ADC中的反冲通过注入抖动到对应于扰动信道某处的合适位置，然后在被扰动信道某处检测抖动来降低。例如，抖动可以在第一级闪存(例如，ADC10)，或在第一级闪存和第一级MDAC(例如，DAC20的输入)注入。当抖动是在MDAC和闪存注入，抖动值可以是，但不必是类似值。例如，当抖动值不必是相同的，选择在彼此的特定范围之内的抖动值也可能是有利的。当抖动只有在MDAC或闪存注入，其测量MDAC放大器的增益(即级间增益)。如果在MDAC和闪存注入，当输入参考时，它可以测量整个级(或ADC)的增益，而不只是MDAC放大器增益。因此，由级间增益误差导致的耦合可以通过注入抖动到MDAC或闪存而减小，但不能同时到MDAC和闪存而减小。另一方面，作为整体增益误差出现的耦合(即在输入有误差)可以通过注入抖动到MDAC和闪存而减小。
抖动可以随机确定电压Vd的形式注入，它是在施加的位置处叠加到现有的电压。然后，注入抖动的效果可在另一个信道的输出(例如在信道205的输出)被检测。“扰动”(offending)信道和“被扰动”(offended)信道的角色可以替换，使每个信道都有机会被选择以校正源自那个特别信道的交叉耦合效应。在一个实施例中，一个信道被选定为扰动者且其他每个信道依次被选择来被扰动。一旦所有的额外的信道已被选择并测试，一个不同的信道被选为下一个扰动者并且反复测试，直到每个信道已经被从扰动者和被扰动者两个角度来分析。
在步骤412，可以得到被扰动信道的输出。使用检测电路320可以获得输出。
在步骤414，被扰动信道的输出可与抖动关联来确定增益系数。当减小电路300被配置来校正反冲作用，其相关性可以使用如下LMS算法进行：Gc(A,B)n+1＝Gc(A,B)n-μ*Vd(B)*[Vd(B)*Gc(A,B)n-Vin(A)]
其中，μ是一个LMS步长常数，Vd(B)是在B信道中注入的抖动，Vin(A)是信道A的整体输出(即，在A信道中的第一级输入的模拟输入信号Vin的数字化版本)，且Gc(A,B)是从信道B(扰动者)到信道A(被扰动者)的增益系数，考虑到当ADC是交错的，在信道B的取样可相对于信道A输出的信号在时间上错开(例如，存在于先前的时钟周期)。换句话说，Vin(A)在相应于当Vd(B)的交叉耦合效应被预期将在信道A的被扰动的信道观察到的时间被获得。在抖动仅被注入到一个位置(例如，MDAC或闪存)，Vd(B)等于施加在该位置上的电压的数字值。当抖动被注入到超过一个位置，Vd(B)等于所有施加电压的数字值总和。
当减小电路300被配置来校正记忆效应，该相关性可以使用如下的LMS算法来执行：
Ge(A,B)n+1＝Ge(A,B)n-μ*Vd(B)*[Vd(B)*Ge(A,B)n-VO(A)]
其中VO(A)是对应于在信道A上的被扰动位置的特定级的VO输出的数字值，Vd(B)是在共享元件位置注入到信道B的抖动的数字值(例如，与VO(A)被获得处相同的级)，Ge(A,B)为B信道到信道A在VO(A)被获得的级的输出处的增益系数，考虑到当ADC是交错的，在信道B的取样可相对于信道A相应级的输出的信号在时间上错开。
在416，校正信号作为步骤414确定的增益系数的函数被施加到被扰动信道。如上所述，校正信号可包括相应于来自注入抖动耦合效应的元件，以及一个来自输入采样耦合效应的元件。
在前面的说明书中，参考具体的示例性实施例对本发明进行了描述。然而，显而易见，可以做出各种修改和变化而不脱离如在权利要求中所阐述的本发明更广泛的精神和范围。例如，抖动可被注入在任何特定的电路位置，其效应可在任何其他电路位置被检测，以捕捉这两个位置之间的耦合系数。因此，虽然本发明已以与交错的和多信道ADC关联的方式进行了描述，可以采用多方面的实施例以减少多个信道的任何电路的耦合。此外，任何两个位置之间的任何耦合可以被减少。另外，相关性可以通过对Vd的高阶项(例如，Vd2、Vd3、Vd4等)取代来修正高阶效应。本文所描述的实施例可以呈现彼此结合以各种组合。本说明书和附图相应的应被认为具有说明性的而非限制性的意义。

Claims (20)

1.一种方法，包括：
注入随机确定抖动量到具有多个信道的电路的第一信道；
注入抖动后，获得所述多个信道中的第二信道的输出信号；
确定表示所述注入抖动和所述输出信号之间的相关程度的相关值；和
减少由于与所述第一信道交叉耦合而施加到所述第二信道的电荷量，
其中所减少的量被计算为所述相关值的函数。
2.根据权利要求1所述的方法，其中，所述抖动作为随机生成的数字值的函数注入。
3.根据权利要求1所述的方法，其中所述抖动是通过在所述第一信道现有的电压信号叠加随机生成电压而注入。
4.根据权利要求1所述的方法，其中，使用两个成分计算出所述减少的量：
在所述第一信道输入信号采样而施加的电荷量；和
由注入所述抖动而施加的电荷量。
5.根据权利要求1所述的方法，其中：
每个信道是模拟-数字转换器中的多级流水线；和
抖动注入到所述第一信道的所选择级的数字-模拟转换器(DAC)元件
和所选择级的闪存元件中至少一个。
6.根据权利要求1所述的方法，其中：
每个信道是模拟-数字转换器中的多级流水线；和
在所述第一和第二信道之间共享至少一个元件；和
抖动注入到所述第一信道的所选择级的数字-模拟转换器(DAC)元件
和所选择级的闪存元件中的一个。
7.根据权利要求6的所述的方法，其中所述至少一个元件包括至少一个放大器和采样电容。
8.根据权利要求1所述的方法，还包括：
当用所述多个信道中一个不同的信道取代所述第一和第二信道中的至
少一个时，重复权利要求1所述的步骤。
9.根据权利要求8所述的方法，其中：继续重复，直到所述多个信道中的每个信道已经被选择用于注入以及减少。
10.根据权利要求1的方法，其中所述相关值是使用最小均方(LMS)算法确定，其中抖动的二阶或更高条件与所述输出信号相关。
11.一种装置，包括：
注入电路，其注入随机确定抖动量到具有多个信道的电路的第一信道；
检测电路，其在注入抖动后，获得所述多个信道的第二信道的输出信
号；
相关电路，用于确定表示所述注入抖动和所述输出信号之间的相关程
度的相关值；和
校正电路，用于减少由于与所述第一信道交叉耦合施加到所述第二信
道的电荷量，其中所减少的量被计算为所述相关值的函数。
12.根据权利要求11所述的装置，其中，所述抖动作为随机生成的数字值的函数注入。
13.根据权利要求11所述的装置，其中所述抖动是通过在所述第一信道现有的电压信号叠加随机生成电压而注入。
14.根据权利要求11的所述的装置，其中，使用两个成分计算出减少的量：
在所述第一信道输入信号采样而施加的电荷量；和
由注入所述抖动而施加的电荷量。
15.权利要求11所述的装置，其中：
每个信道是模拟-数字转换器中的多级流水线；和
抖动注入到所述第一信道的所选择级的数字-模拟转换器(DAC)元件
和所选择级的闪存元件中至少一个。
16.根据权利要求11所述的装置，其中：
每个信道是模拟-数字转换器中的多级流水线；和
在所述第一和第二信道之间共享至少一个元件；和
抖动注入到所述第一信道的所选择级的数字-模拟转换器(DAC)元件
和所选择级的闪存元件中的一个。
17.根据权利要求16所述的装置，其中所述至少一个元件是放大器或采样电容。
18.根据权利要求11所述的装置，其中：
当用所述多个信道中一个不同的信道取代所述第一和第二信道中的至
少一个时，重复抖动注入、获得输出信号、确定所述相关值，并减小
施加到所述第二信道电荷的数量。
19.根据权利要求18所述的装置，其中，所述重复继续，直到所述多个信道中的每个信道已经被选择用于注入以及减少。
20.权利要求11的方法，其中所述相关值是使用最小均方(LMS)算法确定，其中抖动的二阶或更高条件与所述输出信号相关。
CN201280055820.XA 2011-11-14 2012-09-07 在交错和多信道模数转换器中降低信道间耦合的方法和装置 Active CN103947119B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161559361P 2011-11-14 2011-11-14
US61/559,361 2011-11-14
US13/348,795 US8471741B2 (en) 2011-11-14 2012-01-12 Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs
US13/348,795 2012-01-12
PCT/US2012/054216 WO2013074187A1 (en) 2011-11-14 2012-09-07 Method and device for reducing inter-channel coupling in interleaved and multi-channel adcs

Publications (2)

Publication Number Publication Date
CN103947119A true CN103947119A (zh) 2014-07-23
CN103947119B CN103947119B (zh) 2018-05-08

Family

ID=48280052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055820.XA Active CN103947119B (zh) 2011-11-14 2012-09-07 在交错和多信道模数转换器中降低信道间耦合的方法和装置

Country Status (6)

Country Link
US (1) US8471741B2 (zh)
EP (1) EP2781029A4 (zh)
JP (1) JP5795827B2 (zh)
CN (1) CN103947119B (zh)
DE (1) DE202012013659U1 (zh)
WO (1) WO2013074187A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669519B (zh) * 2020-05-11 2022-10-28 安徽百诚慧通科技股份有限公司 一种多通道ccd图像非均匀性校正方法、装置及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483617B1 (en) * 1996-12-19 2002-11-19 Nortel Networks Limited Monitoring of nonlinear effects
CN101035206A (zh) * 2006-03-10 2007-09-12 奥林巴斯映像株式会社 电子抖动校正装置以及电子抖动校正方法
CN101277111A (zh) * 2007-03-30 2008-10-01 恩益禧电子股份有限公司 抖动电路和具有抖动电路的模数转换器
US20100309774A1 (en) * 2008-01-17 2010-12-09 Cambridge Silicon Radio Limited Method and apparatus for cross-talk cancellation
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准
US20110236028A1 (en) * 2010-03-24 2011-09-29 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Method and apparatus for compensating for optical crosstalk in an optical output power feedback monitoring system of a parallel optical transmitter
CN102299715A (zh) * 2011-06-01 2011-12-28 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
US5187481A (en) * 1990-10-05 1993-02-16 Hewlett-Packard Company Combined and simplified multiplexing and dithered analog to digital converter
US5189418A (en) * 1992-04-16 1993-02-23 Hewlett-Packard Company Dither error correction
US5887032A (en) 1996-09-03 1999-03-23 Amati Communications Corp. Method and apparatus for crosstalk cancellation
US6154158A (en) * 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
US6901108B2 (en) * 2001-05-04 2005-05-31 Lucent Technologies Inc. Apparatus and method for adaptive control
US6653959B1 (en) * 2002-05-22 2003-11-25 Massachusetts Institute Of Technology High dynamic range analog-to-digital converter having parallel equalizers
DE10228942A1 (de) * 2002-06-28 2004-01-15 Philips Intellectual Property & Standards Gmbh Verfahren und Schaltungsanordnung zur Sigma-Delta-Wandlung mit reduzierten Leerlauftönen
US7050388B2 (en) 2003-08-07 2006-05-23 Quellan, Inc. Method and system for crosstalk cancellation
US6975255B1 (en) * 2004-09-21 2005-12-13 Texas Instruments Incorporated Random interleaving dither for sigma-delta analog-to-digital converters
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7317413B2 (en) * 2005-06-23 2008-01-08 Ying Lau Lee Multi-channel digital to analog (D/A) conversion
US7778320B2 (en) 2005-10-03 2010-08-17 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
US7420494B1 (en) * 2007-04-30 2008-09-02 Analog Devices, Inc. Mismatch shaping Δ-Σ analog to digital converter system
US7809070B2 (en) 2007-05-24 2010-10-05 Alcatel-Lucent Usa Inc. Crosstalk estimation methods and apparatus using auxiliary time-domain signals
US8068045B2 (en) 2010-03-01 2011-11-29 Analog Devices, Inc. Calibration methods and structures for pipelined converter systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483617B1 (en) * 1996-12-19 2002-11-19 Nortel Networks Limited Monitoring of nonlinear effects
CN101035206A (zh) * 2006-03-10 2007-09-12 奥林巴斯映像株式会社 电子抖动校正装置以及电子抖动校正方法
CN101277111A (zh) * 2007-03-30 2008-10-01 恩益禧电子股份有限公司 抖动电路和具有抖动电路的模数转换器
US20100309774A1 (en) * 2008-01-17 2010-12-09 Cambridge Silicon Radio Limited Method and apparatus for cross-talk cancellation
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准
US20110236028A1 (en) * 2010-03-24 2011-09-29 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Method and apparatus for compensating for optical crosstalk in an optical output power feedback monitoring system of a parallel optical transmitter
CN102299715A (zh) * 2011-06-01 2011-12-28 浙江大学 流水线a/d转换器及其带溢出标识位的数字校正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHI HO LAW等: "A Four-Channel Time-Interleaved ADC With Digital Calibration of Interchannel Timing and Memory errors", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Also Published As

Publication number Publication date
JP2014535241A (ja) 2014-12-25
US20130120172A1 (en) 2013-05-16
CN103947119B (zh) 2018-05-08
EP2781029A4 (en) 2015-07-15
JP5795827B2 (ja) 2015-10-14
WO2013074187A1 (en) 2013-05-23
US8471741B2 (en) 2013-06-25
DE202012013659U1 (de) 2019-04-24
EP2781029A1 (en) 2014-09-24

Similar Documents

Publication Publication Date Title
CN109756226B (zh) 参考dac的背景校准和adc中的量化非线性
US7187310B2 (en) Circuit calibration using voltage injection
JP5563722B2 (ja) 静電容量式タッチアプリケーション用の回路
US7719452B2 (en) Pipelined converter systems with enhanced linearity
US8723707B2 (en) Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
US9077373B1 (en) Analog-to-digital conversion apparatus
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
CN106877866A (zh) 用于模数转换器的微处理器辅助校准
US8471740B2 (en) Reducing the effect of non-linear kick-back in switched capacitor networks
CN108134606B (zh) 一种基于数字校准的流水线adc
TWI504158B (zh) 用於在類比至數位轉換器中將元件不匹配隨機化之系統與方法
JP2016531532A (ja) パイプライン型逐次近似アナログ／デジタル変換器
JPH11274927A (ja) パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式
US11641209B2 (en) Time-interleaved analog to digital converter having randomization and signal conversion method
CN114465622B (zh) 一种流水线模数转换器误差提取方法、装置、设备及介质
WO2011109062A1 (en) Calibration methods and structures for pipelined converter systems
CN103947119A (zh) 在交错和多信道模数转换器中降低信道间耦合的方法和装置
US9509330B2 (en) Analog-to-digital converter probe for medical diagnosis and medical diagnosis system
US20040227650A1 (en) Method of correction of the error introduced by a multibit DAC incorporated in an ADC
El-Sankary et al. A digital blind background capacitor mismatch calibration technique for pipelined ADC
RU2569809C1 (ru) Устройство конвейерного аналого-цифрового преобразования
KR20110090669A (ko) 축차근사 레지스터형 아날로그-디지털 변환기
Adsul et al. Design and Simulation of a New Reconfigurable Analog to Digital Converter based on Multisim
Fei et al. A digital background nonlinearity calibration algorithm for pipelined ADCs
Folkesson et al. A high-level dynamic-error model of a pipelined analog-to-digital converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant