CN110474637A - 具有噪声整形的抖动的模数转换器 - Google Patents

具有噪声整形的抖动的模数转换器 Download PDF

Info

Publication number
CN110474637A
CN110474637A CN201910386534.5A CN201910386534A CN110474637A CN 110474637 A CN110474637 A CN 110474637A CN 201910386534 A CN201910386534 A CN 201910386534A CN 110474637 A CN110474637 A CN 110474637A
Authority
CN
China
Prior art keywords
circuit
capacitor
signal
shake
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910386534.5A
Other languages
English (en)
Other versions
CN110474637B (zh
Inventor
C·P·赫里尔
李宏星
C·G·莱登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN110474637A publication Critical patent/CN110474637A/zh
Application granted granted Critical
Publication of CN110474637B publication Critical patent/CN110474637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及具有噪声整形的抖动的模数转换器。允许应用噪声整形的抖动而不在采样时应用抖动的技术，导致模数转换器(ADC)电路有利地在采集期间被平衡。在采集时平衡ADC电路可以降低采样数据干扰的风险，数字干扰可以通过参考或基板耦合。

Description

具有噪声整形的抖动的模数转换器
技术领域
该文件通常涉及但不限于集成电路，更具体地说，涉及模数转换器电路和系统。
背景技术
在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备具有一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。然后可以将模拟信号作为输入提供给模数转换器(ADC)电路，以产生用于进一步处理的数字输出信号。在另一个例子中，在移动设备接收器中，天线可以基于携带空中信息/信号的电磁波生成模拟信号。然后，天线产生的模拟信号可以作为输入提供给ADC，以产生数字输出信号，以便进一步处理。
发明内容
本公开的技术允许应用噪声整形的抖动而不在采样时应用抖动，导致模数转换器(ADC)电路有利地在采集期间被平衡。在采集时平衡ADC电路可以降低采样通过参考或基板耦合的数字干扰的风险。
在一些方面中，本公开涉及在采样阶段之后应用噪声整形的抖动的模数转换器(ADC)电路。ADC电路包括：具有电容器阵列的数模转换器(DAC)电路；和抖动控制电路，被配置为在采样阶段之后控制下列之间的选择：至少两个电容器，包括：所述阵列中的电容器用于接收抖动信号；和所述阵列中的电容器用于将根据转换期间的比较器决定进行设置。
在一些方面中，本公开涉及一种在模数转换器(ADC)电路中在采样阶段之后应用噪声整形的抖动的方法。该方法包括：提供有电容器阵列的数模转换器(DAC)电路；和在采样阶段之后控制在下列之间的选择：至少两个电容器，包括：所述阵列中的电容器用于接收抖动信号；和所述阵列中的电容器用于将根据转换期间的比较器决定进行设置。
在一些方面中，本公开涉及在采样阶段之后应用噪声整形的抖动的模数转换器(ADC)电路。ADC电路包括：具有电容器阵列的数模转换器(DAC)电路；和构件，用于在采样阶段之后控制下列之间的选择：至少两个电容器，包括：所述阵列中的电容器用于接收抖动信号；和所述阵列中的电容器用于将根据转换期间的比较器决定进行设置。
该概述旨在提供本专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非通过限制的方式示出了本文件中讨论的各种实施例。
图1是模数转换器电路的示例的示意图。
图2是可以实现本公开的各种技术的模数转换器电路的示例的示意图。
图3是图2的开关之一的示例的示意图。
图4是使用储存器参考电容器为ADC电路提供正参考电压和负参考电压的示例的示意图。
图5是可用于实现本发明的各种技术的抖动控制半电路的实例的示意图。
图6是描绘图5的抖动控制半电路的操作的流程图。
图7是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图8是描绘图7的抖动控制电路的操作的流程图。
图9是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图10是描绘图9的抖动控制电路的操作的流程图。
图11是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图12是可用于实现本发明的各种技术的混洗电路的实例的示意图。
图13是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图14是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图15是图14中的抖动控制电路的示例的示意图，其可用于实现本公开的各种技术。
图16是图14中的抖动控制电路的另一示例的示意图，其可用于实现本发明的各种技术。
图17是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
图18是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。
具体实施方式
抖动信号是有意添加在模拟域中的偏移信号，其稍后从数字域中移除。例如，添加的抖动信号(或简称“抖动”)可以帮助减少可能存在于系统中的非线性误差。通过添加抖动，可以将非线性误差转换为噪声或“抖动噪声”。如果随机施加抖动，则产生的抖动噪声可以是随机噪声，例如白噪声。然而，如果施加噪声整形的抖动，则产生噪声整形的抖动噪声。例如，噪声整形的抖动噪声在较高频率处具有更多分量并且在较低频率处具有较少分量，从而理想地将噪声推离感兴趣的信号频带。
本公开的技术允许应用噪声整形的抖动而不在采样时应用抖动，导致模数转换器(ADC)电路有利地在采集期间被平衡。在采集时平衡ADC电路可以降低采样数据干扰的风险，数字干扰可以通过参考或基板耦合。
如下面更详细描述的，在采样之后，抖动控制电路可以控制模数转换器(ADC)电路中的一组电容器阵列中的电容器的选择以接收抖动信号,以及可以根据转换期间的比较器决定来控制阵列组中的另一个电容器。也就是说，抖动控制电路可以选择组中的电容器作为抖动电容器，并且在位试验过程之前将抖动信号施加到所选择的电容器，并且可以选择另一个电容器以接收位试验决定的结果。以这种方式，每当抖动控制电路选择一组中的一个电容器作为位试验电容器时，抖动控制电路选择该组中的另一个电容器作为抖动电容器。
图1是模数转换器电路的示例的示意图。图1的模数转换器(ADC)电路100是逐次逼近寄存器(SAR)ADC，其操作对于本领域普通技术人员来说是已知的。SAR ADC电路100可以包括数模转换器(DAC)电路102，例如开关电容器阵列、比较器电路104、以及SAR逻辑控制和计算电路106。
SAR逻辑控制电路106可以控制DAC操作，例如在位试验期间(对存储在位试验电容器上的参考电荷相对于采样电荷进行电荷平衡)。SAR逻辑控制和计算电路106启动输入电压的采样，启动采样输入电压的第一次转换为第一组位值，例如使用第一组位试验，并启动第二采样输入电压到第二组位值的第二转换，例如使用第二组位试验，等等。
SAR逻辑控制和计算电路106可以包括状态机或其他数字引擎，以执行诸如通过不同操作状态前进ADC并执行所描述的计算的功能。SAR逻辑控制和计算电路106可以确定采样输入的最终N位数字输出值，并且最终的N位数字值可以作为数字输出Dout。在使用抖动的一些配置中，例如图1中所示，SAR逻辑控制和计算电路106可以接收抖动代码作为输入以允许其计算数字输出Dout。
图1中所示的DAC电路102是包括电容器阵列的开关电容器DAC。DAC电路102可以包括至少N个加权电路部件，例如可以相对于一个或多个其他加权电路部件的权重(例如，电容值)指定特定加权电路部件的权重(例如，电容值)，其中N是正整数。在某些示例中，N等于十六，并且加权电路组件包括十六个电容器(例如，十六个电容器包括指定单元电容器的不同倍数以获得相对于彼此的加权)。
DAC电路102的一部分可以是采样DAC电路108。在采样阶段期间，SAR逻辑控制电路106可以控制顶板采样开关110的操作，例如，将顶板开关110耦合到地或公共端模式电压，并控制开关112将模拟输入电压Vin采样到采样DAC 108中的电容器的底板上。在本公开中，术语“顶板”和“底板”用于方便描述附图，并不意味着暗示电容器有任何所需的空间方向。
在一些示例实现中，在采样期间，仅采样DAC 108中的电容器对在ADC电路100的输入处施加的输入信号Vin进行采样。例如，只有表示最高有效位(MSB)的电容器对输入信号Vin进行采样。所示的所有其他电容器，包括代表最低有效位(LSB)的电容器115可以是非采样电容器，并且SAR逻辑控制电路106可以根据需要将开关114、118耦合以将这些非采样电容器设置为中间电压电压Vmid。
在其他示例性实施方式中，除了采样DAC 108中的电容器之外，电容器还可以对输入信号Vin进行采样。例如，抖动DAC电路116的一个或多个电容器可以对输入电压Vin进行采样。在一些示例实施方式中，中间电平电压Vmid可以等于(Vrefp+Vrefn)/2，其中Vrefp是正参考电压并且Vrefn是负参考电压。当SAR逻辑控制电路106打开顶板开关110时，认为该样本已被采用。
除了采样DAC 108之外，ADC电路100还可以包括抖动DAC电路116。可以通过故意引入噪声(或“抖动”)来改善ADC电路100的性能。引入随机或伪随机的抖动信号，可以提高ADC电路的性能。抖动的引入可以允许SAR逻辑控制电路106为相同的输入信号找到不同的电容器DAC代码，然后这可以用于提供ADC的精细积分非线性(INL)的改进。通常从最终的数字字中减去添加的抖动量。
在采样之后，SAR逻辑控制电路106可以生成并应用随机或伪随机抖动代码来控制耦合到抖动DAC电路116的一个或多个开关118。使用抖动代码，抖动DAC 116的每个电容器可以耦合到正参考电压Vrefp或负参考电压Vrefn。应用抖动代码后，可以开始SAR转换过程。在图1的非限制性示例配置中，位b4(16个单位)、b3(8个单位)、冗余位r1(8个单位)、b2(4个单位)、b1(2个单位)和b0(1个单位)由SAR转换处理确定。
例如，转换可以从DAC电路102设置为中间电平开始。可以将DAC电路102的输出电压与采样电压进行比较，例如使用比较器电路104。比较器104可以确定DAC电路102的输出是否大于或小于采样输入电压Vin，并且比较结果可以存储为DAC的该位的1或0。基于比较器电路104的输出，SAR逻辑控制电路106可以将开关112(以及开关114，当LSB需要时)耦合到正参考电压Vrefp或负参考电压Vrefn以对应于位值。然后转换进入下一个位值，直到确定了数字值的所有位。将电压与输入电压进行比较并相应地改变DAC的一次迭代可以称为位试验或位确定。在测试之前，位b2-b0可以是1或0。这些位可以设置用于测试。然后可以根据比较器决定保留或拒绝它们。
如下面详细描述的，电容器阵列中的电容器(例如，图1的电容器115、116)可以(基本上)基于它们的“重量”进行分组，并且在采样之后使用本公开的技术，抖动控制电路可以控制阵列组中的电容器的选择以接收抖动信号，以及根据转换期间的比较器决定控制阵列组中的另一个电容器。也就是说，抖动控制电路可以选择组中的电容器作为抖动电容器，并且在位试验处理之前将抖动信号施加到所选择的电容器，并且可以选择另一个电容器以接收位试验决定的结果。以这种方式，每当抖动控制电路选择一组中的一个电容器作为位试验电容器时，抖动控制电路选择该组中的另一个电容器作为抖动电容器。应当注意，尽管图1中的电容器组115和116不对输入进行采样，但不一定是这种情况。而是，电容器组115和116中的任何一个电容器可以被配置为通过对开关和SAR控制的适当改变来对输入进行采样。
图2是可以实现本公开的各种技术的模数转换器电路的示例的示意图。图2的ADC电路200是SAR ADC电路，并且可以包括DAC电路202，例如开关电容器DAC、比较器电路104和SAR逻辑控制电路106。应当注意，尽管关于SAR ADC电路描述了本发明的技术，但所述技术不限于SAR ADC电路。相反，SAR逻辑控制是可以使用的控制电路的一个示例。在其他示例中，闪速ADC可以用于产生位判决，例如图2的“b1”、“b0”。本发明的技术也可以由Δ-ΣADC电路利用。
在图2中，电容器C4和C3(例如，分别用权重8和4二进制加权)表示ADC电路200的至少一些采样电容器。图1中的至少一些非采样电容器，其中，在一些示例实现中，可以包括抖动DAC电路116和LSB电容器115的抖动电容器，已经在图2中(基本上)基于它们的权重被组合在一起作为组204、206。类似地，加权电容器C2a和C2b在组204中(每个具有权重2)并且类似地加权的电容器C1a和C1b在组206中(每个具有权重1)。应该注意的是，在一些实施方式中，电容器C2a、C2b和C1a、C1b可以被构造和布置用于分离底板采样。
如上所述，基于比较器电路104的输出，SAR逻辑控制电路106可以将开关208耦合到Vrefp或Vrefn以对应于位值。如图2所示，SAR逻辑控制电路106已经确定了四个位值，即b3-b0，其中位值b3和b2被施加到电容器C4和C3。
使用本发明的各种技术，抖动控制电路(例如，抖动控制电路210A、210B)可分别从SAR逻辑控制电路106接收位试验决定的结果，例如位试验结果“b1和b0”。抖动控制电路可以选择组中的电容器作为抖动电容器，并在位试验过程之前将抖动信号施加到所选择的电容器，并选择另一个电容器以接收位试验决定的结果。
例如，抖动控制电路210A可以在转换期间从SAR逻辑控制电路106接收比较器决定，例如位试验结果“b1”，并且可以控制阵列中电容器的选择(例如电容器C2b或C2a)，以接收在抖动控制电路内或外部产生的抖动信号，以及根据比较器决定控制阵列中的另一个电容器(例如电容器C2b和C2a的另一个电容器)，例如，使用位试验结果“b1”。换句话说，两个电容器配对，使得当选择一个电容器来接收抖动信号时，根据比较器决定设置另一个电容器。
类似地，抖动控制电路210B可以在转换期间从SAR逻辑控制电路106接收比较器决定，例如位试验结果“b0”，并且可以控制阵列中电容器的选择，例如电容器C1b或C1a，用于接收抖动信号和控制根据比较器决定来设置的阵列中的另一个电容器，例如电容器C1b和C1a的另一个电容器。以这种方式，每当抖动控制电路选择一个电容器作为位试验电容器时，抖动控制电路选择另一个电容器作为抖动电容器。
图3是图2的开关208之一的示例的示意图。在图3中，p型晶体管212的源极端子，例如，p型金属氧化物半导体场效应晶体管(MOSFET)，耦合到正参考电压Vrefp，并且晶体管212的漏极端子耦合到n型晶体管214的漏极端子。晶体管214的源极端子耦合到负参考电压Vrefn。晶体管212、214的栅极端子分别耦合到NAND栅极216和NOR栅极218的输出。
如图3所示，在位试验阶段期间为高逻辑电平的“使能”信号被施加到NAND栅极216和NOR栅极218中的每一个的输入。NAND栅极216和NOR栅极218中的每一个的另一输入被配置为接收位试验的结果，例如，如图3中所示的“b3”。基于b3的位试验结果，例如，电容器C4的底板耦合到Vrefp或Vrefn。
图3还描绘了采样开关220，例如场效应晶体管。开关220的控制端子，例如栅极端子，耦合到“采样”信号。开关220的第一端子(例如，漏极端子)耦合到输入信号“VIN”，并且开关220的第二端子(例如，源极端子)耦合到晶体管212、214之间。“样本”信号控制采样开关220以将输入信号VIN采样到耦合电容器(例如，图2的电容器C4)上。对于非采样电容器，不需要采样开关。
图4是使用储存器参考电容器为ADC电路提供正参考电压和负参考电压的示例的示意图。在一些示例实施方式中，可以从预采样的储存器参考电容器Cres生成正参考电压Vrefp和负参考电压Vrefn，其可以位于ADC电路的电容器阵列附近。例如，储存器参考电容器Cres的顶板和底板可以首先分别通过开关S1、S2耦合到外部参考电压Vrefp和Vrefn。然后，可以打开开关S1、S2以允许位试验电容器的底板(例如，图2的电容器C4)耦合到储存器参考电容器Cres。
在一些实现中，仅需要开关S1、S2中的一个。在一些示例实施方式中，每个位试验电容器(例如，图2的电容器C4)可以与专用储存器参考电容器Cres相关联。在其他示例性实施方式中，位试验电容器可以共享储存器参考电容器Cres。在储存器的示例中，参考电容器在共同转让的Ronald Kapusta的美国专利No.8,390,502中描述，标题为“CHARGEREDISTRIBUTION DIGITAL-TO-ANALOG CONVERTER”，其全部内容通过引用结合于此。
图5是可用于实现本公开的各种技术的抖动控制半电路300的示例的示意图。抖动控制半电路300可以形成抖动控制电路的一半，例如图2中的抖动控制电路210A或210B。例如，图5的抖动控制半电路300可以控制图2中的电容器C1a，另一个基本相同的半电路(未示出)可以控制图2中的电容器C1b，其中两个半电路一起形成图2的抖动控制电路210B的示例。为了显示和描述，仅示出和描述了一个抖动控制半电路300。
在图5所示的示例中，抖动控制半电路300被配置为接收三个输入信号：1)比较器决定，例如位试验结果(作为示例示为“b0”)；2)来自另一半电路的超控输入信号(“覆盖_输入”)，以及3)来自控制逻辑的抖动选择信号(“抖动_选择”)，例如图2的SAR逻辑控制电路106。抖动选择信号例如，可以是随机信号、伪随机信号和斩波信号。
图5的抖动控制半电路300被配置为产生两个输出信号：选择信号(例如，图5中的“sel0”)以应用于所选择的电容器，例如图2的C1a或C1b，以及覆盖输出信号(“覆盖_输出”)，其由另一半电路接收作为超控输入信号。选择信号可以是抖动信号或比较器决定的结果，并且可以控制其所应用的电容器的状态，例如表示“1”的状态和表示“0”的状态。
在操作中，如果抖动选择信号为低，例如，指示应当使用位试验决定的结果，则在“或”栅极302的第一输入处施加“0”并反转，并且超控输入信号被施加到或栅极302的第二输入。无论超控输入信号的状态如何，或栅极302的输出为“1”并且被馈送到与栅极304的第一输入，并且位试验结果“b0”被馈送到AND栅极304的第二输入。AND栅极304输出到位试验结果“b0”，并且当应用于OR栅极306时，OR栅极306输出位试验结果“b0”作为信号“sel0”，其应用于电容器C1a。
如果抖动选择信号为高，例如，指示应该施加抖动，则在“或”栅极302的第一输入处施加“1”并反转，并且将超控输入信号施加到“或”栅极302的第二输入。在超控输入信号为低电平时，或栅极302的输出为“0”并且被馈送到与栅极304的第一输入。位试验结果“b0”被馈送到与栅极304的第二输入端，并且，不管“b0”如何，AND栅极304的输出为“0”。
继续抖动选择信号为高的示例，将“1”与OR栅极310的输出(下面描述)一起施加到OR栅极308的第一输入。或栅极308向与栅极312的第一输入端输出“1”。与栅极312在第二输入端接收并反转超控输入信号，并接收和反转限制电路314的输出(下面将对此进行描述)。假设超控输入信号和限制电路314的输出均为“0”，则与栅极312激活并输出抖动信号，并允许用抖动信号驱动电容器C1a。
抖动控制半电路300还包括数字滤波器电路316，例如累加器、积分器、计数器，数字滤波器电路316被配置为累积信号“sel0”的历史，例如“sel0”的1和0的运行总和。。在图5中，信号“sel0”与值(例如，显示为-0.5)相加，并且被施加到数字滤波器电路316的输入。
限制电路314耦合到数字滤波器电路316的输出。限制电路314的输出用于限制累加器电路316的累加。限制电路314可以被配置为将数字滤波器电路输出与限制比较，并且限制电路314的输出可以用于防止阵列中的电容器(例如电容器C1a)根据比较器决定(例如，位试验结果“b0”)来选择设置。
数字滤波器电路316的输出耦合到限制电路314的三个量化器318A-318C的输入，例如三个1位量化器。量化器318A将其输入(数字滤波器电路316的输出)与值“0”比较，并且如果输入大于或等于0，则输出“1”。量化器318A的“1”输出被施加到AND栅极312的输入端并在其输入处反转，从而在AND栅极312的输出产生“0”，其被施加到OR栅极306的输入，其迫使“sel0”变为“0”。
为了使电容器C1a对信号“sel0”的累积历史敏感，抖动选择信号应设置为“1”。当抖动选择信号为“1”时，或栅极308输出“1”，其激活与栅极312(如果超控输入信号和量化器318A的输出均为“0”)并且允许电容器C1a通过或栅极306用抖动信号驱动。将抖动选择信号设置为“1”试图使数字滤波器电路316中的累积历史回到“0”。
数字滤波器电路316具有有限数量的位。作为示例，如果抖动选择信号包括长串零，则图5的抖动控制半电路300的顶部将被启用整个零串。如果位试验结果“b0”为“1”，则信号“sel0”将继续为“1”，并且数字滤波器电路316中的累积历史将增加。
为了防止数字滤波器电路316“缠绕”数字滤波器电路的上限或下限，图5的数字控制半电路300可以包括量化器318B和318C，其中每个可以将输入(数字滤波器电路3196的输出)与例如数字滤波器电路的上限和下限比较。例如，量化器318B将其输入与例如数字滤波器电路316的上限+M进行比较，并且如果其输入大于或等于(+M)则输出“1”。类似地，量化器318C将其输入与例如数字滤波器电路316的下限(-M)进行比较，并且如果其输入小于或等于(-M)则输出“1”。
如图5所示，每个量化器318B、318C的输出被馈送到或栅极310。如果满足或超过上限(+M)或下限(-M)，则或栅极310的输出输出“1”。通过输出“1”，即使抖动选择信号为“0”，或栅极310也通过或栅极308启用抖动选择路径。因此，如果信号“sel0”的累积历史接近数字滤波器电路316的范围的上半部分或下半部分，则量化器318B、318C尝试使累积更接近范围的中心，例如，，积累“0”。另外，通过输出“1”，或栅极310将超控输出信号提供给控制图2的电容器C1b的另一个抖动控制半电路(未示出)。超控输出信号迫使另一半电路(未示出)控制图2的电容器C1b用于位试验。另一半电路(未示出)可以类似地输出由图5的抖动控制半电路300接收的超控输出信号作为超控输入信号。
以这种方式，抖动控制电路，例如图2的抖动控制电路210B，可以选择组中的电容器作为抖动电容器，并在位试验过程之前将抖动信号施加到所选择的电容器，而另一个电容器可以被选中以接收审判决定的结果。
图6是描绘图5的抖动控制半电路300的操作的流程图。流程图350开始于图5的数字滤波器电路300的累积历史与判定框352处的限制进行比较。特别是，如果累积的1和0之间的差的绝对值大于或等于极限M，例如，如使用图5的量化器318B、318C所确定的，(判定块352的“是”分支)，那么，在块354，图5的抖动控制半电路300可以执行两个操作：1)将信号“sel0”设置为“1”或“0”以减小该差值的绝对值(例如，尝试将数字滤波器电路316中的累积历史记录恢复为“0”)；2)将超控输出信号设置为“1”，以强制由另一半电路控制的电容器用于位试验。
如果累积的1和0之间的差的绝对值不大于或等于极限M(判定块352的“否”分支)，则流程图移动到判定块356。如果抖动选择信号为“0”或超控输入信号为“1”(判定块356的“是”分支)，则在方框358，图5的抖动控制半电路300可根据比较器决定设定电容器C1a，例如，使用“b0”。
如果抖动选择信号既不是“0”也没有超控输入信号是“1”(判定框356的“否”分支)，则流程图移动到判定框360。如果累积的1和0之间的差值大于或等于0，例如，如使用图5的量化器318A所确定的那样(判定框360的“是”分支)，则在框362，图5的抖动控制半电路300可以设置电容器C1a为“0”。如果累积的1和0之间的差值不大于或等于0(判定块360的“否”分支)，则在块364，图5的抖动控制半电路300可以将电容器C1a设置为“1”。
图7是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。图7所示的抖动控制电路400可以控制电容器C1a和C1b。抖动控制电路400是图2中的抖动控制电路210A、210B的示例。
选择信号(例如，“sel0”和“sel1”)可以应用于所选择的电容器，例如C1a或C1b。选择信号可以是抖动信号或比较器决定的结果，并且可以控制其所应用的电容器的状态，例如表示“1”的状态和表示“0”的状态。
在图7所示的示例中，抖动控制电路400被配置为接收两个输入信号：比较器决定，例如位试验结果(作为示例示为“b0”)和来自控制逻辑(例如图2的SAR逻辑控制电路106)的抖动选择信号(“抖动_选择”)。抖动选择信号可以是例如随机信号、伪随机信号和斩波信号。
图7的抖动控制电路400还包括数字滤波器电路402A，例如累加器、积分器、计数器，数字滤波器电路402A被配置为累加多路复用器(“mux”)404A的输出的历史，例如，1和0的运行总计。在图7中，多路复用器404A的输出与值(例如，显示为-0.5)相加，并且被施加到数字滤波器电路402A的输入。如果多路复用器404A的输出是“1”，则数字滤波器电路402A的累加增加，并且如果多路复用器404A的输出是“0”，则数字滤波器电路402A的累积减小。
数字滤波器电路402A的输出耦合到量化器406A的输入，例如1位量化器。量化器406A将其输入(数字滤波器电路402A的输出)与值0进行比较，并且如果其输入大于或等于0，则将“0”输出到多路复用器404A的“1”输入。
由抖动选择信号控制的多路复用器404A被配置为1)在其“1”输入处接收量化器406A的输出，以及2)在其“0”输入处接收比较器决定，例如，图2的位试验结果b0。抖动选择信号通过选择多路复用器404A的第一和第二输入中的一个来选择哪个电容器(例如，C1a或C1b)接收抖动信号以及哪个电容器接收比较器决定的结果(例如位试验结果“b0”)。
如果抖动选择信号为低，则抖动控制电路400根据比较器决定设置电容器C1a，例如，使用位试验结果“b0”。
如果抖动选择信号为高并且数字滤波器电路402A的累积大于或等于0，则多路复用器404A从量化器406A接收“0”，并且抖动控制电路400将电容器C1a设置为“0”。如果抖动选择信号是“1”并且数字滤波器电路402A的累加小于0，则多路复用器404A从量化器406A接收“1”，并且图7的抖动控制电路400将电容器C1a设置为1。
抖动控制电路400的底部包括多路复用器404B、量化器406B(例如，1位量化器)和数字滤波器电路402B。底部以类似于上述图7的顶部的方式操作，并且为了简明起见，将不再详细描述。应注意，底部以与顶部互补的方式操作。例如，如果抖动选择信号为低，则抖动控制电路400：1)根据比较器决定设置电容器C1a，例如，使用位试验结果“b0”，以及2)设置电容器C1b以接收抖动信号0或1，例如，取决于数字滤波器电路402B的累积，如上所述。图7的抖动控制电路400不包括限制电路，如图5所示。
图8是描绘图7的抖动控制电路400的操作的流程图。流程图450在判定框452处开始。具体地，如果抖动选择信号等于0(判定框452的“是”分支)，然后，在块454，图7的抖动控制电路400可以根据比较器判定(例如，使用位试验结果“b0”)设置电容器，例如图7的电容器C1a。如果抖动选择信号不等于0(判定框452的“否”分支)，则流程图移动到判定框456。
在判定框456，如果图7的抖动控制电路400确定数字滤波器电路400的累积历史大于或等于0(判定框456的“是”分支)，则在框458，图7的抖动控制电路400可以将C1a电容设置为“0”。如果图7的抖动控制电路400确定数字滤波器电路402A的累积历史不大于0(判定框456的“否”分支)，则在框460，图7的抖动控制电路400可以将C1a电容设置为“1”。
图8中的流程图描述了图7的顶部的操作。图7的底部部分以类似的方式操作，但是以互补的方式操作。例如，如果抖动选择信号等于1，则图7的抖动控制电路400可以根据比较器决定(例如，使用位试验结果“b0”)设置图7的电容器C1b。
图9是可用于实现本发明的各种技术的抖动控制电路500的另一实例的示意图。抖动控制电路500是图2中的抖动控制电路210A、210B的示例。
选择信号(例如，“sel0”和“sel1”)可以应用于所选择的电容器，例如C1a或C1b。选择信号可以是抖动信号或比较器决定的结果，并且可以控制其所应用的电容器的状态，例如表示“1”的状态和表示“0”的状态。
图9中所示的抖动控制电路500可以控制电容器C1a和C1b，并且可以校正可以由图7中的电路引起的音调产生。图9中所示的许多组件类似于图7中所示的组件并且因此将使用类似的参考数字。另外，图9的抖动控制电路500的大部分操作类似于图7的抖动控制电路400的操作。
在图9所示的示例中，抖动控制电路500被配置为接收四个输入信号：1)位试验结果(作为示例示为“b0”)；2)来自控制逻辑(例如图2的SAR逻辑控制电路106)的抖动选择信号(“抖动_选择”)；3)两个伪随机信号PN1和PN2。抖动选择信号可以是例如随机信号、伪随机信号和斩波信号。
图9的抖动控制电路500还包括数字滤波器电路402A，例如累加器、积分器、计数器，数字滤波器电路402A被配置为累积多路复用器(“mux”)404A的输出的历史，例如，1和0的运行总计。在图9中，多路复用器404A的输出与值(例如，显示为-0.5)相加，并且被施加到数字滤波器电路402A的输入。如果多路复用器404A的输出是“1”，则累积增加，并且如果多路复用器404A的输出是“0”，则累积减少。
与图7的电路400相比，数字滤波器电路402A的输出耦合到两个量化器(量化器406A、502A)的输入，例如两个1位量化器。量化器406A将其输入(数字滤波器电路402A的输出)与值0进行比较，并且如果其输入大于或等于0，则将“1”输出到多路复用器504A的“0”输入。量化器502A的输出控制多路复用器504A。
量化器502A将其输入(数字滤波器电路402A的输出)与值0进行比较，并且如果其输入等于0则将“1”输出到多路复用器504A。即，如果累积的历史是0(例如，在数字滤波器电路402A中没有累积误差)，则来自量化器502A的控制信号选择伪随机输入信号PN1，其被施加到多路复用器504A的“1”输入并且如果抖动信号选择电容器C1a以接收抖动信号则施加到电容器C1a(如上面参考图7所述)。
如果量化器502A将其输入(数字滤波器电路402A的输出)与值0进行比较，并且如果其输入不等于0则向多路复用器504A输出“0”(例如，在数字滤波器电路402A中没有累积误差)，那么，如果抖动信号选择电容器C1a以接收抖动信号，则应用于多路复用器504A的“0”输入的量化器406A的反相输出被施加到电容器C1a(如上面参考图7所述)。
由抖动选择信号控制的多路复用器404A被配置为：1)在其“1”输入处接收多路复用器504A的输出，以及2)在其“0”输入处接收比较器判定，例如，图2的位试验结果“b0”。抖动选择信号通过选择第一和第二输入中的一个来选择哪个电容器(例如，C1a或C1b)接收抖动信号以及哪个电容器接收比较器决定的结果，例如位试验结果“b0”。
如果抖动选择信号是“0”，则根据比较器决定设置电容器C1a，例如位试验结果“b0”。如果抖动选择信号是“1”并且累积历史不等于0，则基于量化器404A的输出将抖动信号施加到电容器C1a。
抖动控制电路500的底部包括与图9的顶部类似的部件，并且以与上述类似的方式操作。出于简明的目的，将不详细描述抖动控制电路500的底部。抖动控制电路500的底部包括多路复用器504B，用于在其“1”输入端接收第二伪随机信号PN2，在其“0”输入端接收量化器406B的输出，用于在其“0”输入端接收多路复用器504B的输出的多路复用器404B，在其“1”输入端接收比较器决定(例如，位试验结果“b0”)，以及接收数字滤波器电路402B。
应注意，底部以与顶部互补的方式操作。例如，如果抖动选择信号是“0”，则抖动控制电路500：1)根据比较器决定设置电容器C1a，例如，使用位试验结果“b0”，以及2)设置电容器C1b以接收抖动信号，如上所述。
图10是描绘图9的抖动控制电路500的操作的流程图。流程图550在判定框552处开始。如果抖动选择信号等于0(判定框552的“是”分支)，则在在方框554，图9的抖动控制电路500可以根据比较器决定(例如，使用位试验结果“b0”)设置电容器，例如图9的电容器C1a。如果抖动选择信号不等于0(判定框552的“否”分支)，则流程图移动到判定框556。
在判定框556，如果图9的抖动控制电路500确定数字滤波器电路402A的累积历史等于0(判定框556的“是”分支)，则在框558，图9的抖动控制电路500可以根据伪随机模式设置C1a电容器，例如，使用图9中的PN1。如果图9的抖动控制电路500确定数字滤波器电路402A的累积历史不等于0(判定框556的“否”分支)，则流程图移动到判定框560。
在判定框560，如果图9的抖动控制电路500确定数字滤波器电路402A的累积历史大于0(判定框560的“是”分支)，则在框562处，图9的抖动控制电路500可以将C1a电容设置为“0”。如果图9的抖动控制电路500确定数字滤波器电路402A的累积历史不大于0(判定框560的“否”分支)，则在框564，图9的抖动控制电路500可以将C1a电容设置为“1”。
图10中的流程图描述了图9的顶部的操作。图9的底部部分将以类似的方式操作，但是以互补的方式操作。例如，如果抖动选择信号等于1，则图9的抖动控制电路500可以根据比较器决定(例如，使用位试验结果“b0”)设置图9的电容器C1b。
图11是可用于实现本发明的各种技术的抖动控制电路600的另一实例的示意图。抖动控制电路600是图2中的抖动控制电路210A、210B的示例。图11的抖动控制电路600可以包括混洗电路602。如图11所示，抖动控制电路600可以接收比较器决定，例如，位试验结果“b0”，它也是混洗电路602的输入。混洗电路602(和抖动控制电路600)具有两个输出，即信号“sel0”和“sel1”，它们分别耦合到并驱动电容器C1a和C1b。
图11的抖动控制电路600还包括数字滤波器电路604，例如累加器、积分器、计数器，数字滤波器电路604被配置为累积混洗电路602的输出的历史，例如，1和0的运行总和。在图11中，混洗电路602的两个输出，即信号“sel0”和“sel1”，用一个值求和，例如，显示为-1，并加到数字滤波器电路604的输入端。
数字滤波器电路600的输出耦合到量化器606的输入，例如1位量化器。量化器606将其输入(数字滤波器电路604的输出)与值0进行比较，并且如果其输入等于0则输出“1”。量化器606的输出由反相器608反相并馈送到混洗电路602作为抖动信号“抖动0”。
如上所述，数字滤波器电路600累加信号“sel0”和“sel1”的1和0的运行总和，其中两个信号之一是比较器决定的结果，例如，位试验结果“b0”，另一个是抖动信号。理想地，电容器C1a和C1b中的一个被设置为“1”而另一个电容器被设置为“0”，因此，数字滤波器电路604中的累积为零。数字滤波器电路604向量化器606输出“0”。量化器606输出“1”，其在被反相器608反相之后是施加到混洗电路602的输入的抖动信号“0”。
混洗电路602试图调制任何聚合误差，例如累积历史，而不是调制各个电容器，例如电容器C1a和C1b。通过混洗抖动信号(来自反相器608)和比较器决定信号(例如，位试验结果“b0”)，混洗电路602试图使电容器(例如，电容器C1a和C1b)随时间看起来相同，尽管由于制造错误，它们可能不匹配。使用混洗电路，调制任何失配。
图12是可用于实现本公开的各种技术的混洗电路602的示例的示意图。混洗电路602可以接收两个输入，即抖动信号“d0”(例如，图11中的“抖动0”)和比较器决定“b0”的结果，例如位试验结果。“逻辑1”电路610将输入代码映射到输出温度计代码。输入代码与输出代码的“逻辑1”电路映射示例如下表1所示：
表1
抖动信号“d0” 比较器决定“b0” 温度计代码“therm_代码”
0 0 00
0 1 01
1 0 01
1 1 11
如图12所示，温度计代码“therm_code”可以应用于桶形移位器电路612，其移动温度计代码以产生噪声形状的混洗输出，其被施加到电容器C1a和C1b。尽管示出了桶形移位器电路，但是可以使用其他电路，包括蝶形混洗器。以这种方式，抖动控制电路，例如图11的抖动控制电路600，可以包括抖动控制的混洗电路，以向阵列中的电容器提供噪声整形的抖动，例如图2的电容器C1a和C1b。
如上所述，由于制造误差，电容器可能不匹配。例如，假设电容器C1a具有C+ΔC1a的电容，并且电容器C1b具有C+ΔC1b的电容。两个电容器的平均误差ΔC等于(ΔC1a+ΔC1b)/2，使得电容器C1a和C1b平均具有C+ΔC的电容。使用等效电容C+ΔC，图11的抖动控制电路600的操作的示例在下面的表2中示出：
表2
<u></u> <u>抖动0(n)</u> <u>b0(n)</u> <u>ACC(n)</u> <u>累积充电误差</u>
<u>初始状态</u> <u></u> <u></u> <u>0</u> <u>0</u>
<u>n＝0</u> <u>0</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝1</u> <u>1</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝2</u> <u>1</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝…</u> <u>1</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝N</u> <u>1</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
在上面表2中所示的示例中，“ACC(n)”是数字滤波器电路的累积或输出，例如图11的数字滤波器电路604。这里，位试验结果“b0”总是0，因此ACC(n)保持在-1。在N个周期内由两个电容器贡献的平均误差等于(-ΔC)/N。如果N足够大，则平均误差接近0。当信号不是非常繁忙且位试验结果在样本之间相同时，更可能发生这种情况。
图11的抖动控制电路600的操作的另一个例子如下表3所示：
表3
<u></u> <u>抖动0(n)</u> <u>b0(n)</u> <u>ACC(n)</u> <u>累积充电误差</u>
<u>初始状态</u> <u></u> <u></u> <u>0</u> <u>0</u>
<u>n＝0</u> <u>0</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝1</u> <u>1</u> <u>1</u> <u>0</u> <u>0</u>
<u>n＝2</u> <u>0</u> <u>0</u> <u>-1</u> <u>-ΔC</u>
<u>n＝3</u> <u></u> <u></u> <u></u> <u></u>
<u>n＝…</u> <u></u> <u></u> <u></u> <u></u>
<u>n＝N</u> <u>1</u> <u>0</u> <u>0</u> <u>0</u>
在上面表3中所示的示例中，“ACC(n)”是数字滤波器电路(例如，图11的抖动滤波器电路604)的累积或输出。这里，位试验结果“b0”正忙并且从样本变为样本。在N个周期内由两个电容器产生的平均误差为0。当信号繁忙且位试验结果因样本而异时，更可能发生这种情况。
图13是可用于实现本发明的各种技术的抖动控制电路700的另一实例的示意图。抖动控制电路700是图2中的抖动控制电路210A、210B的示例。图13的抖动控制电路700类似于图11的抖动控制电路600，并且类似的附图标记用于类似的组件。在图13中，与图11的电路600相比，数字滤波器电路604耦合到混洗电路602的输入。图13的抖动控制电路700的操作类似于图11的抖动控制电路600的操作，并且为了简明起见，因此将不再描述。
图14是可用于实现本发明的各种技术的抖动控制电路的另一实例的示意图。图14的抖动控制电路800是说明图11和13的抖动控制电路可以扩展到任意数量的位的概括图。图14的抖动控制电路800可以包括混洗电路802和调制器电路804，其可以包括数字滤波器电路、量化器和反相器，如上所述。
图14的抖动控制电路800可以接收比较器决定的结果，例如位A1-An，以及由调制器电路804产生的抖动信号，例如抖动信号B1-Bn。混洗电路802可以混洗接收信号并将混洗信号输出到阵列的电容器。
图15是图14中的抖动控制电路的示例的示意图，其可用于实现本公开的各种技术。图15的电路900包括耦合到混洗电路802的二进制到温度计(“bin2therm”)代码电路902。比较器决定“b0”和“b1”，例如位试验结果，由bin2therm电路XX接收，转换为温度计代码，并馈送到混洗电路802。在图15所示的非限制性示例中，混洗电路802输出位试验结果，例如“b0”、“b1”，作为信号“sel_0”通过“sel_5”，它们被应用于相应的电容器C。
调制器电路804可以包括求和电路904、累加器电路906、量化器电路908，例如1位量化器，以及反相器910。基于累加器电路906中的值，确定抖动值，例如，1位抖动值。如图15所示，调制器804的输出耦合到混洗电路802的输入，并且抖动信号可以控制由混洗电路802选择的三个电容器。如上所述，抖动信号试图使累加器值朝零，例如平衡。当累加器中的值为零时，可以将随机抖动位应用于混洗电路802。
图16是图14中的抖动控制电路的另一示例的示意图，其可用于实现本发明的各种技术。图16的电路1000包括耦合到混洗电路802的二进制到温度计(“bin2therm”)代码电路902。比较器决定“b0”和“b1”，例如位试验结果，由bin2therm电路XX接收，转换为温度计代码，并馈送到混洗电路802。在图15所示的非限制性示例中，混洗电路802输出位试验结果，例如“b0”、“b1”，作为信号“sel_0”通过“sel_5”，它们被应用于相应的电容器C。
调制器电路804可以包括求和电路904、累加器电路906、量化器电路908，例如1位量化器，以及映射电路1002。映射电路XX可以基本上用作多位量化器。图16中描绘了示例输入-输出关系，例如温度计代码。基于累加器电路906中的值，确定三个抖动位。抖动信号的三个抖动位可以分别控制由混洗电路802选择的三个电容器。如上所述，抖动信号试图使累加器值朝向零，例如平衡。当累加器中的值为零时，可以将随机抖动位应用于混洗电路802。
图17是可用于实现本发明的各种技术的抖动控制电路1100的另一实例的示意图。抖动控制电路1100类似于图11的电路600，除了伪随机信号PN也应用于混洗电路。
图17的抖动控制电路1100可以包括混洗电路602。如图17所示，抖动控制电路1100可以接收比较器决定，例如位试验结果“b0”，其也是混洗电路602的输入。混洗电路602(和抖动控制电路1100)具有两个输出，即信号“sel0”和“sel1”，它们分别耦合到并驱动电容器C1a和C1b。抖动控制电路1100被配置为接收两个输入信号：1)位试验结果(作为示例示为“b0”)；2)施加到多路复用器1104的“1”输入端的伪随机信号PN。
图17的抖动控制电路1100还包括数字滤波器电路604，例如累加器、积分器、计数器，数字滤波器电路604被配置为累加多路复用器(“mux”)1104的输出的历史，例如，1和0的运行总计。多路复用器1104的输出与例如-0.1所示的值相加，并且被施加到数字滤波器电路604的输入。如果多路复用器604的输出是“1”，则累积增加，并且如果多路复用器604的输出是“0”，则累积减少。
数字滤波器电路604的输出耦合到两个量化器(量化器1106、1108)的输入，例如两个1位量化器。量化器1108将其输入(数字滤波器电路604的输出)与值0进行比较，并且如果其输入大于或等于0，则将“1”输出到多路复用器1104的“0”输入。量化器1108的输出控制多路复用器1104。
量化器1108将其输入(数字滤波器电路604的输出)与值0进行比较，并且如果其输入等于0则将“1”输出到多路复用器1104。即，如果累积历史为0(例如，在数字滤波器电路604中没有累积误差)，然后来自量化器1108的控制信号选择施加到多路复用器1104的“1”输入的伪随机输入信号PN以应用于混洗电路602。
如果量化器1108将其输入(数字滤波器电路604的输出)与值0进行比较，并且如果其输入不等于0则向多路复用器1104输出“0”(例如，在数字滤波器电路中没有累积误差)，然后，将应用于多路复用器1104的“0”输入的量化器1106的反相输出施加到混洗电路602。
当累加器604的值为0时，这意味着电容器C1a和C1b的总使用在“1”和“0”之间平衡，在累加器604之后，抖动0信号将由伪随机输入信号PN而不是由量化器1106随机决定。图17的优点可以是在所生成的抖动0信号位流中提供随机化以中断所生成的抖动0信号中的任何音调。
混洗电路602试图调制任何聚合误差，例如累积历史，而不是调制各个电容器，例如电容器C1a和C1b。通过混洗抖动信号(来自多路复用器1104)和比较器决定信号(例如，位试验结果“b0”)，混洗电路602试图使电容器(例如，电容器C1a和C1b)随时间看起来相同，尽管由于制造错误，它们可能不匹配。使用混洗电路，调制任何失配。
图17的抖动控制电路1100的操作的示例在下面的表4中示出：
表4
在上面表4所示的例子中，“ACC(n)”是数字滤波器电路的累加或输出，例如图17的抖动滤波器电路604。包括伪随机数信号PN。当累加器值为零时，抖动控制电路可以应用随机抖动，这可以帮助累加器输出对称。
图18是可用于实现本发明的各种技术的抖动控制电路1200的另一实例的示意图。图18的抖动控制电路1200类似于图17的抖动控制电路1100，并且类似的附图标记用于类似的部件。在图18中，与图17的电路1100相比，数字滤波器电路604耦合到混洗电路602的输出。图18的抖动控制电路1200的操作类似于图17的抖动控制电路1100的操作，为了简明起见，将不再描述。
各种注释
本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。
在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即包括除了在权利要求中的这一术语之后列出的元件之外的元件的系统、装置、物品、组合物、配方或过程仍被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。

Claims (20)

1.用于在采样阶段之后应用噪声整形的抖动的模数转换器(ADC)电路，所述ADC电路包括：
具有电容器阵列的数模转换器(DAC)电路；和
抖动控制电路，被配置为在采样阶段之后控制下列之间的选择：
至少两个电容器，包括：
所述阵列中的电容器用于接收抖动信号；和
所述阵列中的电容器用于将根据转换期间的比较器决定进行设置，
其中，在多次转换中，所述抖动控制电路被配置为改变选择哪个电容器接收所述抖动信号以及哪个电容器将根据转换期间的比较器决定来设置。
2.权利要求1所述的ADC电路，其中所述选择限制在至少两个电容器中的每一个被设置为1的次数和在先前的转换期间所述至少两个电容器中的每一个未被设置为0的次数之间的差异。
3.权利要求1所述的ADC电路，其中所述数字控制电路包括：
数字滤波器电路，被配置为累积或处理所述至少两个电容器中的每一个被设置为1的次数和在先前的转换期间所述至少两个电容器中的每一个未被设置为0的次数之间的差异，
其中所述抖动控制电路被配置为基于所述累积来控制电容器的选择以接收所述抖动信号。
4.权利要求3所述的ADC电路，其中所述抖动控制电路被配置为：
接收抖动选择信号和表示所述转换的位试验结果的信号(“bx”)；和
使用电容器选择信号(“selx”)控制所述阵列中至少两个电容器的状态，其中所述selx信号基于先前转换期间的抖动选择信号、所述bx信号和所述至少两个电容器的电容器使用。
5.权利要求4所述的ADC电路，其中当所述抖动选择信号是第一逻辑电平时，所述selx信号取决于所述bx信号，并且其中当所述抖动选择信号是第二逻辑电平时，所述selx信号取决于先前转换期间所述至少两个电容器的电容器使用。
6.权利要求4所述的ADC电路，其中所述抖动选择信号选自伪随机信号、随机信号和斩波信号。
7.权利要求4所述的ADC电路，其中所述抖动控制电路包括耦合到数字滤波器电路输出的限制电路，其中限制电路输出用于限制所述累积或处理。
8.权利要求7所述的ADC电路，其中所述限制电路被配置为将所述数字滤波器电路输出与限值进行比较，和
其中所述限制电路输出用于防止根据所述比较器设置选择所述阵列中的电容器。
9.权利要求4所述的ADC电路，其中所述抖动信号是基于所述累积或处理的随机抖动信号或抖动信号，
其中所述抖动控制电路还包括耦合到数字滤波器电路的条件电路，所述条件电路被配置为基于所述累积或处理来应用所述随机抖动信号或所述抖动信号。
10.权利要求9所述的ADC电路，其中所述条件电路被配置为当所述累积或处理等于值时应用所述随机抖动信号。
11.权利要求10所述的ADC电路，其中所述抖动控制电路被配置为控制电容器的选择以接收所述抖动信号来减小所述累积或处理的幅度。
12.权利要求1所述的ADC电路，其中至少两个电容器配对，使得当选择一个电容器来接收所述抖动信号时，根据所述比较器决定来设置另一个电容器。
13.权利要求1所述的ADC电路，其中所述抖动控制电路包括：
数字滤波器电路，被配置为累积或处理所述至少两个电容器被设置为1的次数和在先前的转换期间所述至少两个电容器被设置为0的次数之间的差异；和
耦合到所述数字滤波器电路输出的混洗电路，其中所述混洗电路的输出耦合到所述至少两个电容器，所述混洗电路被配置为：
接收所述抖动信号和表示位试验阶段的位试验结果的信号(“bx”)；
混洗接收的信号；和
将混洗的信号应用到所述混洗电路的输出。
14.一种在模数转换器(ADC)电路中在采样阶段之后应用噪声整形的抖动的方法，该方法包括：
提供具有电容器阵列的数模转换器(DAC)电路；
在所述采样阶段之后控制下列之间的选择：
至少两个电容器，包括：
所述阵列中的电容器用于接收抖动信号；和
所述阵列中的电容器用于将根据转换期间的比较器决定进行设置；和
在多次转换中，改变选择哪个电容器接收所述抖动信号以及哪个电容器将根据转换期间的比较器决定来设置。
15.权利要求14所述的方法，还包括：
限制在至少两个电容器中的每一个被设置为1的次数和在先前的转换期间所述至少两个电容器中的每一个未被设置为0的次数之间的差异。
16.权利要求14所述的方法，还包括：
累积或处理所述至少两个电容器被设置为1的次数和在先前的转换期间所述至少两个电容器被设置为0的次数之间的差异；
接收所述抖动信号和表示位试验阶段的位试验结果的信号(“bx”)；
混洗接收的信号；和
将混洗的信号应用到所述混洗电路的输出，其中所述混洗电路的输出耦合到所述至少两个电容器。
17.用于在采样阶段之后应用噪声整形的抖动的模数转换器(ADC)电路，所述ADC电路包括：
具有电容器阵列的数模转换器(DAC)电路；
构件，用于在采样阶段之后控制下列之间的选择：
至少两个电容器，包括：
所述阵列中的电容器用于接收抖动信号；和
所述阵列中的电容器用于将根据转换期间的比较器决定进行设置；和
构件，用于在多次转换中改变选择哪个电容器接收所述抖动信号以及哪个电容器将根据转换期间的比较器决定来设置。
18.权利要求17所述的ADC电路，其中用于在采样阶段之后控制选择的构件包括：
构件，用于累积或处理所述至少两个电容器被设置为1的次数和在先前的转换期间所述至少两个电容器被设置为0的次数之间的差异；
构件，用于接收所述抖动信号和表示位试验阶段的位试验结果的信号(“bx”)；和
构件，用于混洗接收的信号和将混洗的信号应用到所述至少两个电容器。
19.权利要求14所述的方法，还包括：
累积或处理至少两个电容器中的每一个被设置为1的次数和在先前的转换期间所述至少两个电容器中的每一个未被设置为0的次数之间的差异；
其中控制电容器的选择以接收抖动信号是基于所述累积或处理的。
20.权利要求19所述的方法，还包括：
接收抖动选择信号和表示所述转换的位试验结果的信号(“bx”)；和
使用电容器选择信号(“selx”)控制所述阵列中至少两个电容器的状态，其中所述selx信号基于先前转换期间的抖动选择信号、所述bx信号和所述至少两个电容器的电容器使用。
CN201910386534.5A 2018-05-10 2019-05-10 具有噪声整形的抖动的模数转换器 Active CN110474637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/975,885 2018-05-10
US15/975,885 US10333543B1 (en) 2018-05-10 2018-05-10 Analog-to-digital converter with noise-shaped dither

Publications (2)

Publication Number Publication Date
CN110474637A true CN110474637A (zh) 2019-11-19
CN110474637B CN110474637B (zh) 2023-02-21

Family

ID=66996569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910386534.5A Active CN110474637B (zh) 2018-05-10 2019-05-10 具有噪声整形的抖动的模数转换器

Country Status (3)

Country Link
US (1) US10333543B1 (zh)
CN (1) CN110474637B (zh)
DE (1) DE102019111869B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698091B (zh) * 2018-12-12 2020-07-01 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
US10911059B2 (en) * 2019-03-13 2021-02-02 Mediatek Inc. Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
CN101277111A (zh) * 2007-03-30 2008-10-01 恩益禧电子股份有限公司 抖动电路和具有抖动电路的模数转换器
CN101523727A (zh) * 2006-10-10 2009-09-02 模拟装置公司 用于改善模数转换器的动态非线性的抖动技术、以及具有改善的动态非线性的模数转换器
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US20140285370A1 (en) * 2011-12-28 2014-09-25 Panasonic Corporation Successive approximation ad converter and noise generator
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218259B2 (en) 2005-08-12 2007-05-15 Analog Devices, Inc. Analog-to-digital converter with signal-to-noise ratio enhancement
US8390502B2 (en) 2011-03-23 2013-03-05 Analog Devices, Inc. Charge redistribution digital-to-analog converter
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8766839B2 (en) 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
US10382048B2 (en) * 2015-05-28 2019-08-13 Analog Devices, Inc. Calibration of analog-to-digital converter devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
CN101523727A (zh) * 2006-10-10 2009-09-02 模拟装置公司 用于改善模数转换器的动态非线性的抖动技术、以及具有改善的动态非线性的模数转换器
CN101277111A (zh) * 2007-03-30 2008-10-01 恩益禧电子股份有限公司 抖动电路和具有抖动电路的模数转换器
EP2403144A1 (en) * 2010-06-30 2012-01-04 University of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
US20140285370A1 (en) * 2011-12-28 2014-09-25 Panasonic Corporation Successive approximation ad converter and noise generator
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准

Also Published As

Publication number Publication date
DE102019111869A1 (de) 2019-11-14
CN110474637B (zh) 2023-02-21
US10333543B1 (en) 2019-06-25
DE102019111869B4 (de) 2021-10-14

Similar Documents

Publication Publication Date Title
CN110474637A (zh) 具有噪声整形的抖动的模数转换器
CN103378861B (zh) 模数转换器系统和方法
CN108173546B (zh) 具有背景校准技术的模数转换器
CN105720981A (zh) 用于模数转换器的微处理器辅助校准
CN101044682B (zh) 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法
US9602119B1 (en) Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
CN107046424A (zh) 具有双转换的adc后台校准
WO2020226898A1 (en) Bit-ordered binary-weighted multiplier-accumulator
US9941897B1 (en) Digital-to-analog converter with improved linearity
JP2009232281A (ja) 逐次比較型ａ／ｄ変換器
JP2012104938A (ja) Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
CN106253901B (zh) 模拟数字转换装置及相关的校准方法及校准模块
US9300312B2 (en) Analog-digital converter
CN101388667B (zh) 可自我校准的数字模拟转换器及其方法
CN109728812A (zh) 噪声整形模数转换器
US5923275A (en) Accurate charge-dividing digital-to-analog converter
US7436341B2 (en) Digital/analog converting apparatus and digital/analog converter thereof
JP5904240B2 (ja) Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
CN104917528A (zh) Ad 变换电路
EP2169829B1 (en) Analog-to-digital converter and method for analog-to-digital conversion
CN101093997B (zh) Ad/da变换兼用装置
US8633847B2 (en) Analog-digital converter
US7705757B2 (en) Gain matching method and system for single bit gain ranging analog-to-digital converter
CN106301366B (zh) 模拟至数字转换装置及相关的校准方法与校准模块
EP3723292A1 (en) Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220104

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant