CN101263581A - 其上有碳化硅功率器件的半导体晶圆的处理方法 - Google Patents

其上有碳化硅功率器件的半导体晶圆的处理方法 Download PDF

Info

Publication number
CN101263581A
CN101263581A CNA2006800333696A CN200680033369A CN101263581A CN 101263581 A CN101263581 A CN 101263581A CN A2006800333696 A CNA2006800333696 A CN A2006800333696A CN 200680033369 A CN200680033369 A CN 200680033369A CN 101263581 A CN101263581 A CN 101263581A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
substrate
laser
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800333696A
Other languages
English (en)
Other versions
CN101263581B (zh
Inventor
A·阿加瓦尔
S·-H·睿
M·多诺弗里奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN101263581A publication Critical patent/CN101263581A/zh
Application granted granted Critical
Publication of CN101263581B publication Critical patent/CN101263581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了形成碳化硅半导体器件的方法。这些方法包括：在具有第一厚度的碳化硅衬底的第一表面上形成半导体器件；以及将承载衬底固定到碳化硅衬底的第一表面。承载衬底提供对碳化硅衬底的机械支撑。这些方法还包括：将碳化硅衬底减薄到小于第一厚度的厚度；在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成金属层；以及对金属层进行局部退火，以在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成欧姆接触层。碳化硅衬底经过分割，以提供分割为单个的半导体器件。

Description

其上有碳化硅功率器件的半导体晶圆的处理方法
技术领域
[0001]本申请要求2005年9月16日提交的标题为“其中有碳化硅功率器件的半导体晶圆以及这样形成的碳化硅功率器件的处理方法”的美国临时专利申请No.60/718140的权益和优先权，通过引用将其公开内容如同完整阐述地结合到本文。
[0002]本发明涉及微电子器件，具体而言，涉及碳化硅功率器件的制作。
背景技术
[0003]基于碳化硅(SiC)的功率半导体器件中的SiC衬底的厚度，可能影响在给定电流电平上操作器件所需的正向电压。具体而言，诸如SiC肖特基二极管、MOSFET、BJT、PiN二极管、n沟道IGBT、闸流管和/或垂直JFET之类的SiC器件的性能和/或操作可能受到厚SiC衬底的较高电阻的影响。例如，n型4H-SiC衬底可为各器件具有约1mohm-cm2的导通电阻率的原因。这可能构成600 V SiC肖特基二极管的导通电阻的约50％和/或300 V SiC肖特基二极管的导通电阻的约90％。P型4H-SiC衬底可能对器件的导通电阻增加约50-100mohm-cm2。因此，在p型SiC衬底上开发诸如GTO和n沟道IGBT之类的垂直器件是不可行的。
[0004]目前的SiC器件制作工艺通常采用较厚的(300-400微米)衬底。包括后侧欧姆接触层退火在内的制作处理可在衬底上生长的外延层上进行。由于在欧姆接触层形成后可能存在后续处理步骤，所以衬底通常厚到足以提供对外延层的充分机械支撑。但是，用作机械支撑的厚衬底可能会增加器件的电阻和/或热阻。
[0005]通过将离子注入在其上形成接触的SiC晶圆的表面，可在低温/室温下在SiC衬底上形成欧姆接触层。在一些传统方法中，欧姆接触层可通过将掺杂剂注入SiC晶圆的后侧来形成。但是，如果注入的掺杂了SiC的衬底在形成欧姆接触层之前减薄，则掺杂区可能在减薄期间被去除，这会使注入变得多余。因此，为最终形成欧姆接触层而淀积的金属在淀积到衬底时可能不具有欧姆性质，因为注入可能在后续步骤进行。例如，美国专利申请序号09/787189以及美国专利公开No.2002/0179910中论述了用以形成欧姆接触层的离子注入，其公开内容通过引用完整地结合到本文中。
发明内容
[0006]本发明的一些实施例的形成碳化硅半导体器件的方法包括：在具有第一厚度的碳化硅衬底的第一表面形成半导体器件；以及将承载衬底固定到碳化硅衬底的第一表面。承载衬底提供对碳化硅衬底的机械支撑。这些方法还包括：将碳化硅衬底减薄到小于第一厚度的厚度；在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成金属层；以及对金属层进行局部退火，以在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成欧姆接触层。将碳化硅衬底分割，以提供分割为单个的半导体器件。
[0007]将碳化硅衬底减薄的步骤可包括在承载衬底提供对碳化硅衬底的机械支撑的同时，对碳化硅衬底进行磨削和/或研磨。具体而言，将碳化硅衬底减薄的步骤可包括在承载衬底提供对碳化硅衬底的机械支撑的同时，采用切入进给(in-feed)和/或缓进给(creep feed)磨床对碳化硅衬底进行磨削。在一些实施例中，将碳化硅衬底减薄的步骤可包括在承载衬底提供对碳化硅衬底的机械支撑的同时，对碳化硅衬底进行蚀刻。
[0008]形成电子器件的步骤可包括在碳化硅衬底的第一表面上形成钝化层，将承载衬底固定到碳化硅衬底的第一表面的步骤可包括将承载衬底附着到钝化层上。
[0009]对金属层进行局部退火的步骤可包括将所淀积的金属层局部加热到足以使该金属层对于碳化硅衬底与第一表面相对的表面形成欧姆接触层的某个温度，但该温度低于使承载衬底与碳化硅衬底分离的温度。具体而言，局部加热所淀积金属层的步骤可包括对所淀积的金属层进行激光退火和/或对所淀积的金属层进行电子束退火。激光退火可包括照射具有高于SiC衬底的带隙的光子能量的激光，且激光退火可包括照射脉冲或连续波激光。
[0010]SiC衬底可包括4H SiC和/或6H SiC，激光退火可包括对所淀积的金属层施加激光。该激光可具有约248纳米到约308纳米的波长。
[0011]SiC衬底可包括6H SiC，可用约30纳秒持续时间的单脉冲来施加激光。可用约2.8焦耳/cm2的能量来施加激光。
[0012]SiC衬底可包括4H SiC，可用多个脉冲来施加激光。例如，可用各具约30纳秒持续时间的约五个脉冲来施加激光，并且可用约4.2焦耳/cm2的能量来施加激光。
[0013]这些方法还包括在欧姆接触层面上形成金属重叠层。金属重叠层可包括含Ti的粘合层、含Ni和/或Ti/W的阻挡层以及含Ag和/或Au的接合层。
[0014]将衬底减薄的步骤可包括将衬底减薄到约120微米或以下的厚度。在一些实施例中，将衬底减薄的步骤可包括将衬底减薄到约80微米到约100微米的厚度。
[0015]本发明的其它实施例的形成碳化硅半导体器件的方法包括如下步骤：在碳化硅衬底的表面形成外延层；在与碳化硅衬底相对的外延层的第一表面形成半导体器件；以及将承载衬底固定到外延层的第一表面。承载衬底可形成对外延层的机械支撑。这些方法还包括如下步骤：去除碳化硅衬底，以露出与第一表面相对的外延层的第二表面；在外延层的第二表面上形成金属层；对该金属层进行局部退火，以在外延层的第二表面上形成欧姆接触层；以及将该外延层与承载衬底分离。
[0016]去除碳化硅衬底的步骤可包括在承载衬底形成对外延层的机械支撑的同时，对碳化硅衬底进行磨削和/或研磨。具体而言，去除碳化硅衬底的步骤可包括在承载衬底形成对外延层的机械支撑的同时，用切入进给和/或缓进给磨床对碳化硅衬底进行磨削。在一些实施例中，去除碳化硅衬底的步骤可包括在承载衬底形成对外延层的机械支撑的同时，对碳化硅衬底进行蚀刻。
[0017]形成电子器件的步骤可包括在外延层的第一表面形成钝化层，将承载衬底固定到外延层的第一表面的步骤可包括将承载衬底附着到钝化层上。
[0018]对金属层进行局部退火的步骤可包括将所淀积的金属层局部加热到足以使金属层对于碳化硅衬底与第一表面相对的表面形成欧姆接触层的某个温度，但该温度低于承载衬底与外延层分离的温度。
[0019]本发明的其它实施例的形成碳化硅半导体器件的方法包括如下步骤：在具有大于约300微米的第一厚度的碳化硅衬底的第一表面形成半导体器件；以及将承载衬底固定到碳化硅衬底的第一表面。该承载衬底提供对碳化硅衬底的机械支撑。这些方法还包括如下步骤：将碳化硅衬底减薄到小于约150微米的厚度；以及在与减薄的碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成欧姆接触层。
[0020]形成欧姆接触层的步骤可包括：在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成金属层；以及对金属层进行局部退火，以在与碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成欧姆接触层。
[0021]对金属层进行局部退火的步骤可包括将所淀积的金属层局部加热到可足以使金属层对于碳化硅衬底与第一表面相对的表面形成欧姆接触层的某个温度，但该温度低于承载衬底与碳化硅衬底分离的温度。
[0022]局部加热所淀积金属层的步骤可包括对所淀积的金属层进行激光退火和/或用电子束照射金属层。
附图说明
[0023]本申请包含用以进一步理解本发明的附图，附图说明本发明的某些实施例，作为其组成部分结合到本申请中。附图包括：
[0024]图1A～1F是截面图，说明本发明的一些实施例的处理半导体晶圆的方法；
[0025]图2A～2D是截面图，说明本发明的一些实施例的处理半导体晶圆的方法；
[0026]图3A～3J是截面图，说明本发明的一些实施例的处理半导体晶圆的方法；以及
[0027]图4是传统SiC肖特基器件以及本发明的一些实施例的形成的SiC肖特基器件的电流对电压的曲线图。
具体实施方式
[0028]现在参照附图更全面地描述本发明，附图中表示本发明的实施例。但是，本发明不应当理解为限制于本文所述的实施例。提供这些实施例是为了使本公开全面和完整，对本领域的技术人员全面传达本发明的范围。附图中，为了清楚而放大了层和区域的厚度。类同的标记始终表示类同的部分。文中用“和/或”表示包括关联列举项目的一个或多个的任何或全部组合。
[0029]本文所使用的术语仅用于描述具体实施例，而不是要限制本发明。本文所使用的单数形式“一个(a、an)”和“该(the)”也用来包含复数形式，除非上下文明确说明。还要理解，在本说明中使用时，术语“包括(comprises和/或comprising)”表示存在所述特征、整数、步骤、操作、部分和/或组件；但并不排除存在或添加一个或多个其它特征、整数、步骤、操作、部分、组件和/或上述各项的组群。
[0030]不难理解，当例如层、区或衬底等部分被说成“在另一个部分上”或者“延伸到另一部分上”时，它可直接处于或者直接延伸到另外的部分上，或者也可存在中介的部分。相反，当某个部分被说成是“直接在另一个部分上”或者“直接延伸到另一部分上”时，则不存在中介部分。还要理解，当某个部分说成是“连接到”或“结合到”另一部分时，它可直接连接或结合到另外的部分，或者可存在中介部分。相反，当某个部分说成是“直接连接到”或者“直接结合到”另一部分时，则不存在中介部分。在整个说明中，类同的标记表示类同的部分。
[0031]参照示意说明本发明的理想化实施例的截面图(和/或平面图)来描述本发明的实施例。因此，例如由于制造工艺和/或公差引起的与图示的偏差是可能发生的。因此，本发明的实施例不应理解为限制到本文所示的区域的具体形状，而是将包括例如由制造引起的形状偏差。例如，表示为或描述为矩形的蚀刻区域通常具有圆形或弯曲特征。因此，图中所示的区域实际上是示意的，并且它们的形状不是要说明器件的区域的准确形状，也不是要限制本发明的范围。
[0032]除非另有说明，本文所用的所有术语(包括科技术语)都具有与本发明所属领域的技术人员普遍理解的同样的含义。还会理解，例如通用词典中定义的那些术语应认为具有与它们在本说明以及相干领域的上下文中的含义相一致的含义，并且不会以理想化或过分正式意义来理解，除非文中有明确定义。本领域的技术人员还会理解，某个结构或特征与另一个特征“相邻”固定的说法可具有位于该相邻特征之下或与其重叠的部分。
[0033]以下，参照半导体层和/或区来描述本发明的一些实施例，这些半导体层和/或区的特征在于具有诸如n型或p型之类的导电型，它表示层和/或区中的多数截流子浓度。因此，n型材料具有带负电荷的电子的多数平衡浓度，而p型材料则具有带正电荷的空穴的多数平衡浓度。某种材料可采用“+”或“-”来表示(如n+、n-、p+、p-、n++、n--、p++、p等那样)，以表明与另一个层或区相比的多数截流子的较大(“+”)或较小(“-”)浓度。但是，这种表示不意味着在层或区中存在多数或少数截流子的特定浓度。
[0034]本文所用的术语“欧姆接触层”表示具有与其关联的阻抗的接触，实质上在所有预计工作频率上，阻抗实质上由阻抗＝V/I的关系来给出(即，与欧姆接触层关联的阻抗实质上在所有工作频率上相同)，其中V是接触层两端的电压，I是电流。例如，在本发明的一些实施例中，欧姆接触层可能具有小于约10-3ohm-cm2，在一些实施例具有小于约10-4ohm-cm2的接触电阻率的接触。
[0035]如本文详细描述，本发明的实施例可提供通过例如从晶圆后侧来处理晶圆，以减少其中形成了碳化硅半导体器件的碳化硅晶圆的厚度，来处理半导体器件的半导体晶圆的方法。半导体晶圆一般具有两个平行的主表面。本文所用的术语晶圆的“后侧”意指与晶圆上形成了一个或多个半导体器件的表面相对的晶圆的主表面。
[0036]如图1A所示，晶圆(即衬底)100通常可具有约300微米至约400微米的厚度(t1)。多个半导体器件110在与晶圆100的后侧103相对的晶圆100的前侧102上形成。不难理解，多个半导体器件110可为碳化硅功率半导体器件，例如PIN二极管、MOSFET、IGBT等。半导体器件110可包括在晶圆100的前侧102形成的一个或多个碳化硅外延层/区。例如可通过外延生长和/或通过离子注入来形成该等层/区。器件110可包括具有用于双极动作的p-n结的激活区。在本发明的一些实施例中，器件110可包括不包含p-n结的多数截流子器件、如肖特基二极管。
[0037]在本发明的一些实施例中，晶圆和/或关联的外延层包括4H、6H、15R或3C多型的碳化硅，或者包括本领域的技术人员已知的另一种材料，例如硅、砷化镓、氮化镓、氮化铝、氮化铝镓、氧化镁(MgO)、铝酸镁(MgAl2O4)、镓酸锂(LiGaO2)、铝酸锂(LiAlO2)、氧化锌(ZnO)、铝酸镍(NiAl2O4)和/或蓝宝石。虽然器件110在图1A中表示为包括台面，但是不难理解，这些器件可不包括台面，必要时的器件隔离可通过例如结隔离、沟槽隔离和/或注入隔离等其它方法来实现。
[0038]器件110可包括例如基于碳化硅的功率半导体器件，例如SiC肖特基二极管、MOSFET、BJT、PiN二极管、n沟道IGBT、闸流管和/或垂直JFET。器件110还可包括p型衬底上的基于碳化硅的GTO以及n沟道IGBT。器件110也可包括其它类型的器件，因此，前面列出各器件不是为了限制。
[0039]图1A还说明在其上固定了粘合表面120的承载衬底105。粘合表面120可包括例如蜡和/或胶带。图1A中的箭头表明，使晶圆100(包括器件110)的前侧102与承载衬底105上的粘合表面120接触。承载衬底105可包括能够在后续处理步骤中对包括其上的器件110在内的晶圆100提供机械支撑的任何适当的材料。承载衬底105可包括例如蓝宝石、硅、铝、氧化铝和/或其它任何适当的材料。
[0040]如图1B所示，在本发明的一些实施例中，晶圆100(包括多个半导体器件110)同承载衬底105经由与多个半导体器件110接触的粘合层120结合在一起，使得可通过例如将承载衬底105装在磨床(未示出)中以可接近晶圆100的后侧103来进行加工。不难理解，包括其上的多个半导体器件110的晶圆100可利用本领域的技术人员已知的任何技术、如涂蜡来与承载衬底105结合，粘合层120可贴在多个半导体器件110上或贴在承载衬底105上。还会理解，术语“接触”包括直接接触和间接接触，例如，一个或多个中介部分(例如以上所述的粘合层)存在于晶圆100与承载衬底105之间，使得这两个部分可结合在一起，并且可在晶圆100由承载衬底105支撑的同时来处理晶圆100的后侧103。
[0041]参照图1C的实施例，在本发明的一些实施例中，晶圆100的后侧103被加工，以将晶圆100的厚度减小到小于t1的厚度t2，从而形成减薄的晶圆100’。
[0042]在本发明的一些实施例中，晶圆100的厚度用诸如切入进给或缓进给磨床等磨床来减薄。在本发明的其它实施例中，晶圆100的厚度用带或不带磨削的研磨、化学或反应性离子蚀刻或者这些方法的组合来减小。在本发明的又一些实施例中，蚀刻可用来处理减薄的晶圆的后侧，以降低可能由减薄操作而产生的对晶圆的损坏。例如在以下专利申请中描述了使晶圆减薄的方法：共同转让的美国专利申请序号10/987135，由Slater等人于2004年11月12日提交，标题为“处理其上具有发光器件(LED)的半导体晶圆后侧的方法以及这样形成的LED”(“Methods of Processing Semicondutor Wafer Backsides HavingLight Emitting Devices(LEDs)There on and LEDs so Formed”)；美国专利申请序号11/064798，由Edmond等人于2005年2月23日提交，标题为“高亮度抽取LED的衬底去除过程”(“Substrate Removal Processfor High Light Extraction LEDs”)；美国专利申请序号10/951042，由Edmond等人于2004年9月22日提交，标题为“高效III族氮化物-碳化硅发光二极管”(“High Efficiency Group III Nitride-Silicon CarbideLight Emitting Diode”)；美国专利申请序号11/037965，由Edmond等人于2005年1月18日提交，标题为“高输出小面积III族氮化物LED”(“High Output Small Area Group III Nitride LEDs”)；这些公开内容通过引用而结合到本文。
[0043]在本发明的一些实施例中，将晶圆100减薄到小于约150微米的厚度。在本发明的其它实施例中，将晶圆100减薄到小于约120微米的厚度。在本发明的又一些实施例中，将晶圆100减薄到从约80微米到约100微米或以下的厚度。在本发明的一些实施例中，采用切入进给磨床或缓进给磨床将晶圆100减薄。
[0044]一旦后侧103被加工而使晶圆100减到足够薄(得到减薄的晶圆100’)，例如可通过加热粘合层120从组合件中去除承载衬底105，以可移开减薄的晶圆100’及其上的多个半导体器件110，如图1D所示。在本发明的其它实施例中，可采用适当的溶剂和/或通过将该结构露出于紫外光，从组合件中去除承载衬底105。例如，可溶解或熔化粘合层120，以使承载衬底105与晶圆100’分离。
[0045]参照图1E的实施例，可采用例如以下专利申请中论述的局部退火在晶圆100’的后侧103形成欧姆接触层107：美国专利申请序号10/916113，标题为“金属-碳化硅欧姆接触层的局部退火以及这样形成的器件”(“Localized Annealing of Metal-Silicon Carbide OhmicContacts and Cevices So Formed”)，该案共同转让给本受让人，其公开内容通过引用而结合到本文中。不难理解，欧姆接触层可在晶圆100’结合到承载衬底105时在减薄的晶圆100’上形成。在本发明的一些实施例中，在从晶圆载具移开晶圆之后，在减薄的晶圆100’上形成欧姆接触层，如图1E所示。可在与欧姆接触层107相对的多个半导体器件110上形成欧姆接触层和/或焊接区(未示出)。
[0046]为了形成欧姆接触层107，在SiC衬底100’的与半导体器件110相对的后侧形成金属层。具体而言，可形成为约400埃至约110埃厚度的铂、钛或镍层。
[0047]然后采用局部退火技术、如激光退火来对金属层进行退火。在激光退火中，本文所述的用于对金属-SiC欧姆接触层进行退火的激光可为具有足以在金属层与减薄的SiC衬底100’的界面上形成金属硅化物材料的波长和强度的激光。例如，在使用6H SiC作为衬底的实施例中，可通过在具有约30纳秒持续时间的单脉冲中、以约2.8焦耳每平方厘米的能量来照射具有约248纳米至约308纳米波长的激光，来进行激光退火。在例如SiC衬底是4H SiC的本发明的其它实施例中，激光可具有约248纳米至约308纳米的波长，并在5个脉冲中施加的约4.2焦耳每平方厘米的能量，其中各脉冲具有约30纳秒的持续时间。在本发明的又一些实施例中，其它波长和能量可用于通过包含高于SiC衬底的带隙的光子能量的光吸收来提供金属层与SiC衬底的界面部位的退火。不难理解，也可采用脉冲和/或连续的环形激光器(loop laser)。
[0048]电子束退火可用作激光的备选方案。因此，电子束可用于对金属层与SiC衬底的界面部位进行退火，以在其上形成金属-SiC材料。
[0049]参照图1F的实施例，可通过例如剥落减薄的晶圆100’和/或采用划片机来部分或完全割穿整个晶圆100，使多个半导体器件110相互分离。例如，可用锯条130来割穿晶圆100’，以分离多个半导体器件110来进行封装。不难理解，锯条130可割穿整个晶圆100’，以在分离的多个半导体器件110之间的减薄晶圆100’上形成直边，或者基本上割穿减薄的晶圆100’，从而可通过沿锯条所形成的划线施加压力，使半导体器件110相互分离。
[0050]在本发明的一些实施例中，一层或多层可在衬底上形成到某个厚度，以可从这些层整体去除衬底。在一些实施例中，这些层可包括在衬底上生长的外延层。但是，这些层也可包括注入层。例如，在参照图2A-2D的实施例中，在其上形成了一个或多个外延层140的衬底100可通过粘合层120固定到承载衬底105上，如图2A所示。
[0051]如图1A～1F的实施例中那样，承载衬底105可包括蓝宝石、硅、氧化铝或者其它任何适当的材料，而粘合层120则可包括蜡、胶带或者其它任何适当的粘合材料。为了提供足够的机械稳定性，外延层140可生长到至少约3微米至约10微米或以上的厚度。
[0052]可采用诸如切入进给或缓进给磨床之类的磨床将衬底100从外延层140去除。在本发明的其它实施例中，可通过采用带或不带磨削的研磨、化学或反应性离子蚀刻或者这些方法的组合来去除晶圆100。磨削或其它减薄处理的选择能力，可使从衬底100到外延层140的过渡成为减薄的终止点。
[0053]可用例如上述的激光退火，在外延层140上形成欧姆接触层107。欧姆接触层107可在外延层140结合到承载衬底105时在外延层140上形成，如图2C所示。但是，在本发明的一些实施例中，可在从承载衬底105移开外延层140之后，在外延层140上形成欧姆接触层107。
[0054]外延层140然后可从承载衬底105移开，并进行切割(例如采用划片机130)，以形成分割为单个的器件150，如图2D所示。在一些实施例中，器件150可用作为对锯切的替代或补充的划裂工艺(scribe-and-break process)来分割(即分为单个器件)。
[0055]本发明的其它实施例如图3A-3J所示，其中说明本发明的一些实施例的肖特基二极管的形成。但是，不难理解，本发明的实施例的方法可用来制作许多不同类型的功率半导体器件，包括例如SiC MOSFET、BJT、PiN二极管、n沟道IGBT、闸流管和垂直JFET以及p型衬底上的GTO和n沟道IGBT。
[0056]参照图3A的实施例，外延层220在衬底210上形成，衬底210可具有约300微米至约400微米的初始厚度。在所示实施例中，外延层220包括具有从约3微米至约10微米厚度的n型碳化硅。但是，外延层220可具有其它厚度和/或导电类型。外延层220可包括用于所要得到的器件的多个外延层。衬底210可包括任何适当的碳化硅衬底。在一些实施例中，衬底210可包括对(0001)平面离轴8°切割的n+4H碳化硅衬底。
[0057]器件可在外延层220中如下地确定。首先，如图3B所示，可在外延层220中注入边缘终止区225，以将有效器件区227限定在终止区225内。在有效器件区227上形成包括肖特基接触层230的金属接触层(图3C)。在该结构的表面淀积场钝化层235。在本发明的一些实施例中，该钝化层可图案化为将肖特基接触层230露出，如图3D所示。但是，不难理解，在本发明的一些实施例中，钝化层235可不被图案化，直至下一处理步骤为止，例如在已去除晶圆载具之后。
[0058]现在参照图3E的实施例，晶圆载具250通过粘合层240固定到衬底210的前侧。如上所述，晶圆载具250可包括蓝宝石、硅、氧化铝或者其它任何适当的材料，而粘合层240则可包括蜡、胶带或者其它任何适当的粘合材料。
[0059]然后通过如上所述的磨削、研磨、化学或反应性离子蚀刻或者以上各项的组合，来使衬底210的后侧212减薄和/或去除。在图3A-3J所示的实施例中，衬底210具有初始厚度t1，随后减薄到小于t1的第二厚度t2，如图3F所示。在一些实施例中，初始厚度t1是从约300微米至约400微米，而第二厚度则是从约80微米至约100微米。在一些实施例中，衬底210可从外延层220完全去除。
[0060]参照图3G，欧姆接触层255可在减薄的晶圆210’的后侧形成。如图3H所示，可按上述方式对欧姆接触层255进行局部退火。可局部退火方式对减薄的晶圆210’的后侧的欧姆接触层255进行退火，而基本上不加热减薄的晶圆的前侧及关联的器件结构。例如，可采用激光退火对减薄的晶圆210’的后侧的欧姆接触层255进行退火，而不使晶圆载具250与外延层220分离。
[0061]不难理解，本文所述的用于对金属-SiC欧姆接触层进行退火的激光可为具有足以在金属层与SiC衬底的界面上形成金属硅化物材料的波长和强度的激光。例如，在使用6H SiC作为衬底的实施例中，可通过在具有约30纳秒持续时间的单脉冲中、以约2.8焦耳每平方厘米的能量照射具有约248纳米至约308纳米的波长的激光，来进行激光退火。在例如SiC衬底是4H SiC的本发明的其它实施例中，激光可具有约248纳米至约308纳米的波长以及在约5个脉冲中施加的约4.2焦耳每平方厘米的能量，其中各脉冲具有约30纳秒的持续时间。在本发明的又一些实施例中，其它波长和能量可用于通过包含高于SiC衬底的带隙的光子能量的光吸收来提供金属层与SiC衬底的界面部位的退火。不难理解，也可采用脉冲和/或连续的环形激光器。
[0062]电子束退火可用作激光的备选方案。因此，电子束可用于对金属层与SiC衬底的界面部位进行退火，以在其上形成金属-SiC材料。
[0063]后侧金属重叠层可贴在欧姆接触层255上，如图3I所示。后侧金属重叠层265可包括例如粘合、阻挡和接合层、如Ti/Ni/Ag和/或Ti/TiW/Au的叠层。
[0064]最后，如图3J所示，可通过加热粘合层240、采用适当的溶剂来溶解粘合层240和/或通过将粘合层240露出于紫外光，从外延层220中去除晶圆载具250。
[0065]根据本发明的实施例形成的器件可能呈现减小的导通电阻。具体而言，本发明的一些实施例可用于针对给定导通电阻减小器件面积，这样，对于碳化硅功率器件可产生更高的器件产量和/或更低的成本。
[0066]导通电阻的减小对于低压器件可能更为显著。例如，图4表示根据本发明的一些实施例形成的器件的300 V 4H-SiC肖特基二极管(曲线302)和传统SiC肖特基二极管(曲线300)的正向电流-电压(I-V)特性。具体而言，传统器件具有约400微米厚的衬底，而本发明的一些实施例的形成的器件仅为约100微米厚的衬底。二极管的额定电流为10A。电流-电压测量在室温下进行。如图4所示，在10A的正向电流上，传统二极管的正向电压降约为1.3V。相反，根据本发明的实施例形成的二极管的正向电压降在10A上约为1.02V，这表明了约23％的正向电压降低。从膝点电压(约0.7V)计算的电阻性压降从约0.6V减小到约0.3V，降低约50％。
[0067]以上，通过附图和说明公开了本发明的典型实施例，虽然采用了具体术语，但它们仅用于普通描述，而不是加以限制，本发明的范围在后附的权利要求书中规定。

Claims (34)

1.一种形成碳化硅半导体器件的方法，包括：
在具有第一厚度的碳化硅衬底的第一表面上形成半导体器件；
将承载衬底固定到所述碳化硅衬底的第一表面上；
使所述碳化硅衬底减薄到小于所述第一厚度的第二厚度；
在与所述碳化硅衬底的第一表面相对的减薄的碳化硅衬底上形成金属层；
对所述金属层进行局部退火，以在与所述碳化硅衬底的第一表面相对的所述减薄的碳化硅衬底上形成欧姆接触层；以及
分割所述碳化硅衬底，以提供分割为单个的半导体器件。
2.如权利要求1所述的方法，其特征在于，使所述碳化硅衬底减薄的步骤包括在所述承载衬底提供对所述碳化硅衬底的机械支撑的同时，对所述碳化硅衬底进行磨削和/或研磨。
3.如权利要求2所述的方法，其特征在于，使所述碳化硅衬底减薄的步骤包括在所述承载衬底提供对所述碳化硅衬底的机械支撑的同时，用切入进给和/或缓进给磨床对所述碳化硅衬底进行磨削。
4.如权利要求1所述的方法，其特征在于，使所述碳化硅衬底减薄的步骤包括在所述承载衬底提供对所述碳化硅衬底的机械支撑的同时，对碳化硅衬底进行蚀刻。
5.如权利要求1所述的方法，其特征在于，形成电子器件的步骤包括在所述碳化硅衬底的第一表面形成钝化层；将所述承载衬底固定到所述碳化硅衬底的第一表面上的步骤包括将所述承载衬底附着到所述钝化层上。
6.如权利要求1所述的方法，其特征在于，对所述金属层进行局部退火的步骤包括：
将所淀积的金属层局部加热到足以使所述金属层对于与所述第一表面相对的所述碳化硅衬底的表面形成欧姆接触层的某个温度，但该温度低于所述承载衬底从所述碳化硅衬底分离的温度。
7.如权利要求6所述的方法，其特征在于，局部加热所淀积金属层的步骤包括对所淀积的金属层进行激光退火
8.如权利要求7所述的方法，其特征在于，所述SiC衬底包括4HSiC和/或6H SiC；所述激光退火包括将激光照射在所淀积的金属层上，所述激光具有约248纳米至约308纳米的波长。
9.如权利要求8所述的方法，其特征在于，所述SiC衬底包括6HSiC，且所述激光以单脉冲施加。
10.如权利要求9所述的方法，其特征在于，所述单脉冲具有约30纳秒的持续时间。
11.如权利要求9所述的方法，其特征在于，所述激光以约2.8焦耳/cm2的能量施加。
12.如权利要求8所述的方法，其特征在于，所述SiC衬底包括4H SiC，且所述激光以多个脉冲施加。
13.如权利要求12所述的方法，其特征在于，所述激光以各具约30纳秒持续时间的约五个脉冲施加。
14.如权利要求12所述的方法，其特征在于，所述激光以约4.2焦耳/cm2的能量施加。
15.如权利要求7所述的方法，其特征在于，激光退火包括照射具有高于所述SiC衬底的带隙的光子能量的激光。
16.如权利要求7所述的方法，其特征在于，激光退火包括照射脉冲或连续波激光。
17.如权利要求6所述的方法，其特征在于，局部加热所淀积金属层的步骤包括用电子束照射所述金属层。
18.如权利要求1所述的方法，其特征在于，还包括在所述欧姆接触层上形成金属重叠层，其中，所述金属重叠层包括含Ti的粘合层、含Ni和/或Ti/W的阻挡层以及含Ag和/或Au的接合层。
19.如权利要求1所述的方法，其特征在于，使所述衬底减薄的步骤包括使所述衬底减薄到约120微米或以下的厚度。
20.如权利要求19所述的方法，其特征在于，使所述衬底减薄的步骤包括使所述衬底减薄到约80微米至约100微米的厚度。
21.一种形成碳化硅半导体器件的方法，包括：
在碳化硅衬底的表面形成外延层；
在与所述碳化硅衬底相对的所述外延层的第一表面形成半导体器件；
将承载衬底固定到所述外延层的第一表面；
去除所述碳化硅衬底，以露出与所述第一表面相对的所述外延层的第二表面；
在所述外延层的第二表面上形成金属层；
对所述金属层进行局部退火，以在所述外延层的第二表面上形成欧姆接触层；以及
将所述外延层从所述承载衬底分离。
22.如权利要求21所述的方法，其特征在于，去除所述碳化硅衬底的步骤包括在所述承载衬底提供对所述外延层的机械支撑的同时，对所述碳化硅衬底进行磨削和/或研磨。
23.如权利要求22所述的方法，其特征在于，去除所述碳化硅衬底的步骤包括在所述承载衬底提供对所述外延层的机械支撑的同时，用切入进给和/或缓进给磨床对所述碳化硅衬底进行磨削。
24.如权利要求21所述的方法，其特征在于，去除所述碳化硅衬底的步骤包括在所述承载衬底提供对所述外延层的机械支撑的同时，对所述碳化硅衬底进行蚀刻。
25.如权利要求21所述的方法，其特征在于，形成电子器件的步骤包括在所述外延层的第一表面形成钝化层；将所述承载衬底固定到所述外延层的第一表面的步骤包括将所述承载衬底附着到所述钝化层上。
26.如权利要求21所述的方法，其特征在于，对所述金属层进行局部退火的步骤包括：
将所淀积的金属层局部加热到足以使所述金属层对于与所述第一表面相对的所述碳化硅衬底的表面形成欧姆接触层的某个温度，但该温度低于所述承载衬底从所述外延层分离的温度。
27.一种形成碳化硅功率半导体器件的方法，包括：
在具有大于约300微米的第一厚度的碳化硅衬底的第一表面上形成半导体器件；
将承载衬底固定到所述碳化硅衬底的第一表面；
使所述碳化硅衬底减薄到小于约150微米的第二厚度；以及
在与所述减薄的碳化硅衬底的第一表面相对的所述减薄的碳化硅衬底上形成欧姆接触层。
28.如权利要求27所述的方法，其特征在于，形成所述欧姆接触层的步骤包括：
在与所述碳化硅衬底的第一表面相对的所述减薄的碳化硅衬底上形成金属层；以及
对所述金属层进行局部退火，以在与所述碳化硅衬底的第一表面相对的所述减薄的碳化硅衬底上形成欧姆接触层。
29.如权利要求28所述的方法，其特征在于，对所述金属层进行局部退火的步骤包括：
将所淀积的金属层局部加热到足以使所述金属层对于与所述第一表面相对的所述碳化硅衬底的表面形成欧姆接触层的某个温度，但该温度低于所述承载衬底从所述碳化硅衬底分离的温度。
30.如权利要求29所述的方法，其特征在于，局部加热所淀积金属层的步骤包括对所淀积的金属层进行激光退火
31.如权利要求30所述的方法，其特征在于，所述SiC衬底包括4H SiC和/或6H SiC；所述激光退火包括将激光照射在所淀积的金属层上，所述激光具有约248纳米至约308纳米的波长。
32.如权利要求31所述的方法，其特征在于，所述SiC衬底包括6H SiC，所述激光以具有约30纳秒持续时间的单脉冲来施加，并且所述激光以约2.8焦耳/cm2的能量来施加。
33.如权利要求31所述的方法，其特征在于，所述SiC衬底包括4H SiC，所述激光以各具有约30纳秒持续时间的约五个脉冲来施加，并且所述激光以约4.2焦耳/cm2的能量来施加。
34.如权利要求29所述的方法，其特征在于，局部加热所淀积金属层的步骤包括用电子束照射所述金属层。
CN2006800333696A 2005-09-16 2006-09-12 其上有碳化硅功率器件的半导体晶圆的处理方法 Active CN101263581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US71814005P 2005-09-16 2005-09-16
US60/718,140 2005-09-16
PCT/US2006/035516 WO2007035333A1 (en) 2005-09-16 2006-09-12 Methods of processing semiconductor wafers having silicon carbide power devices thereon

Publications (2)

Publication Number Publication Date
CN101263581A true CN101263581A (zh) 2008-09-10
CN101263581B CN101263581B (zh) 2010-09-29

Family

ID=37671124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800333696A Active CN101263581B (zh) 2005-09-16 2006-09-12 其上有碳化硅功率器件的半导体晶圆的处理方法

Country Status (7)

Country Link
US (2) US7547578B2 (zh)
EP (2) EP1935007B1 (zh)
JP (2) JP2009509339A (zh)
KR (2) KR20080046658A (zh)
CN (1) CN101263581B (zh)
TW (1) TWI411041B (zh)
WO (1) WO2007035333A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法
CN103579127A (zh) * 2012-07-20 2014-02-12 上海华虹Nec电子有限公司 硅片的键合方法
CN103907176A (zh) * 2011-12-02 2014-07-02 住友电气工业株式会社 制造半导体器件的方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法
CN106716600A (zh) * 2014-08-26 2017-05-24 住友重机械工业株式会社 半导体元件的制造方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
WO2018040562A1 (zh) * 2016-08-31 2018-03-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
CN110405546A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 晶圆减薄系统和相关方法
CN113097068A (zh) * 2021-03-31 2021-07-09 中国科学院微电子研究所 半导体器件的制备方法
CN115631994A (zh) * 2022-12-08 2023-01-20 苏州锴威特半导体股份有限公司 碳化硅肖特基二极管的衬底减薄方法和制作方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
WO2005098974A1 (en) * 2004-04-07 2005-10-20 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting diodes
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US8710510B2 (en) * 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
JP5436231B2 (ja) 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US20100327314A1 (en) * 2009-06-28 2010-12-30 Ping Huang Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
JP5856059B2 (ja) 2009-08-28 2016-02-09 ザ クリーブランド クリニック ファウンデーション 虚血組織を治療するためのｓｄｆ−１送達
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5554126B2 (ja) * 2010-04-06 2014-07-23 三菱電機株式会社 ＳｉＣ半導体素子の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
CA2781665A1 (en) * 2010-09-16 2012-03-22 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN103890955B (zh) 2011-07-27 2017-06-13 丰田自动车株式会社 半导体器件
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP6158468B2 (ja) 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
EP2783396B1 (en) * 2011-11-23 2017-01-11 Imec Method for forming metal silicide layers
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2013158986A2 (en) * 2012-04-19 2013-10-24 Carnegie Mellon University A metal-semiconductor-metal (msm) heterojunction diode
US20140048903A1 (en) * 2012-08-15 2014-02-20 Avogy, Inc. Method and system for edge termination in gan materials by selective area implantation doping
JP6131605B2 (ja) 2013-01-21 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9875935B2 (en) * 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6152701B2 (ja) * 2013-05-24 2017-06-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6210152B2 (ja) 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
WO2015163863A1 (en) * 2014-04-23 2015-10-29 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス
JP6350106B2 (ja) 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
DE102014222203B3 (de) * 2014-10-30 2016-03-10 Infineon Technologies Ag Überprüfung von Randschäden
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
CN108336090B (zh) * 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
KR102562658B1 (ko) 2017-02-20 2023-08-01 한국전기연구원 반도체 웨이퍼 시닝 방법
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
US10665680B2 (en) 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11289378B2 (en) 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226272A (ja) * 1985-03-29 1986-10-08 Toshiba Corp ウエ−ハ研削用砥石
JPH04321226A (ja) * 1991-04-22 1992-11-11 Kawasaki Steel Corp ウエハ製造装置
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
TW311927B (zh) * 1995-07-11 1997-08-01 Minnesota Mining & Mfg
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6462376B1 (en) 1999-01-11 2002-10-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Power MOS element and method for producing the same
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP2002075940A (ja) 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP2002203822A (ja) 2000-12-28 2002-07-19 Lintec Corp 脆性部材の加工方法および両面粘着シート
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP4097416B2 (ja) 2001-10-26 2008-06-11 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003229588A (ja) * 2002-02-01 2003-08-15 Canon Inc 薄膜半導体の製造方法及び太陽電池の製造方法
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040032735A1 (en) * 2002-08-19 2004-02-19 Hsiu-O Hsu Light source module with illumination uniformity
JP4360077B2 (ja) * 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
US20050025973A1 (en) * 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP4525048B2 (ja) 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
JP2007511105A (ja) 2003-11-12 2007-04-26 クリー　インコーポレイテッド 発光デバイス（ｌｅｄ）をその上に有する半導体ウエハ裏面を加工する方法およびその方法により形成されたｌｅｄ
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US8513686B2 (en) * 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804342B (zh) * 2010-11-01 2016-08-03 住友电气工业株式会社 半导体器件及其制造方法
CN102804342A (zh) * 2010-11-01 2012-11-28 住友电气工业株式会社 半导体器件及其制造方法
CN103907176A (zh) * 2011-12-02 2014-07-02 住友电气工业株式会社 制造半导体器件的方法
CN103907176B (zh) * 2011-12-02 2016-06-29 住友电气工业株式会社 制造半导体器件的方法
CN103579127A (zh) * 2012-07-20 2014-02-12 上海华虹Nec电子有限公司 硅片的键合方法
CN103579127B (zh) * 2012-07-20 2016-02-10 上海华虹宏力半导体制造有限公司 硅片的键合方法
CN104718604A (zh) * 2012-10-23 2015-06-17 富士电机株式会社 半导体装置的制造方法
CN106716600A (zh) * 2014-08-26 2017-05-24 住友重机械工业株式会社 半导体元件的制造方法
WO2018040562A1 (zh) * 2016-08-31 2018-03-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN107706096B (zh) * 2017-11-02 2024-03-15 芯合半导体(合肥)有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN110405546A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 晶圆减薄系统和相关方法
CN110405546B (zh) * 2018-04-27 2023-05-30 半导体元件工业有限责任公司 晶圆减薄系统和相关方法
CN113097068A (zh) * 2021-03-31 2021-07-09 中国科学院微电子研究所 半导体器件的制备方法
CN115631994A (zh) * 2022-12-08 2023-01-20 苏州锴威特半导体股份有限公司 碳化硅肖特基二极管的衬底减薄方法和制作方法
CN115631994B (zh) * 2022-12-08 2023-02-28 苏州锴威特半导体股份有限公司 碳化硅肖特基二极管的衬底减薄方法和制作方法

Also Published As

Publication number Publication date
EP1935007B1 (en) 2023-02-22
WO2007035333A1 (en) 2007-03-29
US7547578B2 (en) 2009-06-16
CN101263581B (zh) 2010-09-29
TW200717652A (en) 2007-05-01
EP2546865A3 (en) 2013-03-06
EP2546865A2 (en) 2013-01-16
US9349596B2 (en) 2016-05-24
TWI411041B (zh) 2013-10-01
JP2012178603A (ja) 2012-09-13
KR20130086057A (ko) 2013-07-30
EP2546865B1 (en) 2023-12-06
EP1935007A1 (en) 2008-06-25
KR20080046658A (ko) 2008-05-27
JP2009509339A (ja) 2009-03-05
US20070066039A1 (en) 2007-03-22
US20090233418A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101263581B (zh) 其上有碳化硅功率器件的半导体晶圆的处理方法
EP2502270B1 (en) Devices with crack stops
EP1692719B1 (en) Methods for preparing semiconductor substrates and dicing the same
US7282753B2 (en) Vertical conducting power semiconducting devices made by deep reactive ion etching
TWI304227B (en) Nitride semiconductor device and manufacturing method thereof
CN102106006B (zh) 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
TWI266462B (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
EP2388804B1 (en) Method for manufacturing semiconductor element
TW201115729A (en) Thin-film flip-chip series connected LEDs
US20130307123A1 (en) Semiconductor device having plurality of bonding layers and method of manufacturing the same
JP2006073619A (ja) 窒化物系化合物半導体発光素子
KR20080053180A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
KR101705389B1 (ko) 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장
CN104269470A (zh) 能够释放应力的垂直结构led薄膜芯片的制备方法及结构
WO2013036482A1 (en) Gan leds with improved area and method for making the same
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
CN218918893U (zh) 一种低热阻led芯片
JP2010205838A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2011192920A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant