CN103907176B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN103907176B
CN103907176B CN201280053287.3A CN201280053287A CN103907176B CN 103907176 B CN103907176 B CN 103907176B CN 201280053287 A CN201280053287 A CN 201280053287A CN 103907176 B CN103907176 B CN 103907176B
Authority
CN
China
Prior art keywords
electrode
semiconductor device
substrate
method manufacturing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280053287.3A
Other languages
English (en)
Other versions
CN103907176A (zh
Inventor
北林弘之
玉祖秀人
堀井拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103907176A publication Critical patent/CN103907176A/zh
Application granted granted Critical
Publication of CN103907176B publication Critical patent/CN103907176B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制备MOSFET(1)的方法，包括：制备碳化硅衬底(10)的步骤；形成与衬底(10)进行欧姆接触的漏电极(51)的步骤；以及形成与漏电极(51)的顶部接触的背表面焊盘电极(80)的步骤。在漏电极(51)形成步骤中，形成包括含有Ti和Si的合金的漏电极(51)。而且，所形成的背表面焊盘电极(80)被维持在300℃或更低的温度，直至MOSFET(1)制备完成。该配置使得能够条制备工艺的效率，同时实现电极间良好的粘附性。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，更特别地，涉及一种制造半导体器件的方法，以便提供有效的制造工艺，同时实现电极间良好的粘附性。
背景技术
近年来，为了在半导体器件中实现高击穿电压、低损耗等，已经开始采用碳化硅作为半导体器件的材料。碳化硅是带隙大于硅的宽带隙半导体，其已经常规地广泛地用作半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，半导体器件能够具有高击穿电压，降低的导通电阻等等。而且，有利地，与采用硅作为其材料的半导体器件相比，由此采用碳化硅作为其材料的半导体器件即使在高温环境下也具有较少劣化的特性。
采用碳化硅作为其材料的示例性半导体器件是诸如MOSFET(金属氧化物半导体场效应晶体管)的半导体器件，用于基于预定阈值电压，通过控制沟道区中反型层的出现/消失而导通和中断电流。构造MOSFET以致在具有通过引入期望杂质等而形成的有源区的衬底上形成氧化物膜、电极等等。为了提高器件的可靠性，需要衬底和各个电极之间良好的电接触以及电极之间的高粘附性。
在制造这种MOSFET的工艺中，对其中形成有有源区的衬底进行研磨、抛光或蚀刻以便减薄到期望厚度。随后，在研磨表面上，形成例如由Ni制成的接触电极(例如参见专利文献1)。由于进行例如采用激光照射的退火等的原因，接触电极与构成衬底的Si进行反应且因此被硅化，由此与衬底形成欧姆接触。在这种Ni基电极用作接触电极的情况下，能够在衬底和电极之间实现良好的电接触。但是，不利地，当对电极进行退火时，在电极表面上发生非晶碳的沉积以及不规则体的形成。这致使与将要形成在接触电极上的焊盘电极的粘附性劣化，结果是器件的可靠性降低(例如，参见非专利文献1)。
对于MOSFET的耐用性来说，存在以下问题。即，由于长期使用，具有高电阻的金属间化合物可能形成在接触电极和焊盘电极之间，导致难以稳定操作MOSFET。为了克服上述问题，例如已经针对构成接触电极和焊盘电极的金属材料的改进进行了研究(例如，参见专利文献2)。
引证文献列表
专利文献
PTL1：美国专利No.7,547,578
PTL2日本专利特开No.2010-272766
非专利文献
NPL1：ZheChuanFeng,JianH.Zhao，“Siliconcarbide:materials,processing,anddevices(碳化硅：材料，工艺和器件)”，第20卷，Taylor&Francis出版公司，2004，pp.203-280
发明内容
技术问题
而且，在制造MOSFET的工艺中，在形成焊盘电极之后执行热处理(烧结)，以便抑制由于接触电极和焊盘电极之间劣化的粘附性而造成的焊盘电极的脱离等等。具体地，在制造诸如MOSFET的半导体器件的工艺中，在形成焊盘电极之后执行热处理，以便抑制由于焊盘电极的脱离等造成的器件产率下降。不利地，这使得难以实现有效率的制造工艺。
鉴于上述问题提出本发明，且本发明的目的是提供一种制造半导体器件的方法，以便提供有效的制造工艺，同时实现电极间良好的粘附性。
问题的解决手段
根据本发明的制造半导体器件的方法包括步骤：制备由碳化硅制成的衬底；形成与衬底进行欧姆接触的接触电极；以及形成位于接触电极上并与其接触的焊盘电极。在形成接触电极的步骤中形成的接触电极由包含Ti和Si的合金制成。在形成焊盘电极的步骤中形成的焊盘电极被维持在300℃或更低的温度，直至完成半导体器件。
这里，在根据本发明的制造半导体器件的方法中，意图是使焊盘电极维持在300℃或更低的温度，直至完成半导体器件，更特别地，直至完成使用由碳化硅制成的衬底制造半导体器件并借助切分等将其分离成的单独的半导体器件。在分离成单独的半导体器件之后能够执行的安装步骤等中，不意图将焊盘电极维持在上述温度范围内。
本发明人已经对方案进行了详细研究，从而提供制造半导体器件的更有效的工艺，同时实现接触电极和焊盘电极之间良好的粘附性。因此，已经发现当包含Ti和Si的合金用作构成接触电极的材料时，能够在形成位于接触电极上并与其接触的焊盘电极之后，在不执行热处理的情况下实现电极间良好的粘附性。因此，构思了本发明。
在根据本发明的制造半导体器件的方法中，形成由包含Ti和Si的合金制成的接触电极。因此，在形成位于接触电极上并与其接触的焊盘电极之后，在不执行热处理的情况下，具体地，将焊盘电极维持在300℃或更低的温度，就能够实现接触电极和焊盘电极之间良好的粘附性。因此，根据本发明的制造半导体器件的方法，能够提供一种制造半导体器件的方法，由此能够提供有效的制造工艺，同时实现电极间良好的粘附性。
在制造半导体器件的方法中，在形成焊盘电极的步骤中形成的焊盘电极可被维持在100℃或更低的温度，直至完成半导体器件。因此，在根据本发明的制造半导体器件的方法中，即使在将焊盘电极维持在这种较低温度下时，也能实现接触电极和焊盘电极之间良好的粘附性。
在制造半导体器件的方法中，在制备衬底的步骤中制备的衬底可包括下述结构，其中当从平面图中观察时，每个均由单晶碳化硅制成的多个SiC衬底并排布置，且在一侧多个SiC衬底的主表面通过基层彼此连接。
因此，能够容易地制备衬底，其能够被处置为具有良好结晶性并具有较大直径的碳化硅衬底。因此，能够更有效的制造高质量半导体器件。
制造半导体器件的方法可在形成接触电极的步骤之前包括以下步骤：通过在衬底中形成有源区而制备第一中间衬底；通过在与要形成接触电极的衬底一侧相反的衬底一侧上形成电极层而制备第二中间衬底；使用粘合带通过将其上形成电极层的第二中间衬底的一侧粘合至粘合带来支撑第二中间衬底；以及在通过粘合带支撑第二中间衬底的情况下，在要形成接触电极的一侧上研磨衬底的主表面。形成接触电极的步骤可包括如下步骤：在第二中间衬底由粘合带支撑的情况下，在被研磨的主表面上形成包含Ti和Si的合金制成的金属层；以及通过加热金属层制备其中接触电极形成在第二中间衬底上的第三中间衬底。在形成焊盘电极的步骤中，在通过粘合带支撑第三中间衬底的情况下，通过将焊盘电极形成在接触电极上并与其接触来制备第四中间衬底。
因此，在由此被研磨的衬底的主表面上，能够更容易地形成接触电极和焊盘电极。
在制造半导体器件的方法中，在制备第三中间衬底的步骤中，可局部地加热金属层。以此方式，能够在加热金属层的同时抑制在相邻于金属层的区域中温度升高。
在制造半导体器件的方法中，在制备第三中间衬底的步骤中，可通过利用激光照射金属层而局部地加热金属层。以此方式，能够更容易地实现金属层的局部加热。
在制造半导体器件的方法中，形成接触电极的步骤可包括形成包括了Ti部分和Si部分的薄膜的步骤。因此，能够降低用于形成与衬底进行欧姆接触的接触电极的能量。
在制造半导体器件的方法中，可通过将Ti部分和Si部分彼此混合来形成薄膜。以此方式，能够降低用于形成与衬底进行欧姆接触的接触电极的能量。
在制造半导体器件的方法中，可通过将由Ti部分构成的层和由Si部分构成的层彼此堆叠来形成薄膜。以此方式，能够降低用于形成与衬底进行欧姆接触的接触电极的能量。
在制造半导体器件的方法中，薄膜可具有10nm或更大的膜厚。因此，能够稳定地生产薄膜。
在制造半导体器件的方法中，薄膜可包含含量不小于20体积％且不大于95体积％的Ti。以此方式，能够降低用于形成与衬底进行欧姆接触的接触电极的能量。
在制造半导体器件的方法中，薄膜可包含含量不小于50体积％且不大于70体积％的Ti。以此方式，能够进一步降低用于形成与衬底进行欧姆接触的接触电极的能量。
在制造半导体器件的方法中，在执行退火的步骤中，可通过利用激光照射薄膜来局部地加热薄膜。以此方式，能够在加热薄膜的同时抑制在相邻于薄膜的区域中温度升高。
在制造半导体器件的方法中，激光可具有不小于1.9J/cm2且不大于2.2J/cm2的能量密度。当激光照射中的能量密度是1.9J/cm2或更大时，能够实现良好的欧姆接触。同时，当激光照射中的能量密度是2.2J/cm2或更小时，能够抑制接触电极的表面粗糙度。
在制造半导体器件的方法中，激光可具有0.03mm2或更大的面积的照射束点。因此，能够以更短的时间来执行退火。
在制造半导体器件的方法中，激光的照射束点的面内功率分布可以处于±30％内。因此，能够抑制激光照射之后接触电极的表面粗糙度，这会致使提升接触电极和焊盘电极之间的粘附性。
在制造半导体器件的方法中，在激光扫描方向上激光的照射束点的各个扫描步长及其相邻照射线之间的间距宽度可等于或小于照射束点的直径的一半。因此能够充分减小衬底和接触电极之间的接触电阻。
发明的有益效果
如从上述说明中显而易见的，根据本发明中制造半导体器件的方法，能够提供一种半导体器件，以便提供一种有效的制造工艺，同时实现电极间良好的粘附性。
附图说明
图1是示意性示出制造MOSFET的方法的流程图。
图2是用于说明制造MOSFET的方法的截面示意图。
图3是用于说明制造MOSFET的方法的截面示意图。
图4是用于说明制造MOSFET的方法的截面示意图。
图5是用于说明制造MOSFET的方法的截面示意图。
图6是用于说明制造MOSFET的方法的截面示意图。
图7是用于说明制造MOSFET的方法的截面示意图。
图8是用于说明制造MOSFET的方法的截面示意图。
图9是用于说明制造MOSFET的方法的截面示意图。
图10是用于说明制造MOSFET的方法的截面示意图。
图11是用于说明制造MOSFET的方法的截面示意图。
图12是用于说明制造MOSFET的方法的截面示意图。
图13是用于说明制造MOSFET的方法的截面示意图。
图14是用于说明制造MOSFET的方法的截面示意图。
图15是示意性示出根据第二实施例的制造MOSFET的方法的流程图。
图16是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图17是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图18是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图19是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图20是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图21是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图22是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图23是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图24是用于说明根据第二实施例的制造MOSFET的方法的示意图。
图25是用于说明制造MOSFET的方法的截面示意图。
图26是用于说明制造MOSFET的方法的截面示意图。
图27是用于说明激光退火装置的构造的示意图。
图28是用于说明激光照射的照射束点的扫描方向的示意图。
图29是用于说明激光照射的照射束的能量强度分布的图表。
图30是用于说明测量各个示例的电极图案的接触电阻的方法的截面示意图。
图31是示出各个示例中的电极图案的接触电阻和能量密度之间关系的图表。
具体实施方式
下文参考附图说明本发明的实施例。在下述附图中，相同或相应的部分由相同的参考标记指定且不再赘述。而且，在本说明书中，单独的取向由[]表示，组取向由<>表示，且单独的平面由()表示，且组平面由{}表示。此外，负指数应当是通过将“-”(横杠)放置在数字之上而进行的晶体学表示，但是在本说明书中，其也能通过将符号置于数字之前来进行表示。
(第一实施例)
首先，将参考图1至图14说明第一实施例，即本发明的一个实施例中的制造半导体器件的方法。参考图1，作为步骤(S10)，首先执行衬底制备步骤。在本步骤(S10)中，执行下述步骤(S11)和(S12)以制备由碳化硅制成的衬底10。
首先，作为步骤(S11)，执行基衬底制备步骤。在本步骤(S11)中，参考图2，例如，切割由4H-SiC制成的晶锭(未示出)以制备由碳化硅制成并具有n型导电性(第一导电类型)的基衬底11。
随后，作为步骤(S12)，执行外延生长层形成步骤。在本步骤(S12)中，参考图2，借助外延生长在基衬底11的主表面11A上形成由碳化硅制成并具有n型导电性的半导体层20。以此方式，制备包括了基衬底11和半导体层20的衬底10。
随后，作为步骤(S20)，执行有源区形成步骤。在本步骤(S20)中，执行下述步骤(S21)和(S22)以制备第一中间衬底15，其中在衬底10中形成有源区。
首先，作为步骤(S21)，执行离子注入步骤。在本步骤(S21)中，参考图3，例如首先将Al离子注入包括了衬底10的主表面10A的区域中，由此在半导体层20中形成p型导电性(第二导电类型)的体区22。随后，例如，在比Al离子的注入深度浅的深度将P离子注入体区22中，由此形成n型导电性的源区23。随后，例如将Al离子进一步注入各个体区22中，由此形成接触区24，其相邻于对应的源区23，具有与源区23相同的深度，且具有p型导电性。而且，半导体层20具有其中没有形成体区22、源区23以及接触区24的区域。这个区域作为漂移区21。
随后，作为步骤(S22)，执行活化退火步骤。在本步骤(S22)中，加热衬底10以活化上述步骤(S21)中引入的杂质。因此，在其中引入有杂质的区域中产生期望的载流子。以此方式，制备了其中在衬底10中形成有源区的第一中间衬底15。
随后，作为步骤(S30)，执行电极层形成步骤。在本步骤(S30)中，参考图4至图8，制备第二中间衬底16，其中电极层100形成在与要在后续步骤(S70)中形成漏电极51的一侧相反的衬底10的一侧上。电极层100包括在下述步骤(S31)至(S36)中形成的栅极氧化物膜30、栅电极40、层间绝缘膜60、源电极50、前侧焊盘电极70以及钝化膜90。
首先，作为步骤(S31)，执行栅极氧化物膜形成步骤。在本步骤(S31)中，参考图4，在例如包含氧气的气氛下加热第一中间衬底15，由此形成由SiO2(二氧化硅)制成的栅极氧化物膜30，以便覆盖主表面10A。
随后，作为步骤(S32)，执行栅电极形成步骤。在本步骤(S32)中，参考图5，例如，LPCVD(低压化学气相沉积)方法用于将栅电极40形成在栅极氧化物膜30上并与其接触。栅电极40由包括杂质的多晶硅制成。
随后，作为步骤(S33)，执行层间绝缘膜形成步骤。在本步骤(S33)中，参考图6，例如，P(等离子体)-CVD方法用于形成由SiO2制成的层间绝缘膜60，以便覆盖栅极氧化物膜30和栅电极40。而且，如图6中所示，层间绝缘膜60形成为围绕栅电极40以及栅极氧化物膜30。
随后，作为步骤(S34)，执行源电极形成步骤。在本步骤(S34)中，参考图7，首先从其中要形成源电极50的区域去除部分层间绝缘膜60以及栅极氧化物膜30，由此形成其中暴露源区23和接触区24的区域。随后，例如，借助溅射在各个区域中形成由例如Ni、NiSi、TiSi或TiAlSi合金制成的金属层(未示出)。随后，加热金属层以硅化至少部分金属层，由此形成源电极50。
随后，作为步骤(S35)，执行前侧焊盘电极形成步骤。在本步骤(S35)中，参考图8，前侧焊盘电极70形成在源电极50上并与其接触。具体地，首先，例如，借助溅射将由Ta、TaN、Ti、TiN或TiW制成的第一电极层(未示出)形成在源电极50上并与其接触。随后，在第一电极层上形成由Al、AlSi(1％的Si含量)或AlSiCu(1％的Si含量以及0.5％的Cu含量)制成的第二电极层(未示出)。以此方式，形成前侧焊盘电极70，其由此构造为具有彼此堆叠的电极层。而且，作为第一电极层，可以形成有下述层，该层构造为具有彼此堆叠并由Ta和TaN制成的电极层。应当注意，通过采用Ti、TiN或TiW用于构成与源电极50接触的第一电极层的金属，能够进一步提升前侧焊盘电极70和源电极50之间的粘附性。
随后，作为步骤(S36)，执行钝化膜形成步骤。在本步骤(S36)中，例如，借助CVD方法形成由SiO2制成的钝化膜90以覆盖前侧焊盘电极70。以此方式，制备第二中间衬底16，其中包括栅极氧化物膜30、栅电极40、层间绝缘膜60、源电极50、前侧焊盘电极70以及钝化膜90的电极层100形成在第一中间衬底15上。
随后，作为步骤(S40)，执行前侧表面带粘合步骤。在本步骤(S40)中，参考图9，位于电极层100一侧的第二中间衬底16的主表面被粘合至粘合带6，由此通过粘合带6支撑第二中间衬底16。具体地，首先，制备由金属制成的环状环框架5。随后，设置粘合带6并保持在环框架5处以封闭延伸穿过环框架5的孔。借助由此被环框架5保持的粘合带6，粘合带6确保具备表面平滑性。随后，将第二中间衬底16放置在用于粘合的粘合带6上，以致位于电极层100一侧的其主表面接触粘合带6的粘合表面。因此，由此粘合至粘合带6的第二中间衬底16被保持在由环框架5的内周表面围绕的位置处。应当注意，能够采用具有各种构造的粘合带作为粘合带6，且一种示例性的、可使用的粘合带是采用聚酯作为其基材，采用丙烯酸粘合剂作为其粘合剂且采用聚酯作为其分隔物的粘合带。
随后，作为步骤(S50)，执行背侧表面研磨步骤。在本步骤(S50)中，在第二中间衬底16由粘合带6支撑时，对与电极层100相反的第二中间衬底16的主表面(基衬底11的主表面11B)进行研磨。具体地，参考图10，首先在环框架5的轴向上通过挤压构件7挤压与保持第二中间衬底16的粘合带6的一侧相反的粘合带6的主表面。因此，粘合带6弹性形变，由此通过粘合带6保持的第二中间衬底16的基衬底11的至少主表面11B从由环框架5的内周表面围绕的位置偏离。随后，抵靠诸如研磨器(未示出)的研磨装置的研磨表面挤压基衬底11的主表面11B，由此研磨基衬底11。因此，如图11中所示，将第二中间衬底16减薄至期望的厚度。
随后，作为步骤(S60)，执行带替换步骤。在本步骤(S60)中，在完成上述步骤(S50)且结束通过挤压构件7对粘合带6的挤压之后，粘合带6被替换。本步骤(S60)在本发明中的制造半导体器件的方法中不是必要步骤，但是通过替换可能会在由于弹性形变等而在步骤(S50)中损坏的粘合带6，能够预先避免由粘合带6的损坏而造成的问题。
随后，作为步骤(S70)，执行接触电极形成步骤。在本步骤(S70)中，执行下述步骤(S71)和(S72)以形成用作与衬底10进行欧姆接触的漏电极51。由此形成的漏电极51由诸如TiSi合金或TiAlSi合金这样包含Ti和Si的合金制成。
首先，作为步骤(S71)，执行金属层形成步骤。在本步骤(S71)中，由TiSi或TiAlSi合金制成的金属层形成在通过粘合带6支撑第二中间衬底16时在上述步骤(S50)中研磨的基衬底11的主表面11B上。例如，能够使用溅射执行本步骤(S71)。这样做，可根据需要使用冷却结构(未示出)冷却粘合带6、环框架5以及第二中间衬底16。而且，在完成本步骤(S71)之后，可替换粘合带6。粘合带6的这种替换在本发明中的制造半导体器件的方法中不是必要的，但是通过替换可能会在进直至步骤(S71)的制造工艺中被损坏的粘合带6，或者通过以适于后续步骤(S72)的另一粘合带6来替代它，能够预先避免由粘合带6的损坏等造成的问题。
接触电极形成步骤可包括形成包括了Ti部分和Si部分的薄膜的步骤。包括了Ti部分和Si部分的薄膜例如是通过将Ti部分和Si部分彼此混合而形成的薄膜52。这里，Ti部分是指其中存在多个Ti(钛)原子的区域，且Si部分是指其中存在多个Si(硅)原子的区域。“通过将Ti部分和Si部分彼此混合而形成薄膜52”的表达旨在表示，例如通过均匀混合Ti颗粒和Si颗粒而不是TiSi合金来形成薄膜。通过将Ti部分和Si部分彼此混合而形成的薄膜52例如可以是通过将Ti颗粒和Si颗粒彼此任意混合而形成的薄膜。
如图25中所示，薄膜52形成在由碳化硅制成的基衬底11上。而且，如图26中所示，包括了Ti部分和Si部分的薄膜可以是通过彼此堆叠由Ti部分构成的层53以及由Si部分构成的层54而形成的薄膜52。在本实施例中，由Ti部分构成的层53形成为接触由碳化硅制成的基衬底11，且由Si部分构成的层54形成在由Ti部分构成的层53上并与其接触。由Si部分构成的层54可形成为接触由碳化硅制成的基衬底11，且由Ti部分构成的层53可形成在由Si部分构成的层54上并与其接触。通过如上所述形成包括了Ti部分和Si部分的薄膜，能够降低用于形成与衬底进行欧姆接触的电极的能量。
薄膜52优选包括处于含量不小于20体积％且不大于95体积％的Ti部分。以此方式，能够降低用于形成与衬底进行欧姆接触的接触电极的能量。更优选地，薄膜包括处于含量不小于50体积％且不大于70体积％的Ti部分。以此方式，能够进一步降低用于实现欧姆接触的能量。而且，薄膜52优选具有10nm或更大的厚度t。因此，能够稳定地生产薄膜。
例如能够使用溅射形成薄膜52。具体地，在溅射腔中制备包含Ti的靶材以及包含Si的靶材。例如，在氩气气氛下，同时溅射Ti和Si，由此形成包括了Ti部分和Si部分的薄膜52。应当注意，在此溅射中可以使用其中已经预先调整了Ti和Si的比率的一个靶材。
随后，作为步骤(S72)，执行退火步骤。在本步骤(S72)中，参考图12，加热上述步骤(S71)中形成的金属层以制备其中漏电极51形成在第二中间衬底16上的第三中间衬底17。具体地，例如，用激光照射局部地加热金属层以硅化至少部分金属膜，由此形成漏电极51。通过由此采用激光照射作为加热金属层的方法，能够更容易地局部地加热金属层，同时抑制在相邻于金属层的区域中温度升高。因此，能够避免包含具有低熔点的Al以及粘合带6的电极层100的损坏。
而且，在退火步骤中，可以加热包括了Ti部分和Si部分的薄膜52以硅化至少部分薄膜52，由此形成与衬底进行欧姆接触的接触电极(漏电极51)。通过加热薄膜52，形成由包含Ti和Si的合金制成的接触电极(漏电极51)。为了加热薄膜52，可用激光照射执行激光退火。当用激光照射薄膜52时，局部加热薄膜52。以此方式，能够在加热薄膜52的同时抑制在相邻于薄膜52的区域中温度升高。
参考图27，下文说明激光退火装置的构造。激光退火装置包括激光器110、反射镜120、140，快门130、束成形透镜150以及可移动反射镜160。作为激光器110，例如使用YVO4固态激光器。从激光器110发射的激光被反射镜120、140反射以到达束成形透镜150。束成形透镜150对其成形以致激光点中的面内强度分布接近平坦状态。随后，穿过束成形透镜150的激光被可移动反射镜160反射以到达薄膜52。通过移动可移动反射镜160，薄膜52能够被在其上行进的激光扫描。应当注意，激光的照射能够通过开启或关闭快门130来进行控制。
参考图28，下文说明用激光的照射束进行扫描的方法。照射束点61在薄膜52的表面上行进。照射束点61例如具有不小于200μm且不大于300μm的直径。薄膜52表面上的照射束点61的面积优选是0.03mm2或更大。以此方式，能够缩短用于执行退火的时间。如图28中所示，照射束点61以下述方式移动：其与照射束点61的先前位置重叠。例如，在使用20kHz的脉冲激光通过1000mm每秒执行扫描的情况下，照射束点61的扫描步长x是50μm。在某一方向上(扫描方向)上执行扫描以致照射束点61的位置彼此重叠。在某一方向上借助照射束点61进行扫描的轨迹被称为“扫描线62”。当扫描线62的长度达到某一长度时，扫描方向反转90°。随后，其仅移动某一间距宽度y。此后，在反转90°之前且在与之前的扫描线62的扫描方向相反的方向上，平行于之前的扫描线62来执行借助照射束点61的扫描。应当注意，间距宽度y例如是100μm。间距宽度y优选等于或小于照射束点的直径的一半。以此方式，能够充分降低衬底和接触电极之间的接触电阻。
激光例如具有2.0J/cm2的能量密度。激光优选具有不小于1.9J/cm2且不大于2.2J/cm2的能量密度。当激光具有1.9J/cm2或更大的能量密度时，能够实现良好的欧姆接触。另一方面，当激光具有2.2J/cm2或更小的能量密度时，能够抑制接触电极的表面粗糙度。更优选地，激光具有不小于2.0J/cm2且不大于2.2J/cm2的能量密度。
借助穿过束成形透镜150的激光，薄膜52的表面中的激光照射能量强度的面内分布变小。激光的照射束点的激光照射能量强度的面内功率分布优选处于±30％以内。以此方式，能够抑制激光照射之后的接触电极的表面粗糙且能够提升接触电极和焊盘电极之间的粘附性。
参考图29，下文说明面内功率分布的定义。在图29中，横轴代表薄膜52的表面上的激光照射点的扫描方向(步长)，且纵轴代表激光照射的能量强度。如图29中所示，能量强度在激光束中的中心部分周围基本上恒定。能量强度b中的激光束的宽度b3，其是中心部分的平均能量强度的1/e2，对应于照射束点的直径。面内功率分布是指平坦区a3中的各个最大能量强度c和最小能量强度d与平均能量强度a的比值。在平坦区a3中，能量强度基本上是恒定的。
随后，作为步骤(S80)，执行背侧焊盘电极形成步骤。在本步骤(S80)中，参考图13，在通过粘合带6支撑第三中间衬底17时，背侧电极80形成在漏电极51上并与其接触。具体地，首先，例如借助溅射在漏电极51上形成由Ti、TiN、TiW或NiCr制成的第一电极层(未示出)。随后，也借助溅射，在第一电极层上形成由Pt或Ni制成的第二电极层(未示出)。随后，也借助溅射，在第二电极层上形成由Au或Ag制成的第三电极层(未示出)。以此方式，制备第四中间衬底18，其中由此具有上述电极层的堆叠结构的背侧焊盘电极80形成在漏电极51上。通过采用Ti、TiN、TiW或NiCr用于构成形成在漏电极51上并与其接触的第一电极层的金属，能够进一步提升背侧焊盘电极80和漏电极51之间的粘附性。
随后，作为步骤(S90)，执行翻转步骤。在本步骤(S90)中，参考图14，粘合带6被粘合到在背侧焊盘电极80一侧处的第四中间衬底18的主表面，且去除电极层100一侧的粘合带6。因此，如图14中所示，在第四中间衬底18从上述步骤(S80)中所示的状态翻转的情况下，由粘合带6支撑第四中间衬底18。因此，能够观察到第四中间衬底18的电极层100一侧，由此能够容易地执行以下步骤(S100)。
随后，作为步骤(S100)，执行切分步骤。在本步骤(S100)中，参考图14，在粘合带6在背侧焊盘电极80一侧被粘合至其主表面以便使用粘合带6支撑第四中间衬底18的情况下，在其厚度方向上切分第四中间衬底18，由此获得多个MOSFET1。例如可用激光切分或划片执行该切割。通过执行步骤(S10)至(S100)，制造MOSFET1，由此完成本实施例中的制造半导体器件的方法。因此，在本实施例中的制造半导体器件的方法中，在步骤(S80)中形成背侧焊盘电极80之后直至完成步骤(S100)的时间段期间，没有执行热处理或类似处理。具体地，在300℃或更低的温度下维持步骤(S80)中形成的背侧焊盘电极80直至通过最终步骤(S100)完成MOSFET1。
如上所述，根据本实施例中的制造半导体器件的方法，形成由TiSi或TiAlSi合金制成的漏电极51。因此，在将背侧焊盘电极80形成在漏电极51上并与其接触之后没有执行热处理的情况下，具体地，在将背侧焊盘电极80维持在300℃或更低的温度下，能够实现漏电极51和背侧焊盘电极80之间良好的粘附性。因此，根据本实施例中的制造半导体器件的方法，制造工艺能够是有效的，同时实现漏电极51和背侧焊盘电极80之间良好的粘附性。
而且，在本实施例中的制造半导体器件的方法中，可将步骤(S80)中形成的背侧焊盘电极80维持在100℃或更低的温度下直至完成MOSFET1。因此，在本实施例中的制造半导体器件的方法中，即使将背侧焊盘电极80维持在这样的较低温度下，也能实现漏电极51和背侧焊盘电极80之间的良好粘附性。
而且，在本实施例中的制造半导体器件的方法中，在第二中间衬底16由粘合带6支撑的情况下执行上述步骤(S50)、(S70)、(S80)以及(S100)，但是本发明中的制造半导体器件的方法不限于此。换言之，在执行步骤(S50)之后，可将第二中间衬底16与粘合带6分离。
(第二实施例)
下文说明本发明的另一实施例，即第二实施例。本实施例中的制造半导体器件的方法通过与第一实施例中的制造半导体器件的方法中基本相同的步骤来执行，且提供类似于第一实施例的效果。本实施例中的制造半导体器件的方法不同于第一实施例中的制造半导体器件的方法之处在于具有并排布置在基层上的多个SiC衬底的衬底用作基衬底。
下文说明本实施例中的制造半导体器件的方法。参考图15，首先，作为步骤(S10)，执行衬底制备步骤。在本步骤(S10)中，执行下述步骤(S11)和(S12)以制备由碳化硅制成的衬底10。
首先，作为步骤(S11)，执行组合衬底制备步骤。在本步骤(S11)中，参考图16，制备组合衬底14，其中当从平面图观察时，每个均由单晶碳化硅制成的多个SiC衬底12并排布置，且一侧上的多个SiC衬底12的主表面通过基层13彼此连接。一种可采用的示例性SiC衬底12是由诸如4H-SiC的六方碳化硅制成的衬底。同时，对于基层13来说，可采用由诸如金属的、不同于碳化硅的材料制成的衬底。但是，优选采用由碳化硅制成的衬底，以便抑制由于诸如热膨胀系数的物理属性上的差异而造成的衬底翘曲。而且，作为构成基层13的碳化硅，可采用多晶碳化硅或非晶碳化硅，但是优选采用诸如4H-SiC的六方碳化硅的单晶碳化硅。
而且，在本步骤(S11)中，可制备组合衬底14，其中多个SiC衬底12中每一个的、与它们通过基层13彼此连接的一侧相反的主表面12A都相对于{0001}面具有不小于50°且不大于65°的倾斜角。以此方式，能够容易地制造具有高沟道迁移率的MOSFET2。
随后，作为步骤(S12)，执行外延生长层形成步骤。在本步骤(S12)中，参考图17，在组合衬底14的各个SiC衬底12上形成由碳化硅制成并具有n型导电性的半导体层20。以此方式，制备包括了组合衬底14和半导体层20的衬底10。
随后，作为步骤(S20)，执行有源区形成步骤。在本步骤(S20)中，与第一实施例相同，执行离子注入步骤(S21)以及活化退火步骤(S22)以制备其中在衬底10中形成了有源区的第一中间衬底。
随后，作为步骤(S30)，执行电极层形成步骤。在本步骤(S30)中，参考图18，与第一实施例相同，执行栅极氧化物膜形成步骤(S31)，栅电极形成步骤(S32)，层间绝缘膜形成步骤(S33)，源电极形成步骤(S34)，前侧焊盘电极形成步骤(S35)以及钝化膜形成步骤(S36)以制备其中形成了电极层100的第二中间衬底16。
随后，作为步骤(S40)，执行前侧带粘合步骤。在本步骤(S40)中，参考图19，与第一实施例相同，位于电极层100一侧的第二中间衬底16的主表面粘合至粘合带6，由此通过粘合带6支撑第二中间衬底16。以此方式，如图19中所示，多个SiC衬底12由粘合带6支撑，在从平面图观察时，多个SiC衬底12并排布置。
随后，作为步骤(S50)，执行基层去除步骤。在本步骤(S50)中，与第一实施例相同，在通过粘合带6支撑第二中间衬底16的同时，对与电极层100相反的第二中间衬底16的主表面进行研磨。这里，在本实施例中，通过研磨第二中间衬底16的主表面，去除了基层13。具体地，参考图20，首先在环框架5的轴向上，通过挤压构件7挤压粘合带6的与其保持第二中间衬底16一侧相反的主表面。因此，第二中间衬底16的至少基层13从由环框架5的内周表面围绕的位置偏离。随后，通过将基层13压向研磨装置的研磨表面而对基层13进行研磨，由此如图21中所示，去除基层13。因此，在本实施例中，在通过粘合带6支撑第二中间衬底16的情况下执行步骤(S50)，由此避免通过去除基层13而使多个SiC衬底12彼此分离。因此，制造工艺能够变得更有效。
随后，作为步骤(S60)，执行带替换步骤。在本步骤(S60)中，与第一实施例相同，在完成步骤(S50)之后，替换可能由于弹性形变等而损坏的粘合带6。
随后，作为步骤(S70)，执行漏电极形成步骤。在本步骤(S70)中，参考图22，与第一实施例相同，执行金属层形成步骤(S71)和退火步骤(S72)。以此方式，制备第三中间衬底17，其中由TiSi或TiAlSi合金制成的漏电极51形成在通过去除第二中间衬底16中的基层13而暴露的SiC衬底12的主表面上。
随后，作为步骤(S80)，执行背侧焊盘电极形成步骤。在本步骤(S80)中，参考图23，与第一实施例相同，制备第四中间衬底18，其中背侧焊盘电极80形成在第三中间衬底17中的漏电极51上并与其接触。
随后，作为步骤(S90)，执行翻转步骤。在本步骤(S90)中，参考图24，与第一实施例相同，在翻转到步骤(S80)的状态下，第四中间衬底18由粘合带6支撑。
随后，作为步骤(S100)，执行切分步骤。在本步骤(S100)中，参考图24，与第一实施例相同，在通过粘合带6支撑第四中间衬底18的同时，在其厚度方向上切割第四中间衬底18，由此获得多个MOSFET2。通过执行上述步骤(S10)至(S100)，制造MOSFET2，因此完成本实施例中的制造半导体器件的方法。因此，与第一实施例中的制造半导体器件的方法相同，本实施例中的制造半导体器件的方法中，在步骤(S80)中形成背侧焊盘电极80之后直至完成步骤(S100)的时间段期间，没有执行热处理或类似处理。
如上所述，与第一实施例中的制造半导体器件的方法相同，在本实施例中的制造半导体器件的方法中，形成由TiSi或TiAlSi合金制成的漏电极51。因此，在形成背侧焊盘电极80之后，在不执行热处理的情况下实现漏电极51和背侧焊盘电极80之间的良好粘附性。因此，制造工艺能够是有效的。而且，在本实施例中的制造半导体器件的方法中，采用组合衬底14，其中当从平面图观察时，具有良好结晶性的多个SiC衬底12并排布置且通过基层13彼此连接。以此方式，能够容易地制备衬底10，衬底10能够被处置为具有良好结晶性的并具有较大直径的碳化硅衬底。因此，在本实施例中的制造半导体器件的方法中，采用具有这种较大直径的衬底10，由此实现制造半导体器件的更有效的工艺。
[示例]
在本示例中，制备以下四种类型的薄膜，每个形成在碳化硅衬底上，以便评估用于加热各个薄膜的激光退火中的能量密度与激光退火之后衬底和薄膜之间的接触电阻之间的关系。
首先，制备四种类型的样本，其中在n型碳化硅衬底上形成电极图案。如样本201那样制备的是由具有通过同时溅射Ti和Si而均匀混合Ti部分和Si部分的薄膜52构成的电极图案。薄膜52包含含量为50体积％的Ti。如样本202那样制备的是由其中由Ti部分构成的层53以及由Si部分构成的层54彼此堆叠的薄膜52构成的电极图案。薄膜52包含含量为55体积％的Ti。如样本203那样制备的是仅包括Ti部分的薄膜构成的电极图案。如样本204那样制备的是由其中由Ti部分构成的层53以及由Si部分构成的层54彼此堆叠的薄膜52构成的电极图案。这种薄膜包含含量为17体积％的Ti。上述样本201-204的各个电极图案适合具有1000埃的厚度。
参考图30，在其中由Ti部分构成的层53以及由Si部分构成的层54彼此堆叠的各个薄膜52中，由Ti部分构成的层53形成为接触SiC衬底12且由Si部分构成的层54形成在由Ti部分构成的层53上。通过同时溅射Ti和Si而获得的薄膜52形成为接触SiC衬底12。仅由Ti部分构成的薄膜55形成为接触SiC衬底12。
对各个电极都进行激光退火并借助TLM(传输线模型)方法评估接触电阻。具体地，分别具有上述电极结构的TLM电极图案被制备在具有1.5×1019cm-3的施主(N)浓度的n+层上，且在激光照射中的能量密度变化的情况下进行退火，以便关于由此变化的能量密度测量相应的接触电阻。
参考图31，下文说明接触电阻和能量密度之间的关系。
在通过同时溅射Ti和Si获得的样本201中，当激光照射中的能量密度更小(例如，约1.9J/cm2的能量密度)时，接触电阻更高。但是，随着激光照射中的能量密度增加，接触电阻突然降低。如图31中所示，当在约2.0J/cm2的能量密度下对样本201进行激光退火时，接触电阻最低。这里，这种低接触电阻表示SiC衬底12和电极图案之间的欧姆特性良好。换言之，当在约2.0J/cm2的能量密度下执行激光退火时，能够形成具有良好欧姆特性的接触电极。
在具有Ti部分和Si部分彼此堆叠的样本202的情况下，能够通过在约2.2J/cm2的能量密度下执行激光退火来形成具有良好欧姆特性的接触电极。与通过同时溅射Ti和Si形成的样本201相比，需要在更高的能量密度下执行激光退火，以便在具有Ti部分和Si部分彼此堆叠的样本202中获得良好的欧姆特性。
在仅由Ti部分构成的样本203中，即使改变能量密度也不会使接触电阻改变很多。而且，在能量密度是2.2J/cm2的条件下，样本203的接触电阻高于样本201和样本202的接触电阻。换言之，在能量密度是2.2J/cm2的条件下，样本201和样本202的每一个都具有比样本203更良好的欧姆特性。
将样本204和样本202之间进行比较，例如在能量密度是2.2J/cm2的条件下，样本202的接触电阻低于样本204。换言之，证实在每个均具有Ti部分和Si部分彼此堆叠的电极图案的情况下，随着Ti含量更高，能够形成具有更良好欧姆接触的接触电极。
如上所述，与仅由Ti部分构成的样本203相比，证实通过同时溅射Ti和Si获得的样本201以及具有Ti部分和Si部分彼此堆叠的样本202能够实现更低的接触电阻。而且，证实通过同时溅射Ti和Si获得的样本201能够在低于用于具有Ti部分和Si部分彼此堆叠的样本202的能量密度的退火条件下实现良好的欧姆特性。
本文公开的实施例和示例在各个方面都是说明性而非限制性的。本发明的范围由权利要求项进行定义，而不是由上述实施例进行定义，且旨在涵盖等效于权利要求项的范围和含义内的任何变型。
工业实用性
本发明中的制造半导体器件的方法特别有利地适用于需要提供有效的制造工艺同时能实现电极间良好的粘附性的制造半导体器件的方法。
附图标记列表
1，2：MOSFET；5：环框架；6：粘合带；7：挤压构件；10：衬底；10A，11A，11B，12A：主表面；11：基衬底；12：SiC衬底；13：基层；14：组合衬底；15：第一中间衬底；16：第二中间衬底；17：第三中间衬底；18：第四中间衬底；20：半导体层；21：漂移区；22：体区；23：源区；24：接触区；30：栅极氧化物膜；40：栅电极；50：源电极；51：漏电极；52：薄膜；53：由Ti部分构成的层；54：由Si部分构成的层；60：层间绝缘膜；61：照射束点；62：扫描线；70：前侧焊盘电极；80：背侧焊盘电极；90：钝化膜；100：电极层；110：激光器；120，140：反射镜；130：快门；150：束成形透镜；160：可移动反射镜。

Claims (14)

1.一种制造半导体器件(1)的方法，包括以下步骤：
制备由碳化硅制成的衬底(10)；
形成与所述衬底进行欧姆接触的接触电极(51)；以及
在所述接触电极上并且与所述接触电极接触地形成焊盘电极(80)，
形成所述接触电极的步骤包括执行退火的步骤，
在形成所述接触电极的步骤中形成的所述接触电极由包含Ti和Si的合金制成，
在形成所述焊盘电极的步骤中形成的所述焊盘电极被维持在300℃或更低的温度，直至完成所述半导体器件，
其中形成所述接触电极的步骤包括形成包括有Ti部分和Si部分的薄膜(52)的步骤，
其中在执行所述退火的步骤中，通过用激光照射所述薄膜来局部地加热所述薄膜，并且
其中所述激光具有不小于1.9J/cm2且不大于2.2J/cm2的能量密度。
2.根据权利要求1的制造半导体器件的方法，其中在形成所述焊盘电极的步骤中形成的所述焊盘电极被维持在100℃或更低的温度，直至完成所述半导体器件。
3.根据权利要求1或2的制造半导体器件的方法，其中在制备所述衬底的步骤中制备的所述衬底包括下述结构：当从平面图中观察时，每个均由单晶碳化硅制成的多个SiC衬底(12)并排布置并且在一侧的所述多个SiC衬底的主表面通过基层(13)彼此连接。
4.根据权利要求1或2的制造半导体器件的方法，在形成所述接触电极的步骤之前，还包括以下步骤：
通过在所述衬底中形成有源区来制备第一中间衬底(15)；
通过在与所述衬底的要形成所述接触电极的一侧相反的所述衬底的一侧上形成电极层(100)来制备第二中间衬底(16)；
使用粘合带(6)，通过将所述第二中间衬底的形成有所述电极层的一侧粘合至所述粘合带，来支撑所述第二中间衬底；以及
在通过所述粘合带支撑所述第二中间衬底的情况下，在要形成所述接触电极的一侧研磨所述衬底的主表面，其中：
形成所述接触电极的步骤包括以下步骤：
在所述第二中间衬底由所述粘合带支撑的情况下，在被研磨的所述主表面上形成由包含Ti和Si的合金制成的金属层，以及
通过加热所述金属层来制备在所述第二中间衬底上形成有所述接触电极的第三中间衬底(17)，并且
在形成所述焊盘电极的步骤中，在通过所述粘合带支撑所述第三中间衬底的情况下，通过将所述焊盘电极形成在所述接触电极上并且与所述接触电极接触来制造第四中间衬底(18)。
5.根据权利要求4的制造半导体器件的方法，其中在制备所述第三中间衬底的步骤中，局部地加热所述金属层。
6.根据权利要求5的制造半导体器件的方法，其中在制备所述第三中间衬底的步骤中，通过用激光照射所述金属层来局部地加热所述金属层。
7.根据权利要求1或2的制造半导体器件的方法，其中通过将所述Ti部分和所述Si部分彼此混合来形成所述薄膜。
8.根据权利要求1或2的制造半导体器件的方法，其中通过将由所述Ti部分构成的层(53)和由所述Si部分构成的层(54)彼此堆叠来形成所述薄膜。
9.根据权利要求1或2的制造半导体器件的方法，其中所述薄膜具有10nm或更大的膜厚。
10.根据权利要求1或2的制造半导体器件的方法，其中所述薄膜包含含量不小于20体积％且不大于95体积％的Ti。
11.根据权利要求1或2的制造半导体器件的方法，其中所述薄膜包含含量不小于50体积％且不大于70体积％的Ti。
12.根据权利要求1或2的制造半导体器件的方法，其中所述激光具有照射束点(61)，所述照射束点(61)具有0.03mm2或更大的面积。
13.根据权利要求1或2的制造半导体器件的方法，其中所述激光的照射束点的面内功率分布在±30％内。
14.根据权利要求1或2的制造半导体器件的方法，其中在激光扫描方向上所述激光的照射束点的各个扫描步长及其相邻照射线之间的间距宽度等于或小于所述照射束点的直径的一半。
CN201280053287.3A 2011-12-02 2012-05-22 制造半导体器件的方法 Expired - Fee Related CN103907176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-264285 2011-12-02
JP2011264285 2011-12-02
PCT/JP2012/062982 WO2013080584A1 (ja) 2011-12-02 2012-05-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103907176A CN103907176A (zh) 2014-07-02
CN103907176B true CN103907176B (zh) 2016-06-29

Family

ID=48524311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280053287.3A Expired - Fee Related CN103907176B (zh) 2011-12-02 2012-05-22 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US8916462B2 (zh)
EP (1) EP2787526B1 (zh)
JP (1) JPWO2013080584A1 (zh)
KR (1) KR20140099230A (zh)
CN (1) CN103907176B (zh)
WO (1) WO2013080584A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221710B2 (ja) * 2013-12-10 2017-11-01 住友電気工業株式会社 半導体装置の製造方法
JP6237489B2 (ja) * 2014-06-23 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6350106B2 (ja) * 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
CN105223420B (zh) * 2015-09-28 2017-07-07 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
CN106024597A (zh) * 2016-05-30 2016-10-12 北京世纪金光半导体有限公司 一种碳化硅欧姆接触形成方法
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
JP2018139276A (ja) * 2017-02-24 2018-09-06 株式会社豊田中央研究所 炭化珪素半導体装置とその製造方法
DE102019207866A1 (de) * 2019-05-29 2020-12-03 Robert Bosch Gmbh Verfahren zur Erzeugung eines ohmschen Kontakts auf einer Rückseite eines Siliziumkarbidsubstrats und ohmscher Kontakt

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405789A (en) * 1992-10-23 1995-04-11 U.S. Philips Corporation Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner
CN101263581A (zh) * 2005-09-16 2008-09-10 克里公司 其上有碳化硅功率器件的半导体晶圆的处理方法
CA2768704A1 (en) * 2009-10-05 2011-04-14 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006041248A (ja) * 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
US7851352B2 (en) 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP4858791B2 (ja) 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
KR20130056844A (ko) * 2010-04-14 2013-05-30 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP2011243770A (ja) * 2010-05-19 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板、半導体装置、炭化珪素基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405789A (en) * 1992-10-23 1995-04-11 U.S. Philips Corporation Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner
CN101263581A (zh) * 2005-09-16 2008-09-10 克里公司 其上有碳化硅功率器件的半导体晶圆的处理方法
CA2768704A1 (en) * 2009-10-05 2011-04-14 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP2787526B1 (en) 2016-07-27
EP2787526A1 (en) 2014-10-08
JPWO2013080584A1 (ja) 2015-04-27
WO2013080584A1 (ja) 2013-06-06
KR20140099230A (ko) 2014-08-11
US20130143398A1 (en) 2013-06-06
EP2787526A4 (en) 2015-07-22
CN103907176A (zh) 2014-07-02
US8916462B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN103907176B (zh) 制造半导体器件的方法
US8679882B2 (en) Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
TW201101484A (en) Insulating gate type bipolar transistor
US9449823B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
JP2009164571A (ja) 炭化ケイ素半導体装置およびその製造方法
JP5811829B2 (ja) 半導体装置の製造方法
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
WO2021020574A1 (ja) 半導体基板及び半導体装置並びにそれらの製造方法
WO2010029776A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP2017063145A (ja) 炭化珪素半導体装置及びその製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7061747B2 (ja) 半導体基板、半導体素子、及び半導体基板の製造方法
TW201036053A (en) Silicon carbide substrate and method for production thereof
CN114975096B (zh) 键合材料和制备方法以及半导体器件
JPWO2010131571A1 (ja) 半導体装置
TW201214543A (en) Production method for semiconductor device
WO2012127748A1 (ja) 炭化珪素基板
JP2014022711A (ja) 化合物半導体
JP2011124482A (ja) 炭化珪素基板の製造方法
WO2010055569A1 (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2011108721A (ja) 炭化珪素基板の製造方法
JP2011236063A (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

CF01 Termination of patent right due to non-payment of annual fee