TWI411041B - 處理上面具有碳化矽粉末裝置之半導體晶圓之方法 - Google Patents

處理上面具有碳化矽粉末裝置之半導體晶圓之方法 Download PDF

Info

Publication number
TWI411041B
TWI411041B TW095134392A TW95134392A TWI411041B TW I411041 B TWI411041 B TW I411041B TW 095134392 A TW095134392 A TW 095134392A TW 95134392 A TW95134392 A TW 95134392A TW I411041 B TWI411041 B TW I411041B
Authority
TW
Taiwan
Prior art keywords
tantalum carbide
substrate
carbide substrate
metal layer
layer
Prior art date
Application number
TW095134392A
Other languages
English (en)
Other versions
TW200717652A (en
Inventor
Anant Agarwal
Sei-Hyung Ryu
Matt Donofrio
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of TW200717652A publication Critical patent/TW200717652A/zh
Application granted granted Critical
Publication of TWI411041B publication Critical patent/TWI411041B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

處理上面具有碳化矽粉末裝置之半導體晶圓之方法
本發明係關於微電子裝置，且更特定言之，係關於碳化矽粉末裝置的製造。
在基於SiC之粉末半導體裝置中碳化矽(SiC)基板的厚度會影響在一給定電流位準下操作裝置所需要的順向電壓。詳言之，SiC裝置(諸如SiC Schottky二極體、MOSFET、BJT、PiN二極體、n通道IGBT、閘流體及/或垂直JFET)之效能及/或操作會受到厚SiC基板之相對高電阻的影響。舉例而言，n型、4H－SiC基板可占各種裝置之特定導通電阻的約1 mohm－cm2 。此可組成600 V SiC Schottky二極體之導通電阻的約50%，及/或300 V SiC Schottky二極體之導通電阻的約90%。p型4H－SiC基板可添加約50－100 mohm－cm2 至裝置的導通電阻。為此原因，在p型SiC基板上開發垂直裝置(諸如GTO及n通道IGBT)尚不可行。
當前SiC裝置製造技術通常使用相對厚(300－400微米)的基板。對生長於基板上之磊晶層可執行製造處理(包括背面歐姆接觸退火)。由於在歐姆接觸形成之後可能存在後續處理步驟，因此基板通常需足夠厚以提供磊晶層之足夠機械支撐。然而，用於機械支撐之厚基板會增加裝置之電阻及/或熱阻。
為了在低溫/室溫下在SiC基板上形成歐姆接觸，舉例言之，可在欲於其上形成歐姆接觸之SiC晶圓之一表面中將離子植入。在某些習知方法中，可藉由將摻雜物植入至SiC晶圓之一背面中來形成歐姆接觸。然而，若在形成歐姆接觸之前已使植入之摻雜SiC基板變薄，則可能在變薄期間即已移除摻雜區域，如此會使得植入物變為多餘。結果，為了最後形成歐姆接觸所沈積之金屬在沈積於基板上時可能不具有歐姆性質(因為可在隨後之步驟中執行植入)。舉例而言，在美國專利申請案第09/787,189號及美國專利公開案第2002/0179910號中論述用於形成歐姆接觸之離子植入，其揭示內容以全文引用之方式併入本文中。
根據本發明之某些實施例形成一碳化矽半導體裝置的方法包括在具有第一厚度之一碳化矽基板的第一表面處形成一半導體裝置，及將一載體基板安裝至該碳化矽基板之該第一表面。該載體基板提供對碳化矽基板之機械支撐。該等方法進一步包括使得碳化矽基板之厚度變薄至小於該第一厚度，在與碳化矽基板之第一表面相對的變薄碳化矽基板上形成一金屬層，及局部退火該金屬層以在與碳化矽基板之第一表面相對的變薄碳化矽基板上形成歐姆接觸。單一化碳化矽基板以提供單一化之半導體裝置。
使得碳化矽基板變薄之作業可包括在載體基板提供對碳化矽基板之機械支撐時研磨及/或拋光碳化矽基板。詳言之，使碳化矽基板變薄之作業可包括在載體基板提供對碳化矽基板之機械支撐時使用一饋入及/或蠕動饋入研磨器來研磨碳化矽基板。在某些實施例中，使得碳化矽基板變薄之作業可包括在載體基板提供對碳化矽基板之機械支撐時蝕刻碳化矽基板。
形成一電子裝置之作業可包括在碳化矽基板之第一表面上形成一鈍化層，且將載體基板安裝至碳化矽基板之第一表面之作業可包括將載體基板附著至鈍化層。
局部退火金屬層之作業可包括局部加熱所沈積之金屬層至一溫度，該溫度足以引起金屬層形成歐姆接觸至與第一表面相對之碳化矽基板之表面，但溫度低於載體基板將脫離碳化矽基板之溫度。詳言之，局部加熱所沈積之金屬層之作業可包括雷射退火所沈積之金屬層及/或電子束退火所沈積的金屬層。雷射退火之作業可包括照射具有光子能超過SiC基板之帶隙之雷射光，且雷射退火之作業可包括照射脈衝式或連續波雷射光。
SiC基板可包括4H SiC及/或6H SiC，且雷射退火之作業可包括在所沈積之金屬層上照射雷射光。雷射光可具有約248奈米至約308奈米之波長。
SiC基板可包括6H SiC，且雷射光可在具有約30奈秒之持續時間的單一脈衝中應用。可以約每平方公分2.8焦耳之能量應用雷射光。
SiC基板可包括4H SiC，且雷射光可在複數個脈衝中應用。舉例而言，雷射光可在約五個脈衝中應用，每一脈衝具有約30奈秒之持續時間，且可以約每平方公分4.2焦耳之能量應用雷射光。
本方法可進一步包括在歐姆接觸上形成一金屬上覆層。金屬上覆層可包括一包括Ti之黏著層、一包括Ni及/或Ti/W之障壁層，及包括Ag及/或Au之接合層。
使得基板變薄之作業可包括使得基板變薄至約120微米或更少之厚度。在某些實施例中，使得基板變薄之作業可包括使得基板變薄至約80微米至約100微米之厚度。
根據本發明之其他實施例形成一碳化矽半導體裝置的方法包括在一碳化矽基板之表面上形成一磊晶層，在與碳化矽基板相對之磊晶層之第一表面處形成一半導體裝置，及將一載體基板安裝至該磊晶層之第一表面。載體基板可提供對磊晶層之機械支撐。此方法進一步包括移除碳化矽基板以暴露與第一表面相對之磊晶層之第二表面，在磊晶層之第二表面上形成一金屬層，局部退火該金屬層以在磊晶層之第二表面上形成一歐姆接觸，及使磊晶層與載體基板隔開。
移除碳化矽基板之作業可包括在載體基板提供對磊晶層之機械支撐時研磨及/或拋光碳化矽基板。詳言之，移除碳化矽基板之作業可包括在載體基板提供對磊晶層之機械支撐時使用一饋入及/或蠕動饋入研磨器來研磨碳化矽基板。在某些實施例中，移除碳化矽基板之作業可包括在載體基板提供對磊晶層之機械支撐時蝕刻碳化矽基板。
形成一電子裝置之作業可包括在磊晶層之第一表面上形成一鈍化層，且將載體基板安裝至磊晶層之第一表面可包括將載體基板附著至鈍化層。
局部退火金屬層之作業可包括局部加熱所沈積之金屬層至一溫度，該溫度足以引起金屬層形成歐姆接觸至與第一表面相對之碳化矽基板之表面，但溫度低於載體基板將脫離磊晶層的溫度。
根據本發明之其他實施例形成一碳化矽半導體裝置的方法包括在具有大於約300微米之第一厚度之一碳化矽基板的第一表面處形成一半導體裝置，及將一載體基板安裝至該碳化矽基板之第一表面。該載體基板提供對碳化矽基板之機械支撐。此方法進一步包括使得碳化矽基板變薄至小於約150微米之厚度且在與變薄碳化矽基板之第一表面相對的變薄碳化矽基板上形成歐姆接觸。
形成該歐姆接觸之作業可包括在與碳化矽基板之第一表面相對之變薄碳化矽基板上形成一金屬層，及局部退火該金屬層以在與碳化矽基板之第一表面相對之變薄碳化矽基板上形成歐姆接觸。
局部退火金屬層之作業可包括局部加熱所沈積之金屬層至一溫度，該溫度足以引起金屬層形成歐姆接觸至與第一表面相對之碳化矽基板之表面，但溫度低於載體基板將脫離碳化矽基板的溫度。
局部加熱所沈積之金屬層之作業可包括雷射退火所沈積之金屬層及/或導向在金屬層處之一電子束。
現將參考展示本發明之實施例之所附圖式更加完整地在下文中描述本發明。然而，不應將本發明解釋為限制於本文所陳述之實施例。相反，提供此等實施例使得此揭示內容徹底及完整，且將完全將本發明之範疇傳達給熟習此項技術者。在圖式中，為清晰起見，誇示層及區之厚度。全部圖示中相同數字表示相同元件。如本文所使用，術語"及/或"包括關聯之列出項目之一或多者的任何及所有組合。
本文所使用之術語係僅為描述特定實施例之目的且不意欲限制本發明。如本文所使用，單數形式"一"及"該"意欲亦包括複數形式，除非文中清楚指示為單數形式。應進一步理解術語"包含"，當用於本說明書中時，列舉陳述之特徵、整數、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其之群的存在或加入。
應理解，當元件(諸如，層、區或基板)稱為在另一元件"上"或延伸至另一元件"上"時，其可直接地在其他元件上或直接地延伸至其上或亦可存在插入元件。相反，當一元件被稱為"直接地在另一元件上"或"直接地延伸至另一元件上"時，沒有插入元件存在。亦應理解，當一元件被稱為"連接"或"耦接"至另一元件時，其可直接連接或耦接至其他元件或可存在插入元件。相反，當一元件被稱為"直接連接"或"直接耦接"至另一元件，沒有插入元件存在。全文中相同數字表示相同元件。
本文參考為本發明之理想實施例之示意性說明的橫截面(及/或平面圖)說明來描述本發明之實施例。如此，預期由於(例如)製造技術及/或容許度引起所說明形狀的變化。因此，本發明之實施例不應解釋為限制於本文所說明之區的特定形狀而應包括由於(例如)製造所產生之形狀偏差。舉例而言，說明或描述為一矩形之蝕刻之區通常將具有圓形或曲線特徵。因此，在圖中所說明之區為本質上示意性的且其形狀不意欲說明裝置之區的精確形狀且不意欲限制本發明之範疇。
除非另外界定，否則本文所使用之所有術語(包括技術及科學術語)具有與本發明所屬之熟習此項技術者的一般理解相同之意義。應進一步理解，諸如在一般使用之詞典中所界定之彼等的術語應解釋為具有與在此說明書及相關技術之情境中與其含義一致的含義且不應解釋為在一理想或過於正式之意義中解釋，除非本文中明確地界定如此。熟習此項技術者應瞭解對安置"相鄰"另一特徵之一結構或特徵之參考可具有重疊相鄰特徵或在其下方之部分。
參考半導體層及/或區來描述本發明之一些實施例，該等半導體層及/或區之特徵在於具有諸如n型或p型之傳導類型，其表示在層及/或區中之多數載流子濃度。因此，n型材料具有帶負電電子之多數平衡濃度，而p型材料具有帶正電之電洞之多數平衡濃度。可用"＋"或"－"表示一些材料(如n＋、n－、p＋、p－、n＋＋、n－－、p＋＋、p－－，或其類似物)以指示與另一層或區相比多數載流子之相對更大("＋")或更小("－")之濃度。然而，此記號不意味在一層或區中多數載流子或少數載流子之特定濃度的存在。
如本文所使用，術語"歐姆接觸"表示在大體上所有期望操作頻率下(意即，與歐姆接觸相關聯之電阻在所有操作頻率下大體上相同)，具有一大體由電阻＝V/I之關係給出之相關聯阻抗的接觸，其中V為接觸兩端之電壓且I為電流。舉例而言，在根據本發明之某些實施例中，一歐姆接觸可為具有一小於約10－ 3 ohm－cm2 ，且在一些實施例中小於約10－ 4 ohm－cm2 之特定接觸電阻率的接觸。
如本文所更詳細描述，根據本發明之實施例可提供處理半導體裝置之半導體晶圓的方法，舉例而言，藉由減少一碳化矽晶圓之厚度，該碳化矽晶圓具有藉由自其背面處理晶圓而形成於其上的碳化矽半導體裝置。一半導體晶圓通常具有兩個主要平行表面。如本發明所使用，術語晶圓之"背面"指與一或多個半導體裝置形成於其上之晶圓表面相對的基板主要表面。
如圖1A所展示，一晶圓(意即，一基板)100通常可具有約300微米至約400微米的厚度(t1)。複數個半導體裝置110形成於與晶圓100之背面103相對之晶圓100的正面102之上或之處。應理解複數個半導體裝置110可為碳化矽粉末半導體裝置，諸如PIN二極體、MOSFET、IGBT等等。半導體裝置110可包括形成於晶圓100之正面102上之一或多個碳化矽磊晶層/區。可(例如)由磊晶生長及/或由離子注入來形成該等層/區。裝置110可包括具有一用於雙極操作之p－n接面之活性區。在本發明之某些實施例中，裝置110可包括多數載流子裝置，諸如Schottky二極體，其不包括p－n接面。
在根據本發明之某些實施例中，晶圓及/或相關聯之磊晶層包括4H、6H、15R或3C多型之碳化矽，或熟習此項技術者已知之其他類型之材料，諸如，矽、砷化鎵、氮化鎵、氮化鋁、氮化鋁鎵、氧化鎂(MgO)、鋁酸鎂(MgAl2 O4 )、鎵酸鋰(LiGaO2 )、鋁酸鋰(LiAlO2 )、氧化鋅(ZnO)、鋁酸鎳(NiAl2 O4 )，及/或藍寶石。雖然在圖1A中將裝置110說明為包括臺面(mesa)，但應瞭解裝置可不包括臺面，且裝置隔離(若需要)可由其他方法(諸如，接面隔離、溝槽隔離，及/或植入隔離)來達成。
裝置110可包括(例如)基於碳化矽之粉末半導體裝置，諸如SiC Schottky二極體、MOSFET、BJT、PiN二極體、n通道IGBT、閘流體及/或垂直JFET。裝置110可進一步包括基於碳化矽之GTO及在p型基板上之n通道IGBT。裝置110可包括其他類型之裝置；因此，前述清單不意欲限制本發明。
圖1A進一步說明一載體基板105，在其上提供一黏著表面120。黏著表面120可包括(例如)蠟及/或膠帶。在圖1A中之箭頭指示使得晶圓100(包括裝置110)之正面102與載體基板105上之黏著表面120接觸。載體基板105可包括能夠在後續處理步驟期間為晶圓100(包括其上之裝置110)提供機械支撐之任何適當材料。載體基板105可包括(例如)藍寶石、矽、鋁、氧化鋁及/或任何其他適當材料。
如圖1B所展示，在根據本發明之某些實施例中，經由一與複數個半導體裝置110接觸之黏著層120來將一晶圓100(包括複數個半導體裝置110)及一載體基板105耦接在一起，使得可(例如)藉由將載體基板105安裝在一研磨器(未圖示)中以使得可進入晶圓100之背面103來處理該總成。應理解，可使用熟習此項技術者已知之任何技術(諸如蠟)來將上面包括複數個半導體裝置110之晶圓100耦接至載體基板105上，及可將黏著層120塗敷於複數個半導體裝置110或載體基板105上。應進一步理解，術語"接觸"包括直接接觸以及間接接觸，間接接觸時(例如)一或多個插入元件(諸如上文所描述之黏著層)存在於晶圓100與載體基板105之間以使得此等兩個元件可耦接在一起且在晶圓100由載體基板105支撐的同時時可處理晶圓100之背面103。
參看圖1C之實施例，在根據本發明之一些實施例中，處理晶圓100之背面103以將晶圓100減少至一小於t1之厚度t2以形成一變薄的晶圓100'。
在根據本發明之某些實施例中，使用一研磨器(諸如，饋入或蠕動饋入研磨器)來減少晶圓100之厚度。在根據本發明之其他實施例中，在進行研磨或不進行研磨之情況下，使用拋光、化學或反應式離子蝕刻或此等方法之組合來減少晶圓100之厚度。在根據本發明之其他實施例中，蝕刻可用於處理變薄之晶圓的背面以減少可由變薄操作引起對晶圓之破壞。舉例而言，在由Slater等人於2004年11月12日提出申請名為"Methods of Processing Semiconductor Wafer Backsides Having Light Emitting Devices(LEDs)There on and LEDs so Formed"之共同讓渡的美國專利申請案第10/987,135號；由Edmond等人於2005年2月23日提出申請名為"Substrate Removal Process for High Light Extraction LEDs"的美國專利申請案第11/064,798號；由Edmond等人於2004年9月22日提出申請名為"High Efficiency Group III Nitride－Silicon Carbide Light Emitting Diode"的美國專利申請案第10/951,042號；由Edmond等人於2005年1月18日提出申請名為"High Output Small Area Group III Nitride LEDs"的美國專利申請案第11/037,965號中描述了使晶圓變薄之方法，該等揭示之內容以全文引用之方式併入本文中。
在根據本發明之某些實施例中，將晶圓100變薄至小於約150微米的厚度。在根據本發明之其他實施例中，將晶圓100變薄至小於約120微米的厚度。在根據本發明之其他實施例中，將晶圓100變薄至小於約80微米至約100微米或更少的厚度。在根據本發明之某些實施例中，使用一饋入研磨器或蠕動饋入研磨器來將晶圓100變薄。
一旦已將背面103處理成足以使得晶圓100(導致一變薄之晶圓100"的形成)變薄，則可(例如)藉由加熱黏著層120來自總成移除載體基板105使得可如圖1D所示移除變薄之晶圓100'及其上的複數個半導體裝置110。在根據本發明之其他實施例中，可使用適當溶劑及/或藉由將該結構暴露於紫外線以自總成移除載體基板105。舉例而言，可溶解及/或熔融黏著層120以自晶圓100'分離載體基板105。
參看圖1E之實施例，可使用(例如)局部退火來在晶圓100'之背面103上形成歐姆接觸107，如在由Slater等人在2004年8月11日提出申請名為"Localized Annealing of Metal－Silicon Carbide Ohmic Contacts and Devices So Formed"之美國專利申請案第10/916,113號中所論述，其共同讓渡給本受讓者，其揭示內容以引用之方式併入本文中。應理解，可在晶圓100'耦接至載體基板105同時在變薄之晶圓100'上形成歐姆接觸。在根據本發明之某些實施例中，可在自晶圓載體移除晶圓之後，在變薄之晶圓100'上形成歐姆接觸，例如如圖1E中所展示。歐姆接觸及/或接合墊(未圖示)可形成於與歐姆接觸107相對之複數個半導體裝置110上。
為形成歐姆接觸107，一金屬層形成於與半導體裝置110相對之SiC基板100'之背面。詳言之，一層鉑、鈦或鎳可形成為約400埃至約1100埃的厚度。
隨後使用一局部退火技術(諸如雷射退火)來退火該金屬層。在雷射退火中，用於退火本文所描述之金屬－SiC歐姆接觸之雷射光可為一具有足以在金屬層與變薄的SiC基板100'之介面處形成金屬－矽材料之波長及強度的雷射光。舉例而言，在使用6H SiC作為基板之實例中，可藉由以在約30奈秒之持續時間之單一脈衝中具有約每平方公分2.8焦耳的能量照射具有約248奈米至約308奈米之波長之雷射光來完成雷射退火。在根據本發明之其他實施例中，其中(例如)SiC基板為4H SiC，雷射光可具有約248奈米至約308奈米之波長且在五個脈衝中應用約每平方公分4.2焦耳的能量，每一脈衝具有約30奈秒之持續時間。在根據本發明之其他實施例中，其他波長及能量可用於在金屬層與SiC基板之介面位置處經由包括超過SiC基板之帶隙的光子能量之光吸收來提供退火。應理解，亦可利用脈衝式及/或連續循環雷射。
電子束退火可用作雷射光之替代。因此，電子束可用於退火金屬層與SiC基板之介面位置以形成其處的金屬－SiC材料。
參看圖1F之實施例，複數個半導體裝置110可彼此分離，舉例而言，藉由斷開變薄之晶圓100'及/或用一切塊鋸(dicing saw)部分或完全切割整個晶圓100。舉例而言，一鋸條130可用於切割晶圓100'以分離複數個半導體裝置110以進行封裝。應理解，鋸條130可切割整個晶圓100'以在被分離之複數個半導體裝置110之間在變薄之晶圓100'上形成直邊緣，或大體上切割變薄之晶圓100'以使得可藉由沿由鋸條130形成之劃痕線施加壓力來將半導體裝置110彼此分離。
在根據本發明之某些實施例中，一或多層可形成於一基板上至一厚度使得可完全地自該等層移除基板。在某些實施例中，該等層可包括生長於基板上的磊晶層。然而，該等層可包括植入層。舉例而言，參看圖2A－2D之實施例，如圖2A所說明，可由黏著層120將上面已形成一或多個磊晶層140之一基板100附著至一載體基板105。
如在圖1A－1F之實施例中，載體基板105可包括藍寶石、矽、氧化鋁或任何其他適當材料，而黏著層120可包括蠟、膠帶及/或任何其他適當黏著材料。為了提供足夠之機械穩定性，磊晶層140可生長至至少約3微米至約10微米或更大的厚度。
可使用一研磨器(諸如，饋入及/或蠕動饋入研磨器)自磊晶層140移除基板100。在根據本發明之其他實施例中，可在進行研磨或不進行研磨之情況下，使用拋光、化學或反應式離子蝕刻或此等方法之組合來移除晶圓100。研磨或其他變薄方法之選擇可允許自基板100至磊晶層140之轉變以提供變薄終點。
舉例而言，可使用上文所描述之雷射退火來在磊晶層140上形成歐姆接觸107。例如，如圖2C中所展示，歐姆接觸107可在磊晶層140耦接至載體基板105的同時形成於磊晶層140上。然而，在根據本發明之某些實施例中，可在自載體基板105移除磊晶層140之後在磊晶層140上形成歐姆接觸107。
如圖2D中所展示，隨後將磊晶層140自載體基板150分離且(例如)使用一切塊鋸130鋸切以形成單一化裝置150。在某些實施例中，可使用劃線及折斷方法代替鋸切及/或同時使用鋸切來單一化(意即，分離成個別裝置)裝置150。
在圖3A－3J中說明根據本發明之其他實施例，其中說明根據本發明之某些實施例之Schottky二極體的形成。然而，應瞭解，根據本發明之實施例之方法可用於製造許多不同類型之粉末半導體裝置，包括，例如，SiC MOSFET、BJT、PiN二極體、n通道IGBT、閘流體及/或垂直JFET以及p型基板上之GTO及n通道IGBT。
參看圖3A之實施例，一磊晶層220形成於基板210上，其可具有約300微米至約400微米的初始厚度。在所說明之實施例中，磊晶層220包括具有自約3微米至約10微米之厚度的n型碳化矽。然而，磊晶層220可具有其他厚度及/或傳導類型。磊晶層220可包括用於所得裝置之複數個磊晶層。基板210可包括任何適當碳化矽基板。在某些實施例中，基板210可包括一n＋4H碳化矽基板，其被切割相對於(0001)平面離軸8°。
可在磊晶層220中按下文界定一裝置。第一，如圖3B所示，可在磊晶層220中植入邊緣終止區225以在終止區225內界定一活性裝置區域227。包括一Schottky接觸230之金屬接觸形成於活性裝置區域227上(圖3C)。場鈍化層235沈積於該結構之表面上。在根據本發明之某些實施例中，如圖3D所說明，圖案化鈍化層以顯示Schottky接觸230。然而，應瞭解，在本發明之某些實施例中，可在一後續處理步驟之後才圖案化鈍化層235，例如在已移除晶圓載體之後。
現參看圖3E之實施例，借助於黏著層240將一晶圓載體250附著至基板210之正面。如上文所描述，晶圓載體250可包括藍寶石、矽、氧化鋁或其他任何適當材料，而黏著層240可包括蠟、膠帶或任何其他適當黏著材料。
如上文所描述，隨後藉由研磨、拋光、化學或反應式離子蝕刻或前述方法之組合來使基板210之背面212變薄及/或移除該背面。在圖3A－3J所說明之實施例中，基板210具有初始厚度t1且大體上變薄成小於t1之第二厚度t2，如圖3F中所說明。在某些實施例中，初始厚度t1為自約300微米至約400微米，而第二厚度為自約80微米至約100微米。在某些實施例中，可自磊晶層220完全地移除基板210。
參看圖3G，歐姆接觸255可形成於變薄之晶圓210'之背面上。如圖3H所展示，可以上文所描述之方式局部退火歐姆接觸255。可使用局部退火來退火變薄之晶圓210'之背面上的歐姆接觸255而不必大體上加熱變薄之晶圓之正面及相關聯的裝置結構。舉例而言，可使用雷射退火來退火變薄之晶圓210'之背面上的歐姆接觸255而不會引起晶圓載體250自磊晶層220分離。
應理解，用於退火本文所描述金屬－SiC歐姆接觸之雷射光可為一具有足以在金屬層與SiC基板之介面處形成金屬－矽化物材料之波長及強度的雷射光。舉例而言，在使用6H SiC作為基板之實例中，可藉由具有約30奈秒之持續時間之單一脈衝以約每平方公分2.8焦耳的能量照射具有約248奈米至約308奈米之波長的雷射光來完成雷射退火。在根據本發明之其他實施例中，其中(例如)SiC基板為4H SiC，雷射光可具有約248奈米至約308奈米之波長且在五個脈衝中施加每平方公分4.2焦耳的能量，每一脈衝具有約30奈秒之持續時間。在根據本發明之其他實施例中，其他波長及能量可用於在金屬層與SiC基板之介面位置處經由包括超過SiC基板之帶隙的光子能量之光的吸收來提供退火。應理解，亦可利用脈衝式及/或連續循環雷射。
電子束退火可用作雷射光之替代。因此，電子束可用於退火金屬層與SiC基板之介面位置以在此處形成金屬－SiC材料。
如圖3I所展示，可將一背面金屬上覆層265施加於歐姆接觸255上。背面金屬上覆層265可包括，舉例而言，黏著層、障壁層及接合層之堆疊(諸如，Ti/Ni/Ag及/或Ti/TiW/Au)。
最後，如圖3J所說明，可藉由加熱黏著層240、使用適當溶劑來溶解黏著層240，及/或藉由將黏著層240暴露於紫外線下來自磊晶層220移除晶圓載體250。
根據本發明之實施例形成之裝置可展示導通電阻減少。詳言之，本發明之某些實施例可用於減少一給定導通電阻之裝置區域，其可導致更高之裝置產量及/或碳化矽粉末裝置之更低成本。
導通電阻之減少對於低電壓裝置更明顯。舉例而言，圖4展示根據本發明之某些實施例形成之裝置的300 V 4H－SiC Schottky二極體(曲線302)及一習知SiC Schottky二極體(曲線300)的順向電流－電壓特徵(I－V)曲線。詳言之，習知裝置具有近似400微米厚的基板，而根據本發明之某些實施例所形成之裝置具有近似100微米厚的基板。二極體之額定電流為10 A。電流－電壓量測在室溫下進行。如圖4所展示，習知二極體之順向電壓降落在正向電流為10 A為約1.3 V。相反，根據本發明之實施例形成之二極體之順向電壓降落在10 A處為約1.02 V，其表示順向電壓近似23%的減少。由轉折電壓(近似0.7 V)計算之電阻降落自約0.6 V減少至約0.3 V，有50%的減少。
在圖式及說明書中，已揭示本發明之典型實施例，且儘管使用特定術語，但其僅用於一般及描述意義且不用於限制目的，本發明之範疇在以下專利申請範圍中陳述。
100．．．晶圓
100'．．．晶圓
102．．．正面
103．．．背面
105．．．載體基板
107．．．歐姆接觸
110．．．半導體裝置
120．．．黏著層
130．．．鋸條
140．．．磊晶層
150．．．載體基板
210．．．基板
210'．．．晶圓
220．．．磊晶層
225．．．終止區
227．．．活性裝置區域
230．．．Schottky接觸
235．．．場鈍化層
240．．．黏著層
250．．．晶圓載體
255．．．歐姆接觸
265．．．背面金屬上覆層
300．．．曲線
302．．．曲線
圖1A－1F為說明根據本發明之某些實施例處理半導體晶圓的方法之橫截面說明；圖2A－2D為說明根據本發明之某些實施例處理半導體晶圓的方法之橫截面說明；圖3A－3J為說明根據本發明之某些實施例處理半導體晶圓的方法之橫截面說明；及圖4為習知SiC Schottky裝置及根據本發明之某些實施例形成之SiC Schottky裝置的電流與電壓關係圖。
210'．．．晶圓
220．．．磊晶層
225．．．終止區
230．．．Schottky接觸
235．．．鈍化層
255．．．歐姆接觸
265．．．背面金屬上覆層

Claims (36)

  1. 一種形成一碳化矽半導體裝置之方法，其包含：在具有第一厚度之一碳化矽基板之第一表面處提供一半導體裝置；提供一載體基板；在該碳化矽基板之該第一表面與該載體基板之間提供一黏著層；以該黏著層將該載體基板連接至該碳化矽基板之該第一表面；使得該碳化矽基板變薄至小於該第一厚度之第二厚度；在與該碳化矽基板之該第一表面相對之該變薄碳化矽基板上提供一金屬層；退火該金屬層以在與該碳化矽基板之該第一表面相對之該變薄碳化矽基板上形成歐姆接觸；及單一化該碳化矽基板以提供單一化之半導體裝置。
  2. 如請求項1之方法，其中使得該碳化矽基板變薄之作業包括在該載體基板提供對該碳化矽基板之機械支撐時研磨及/或拋光該碳化矽基板。
  3. 如請求項2之方法，其中使得該碳化矽基板變薄之作業包括在該載體基板提供對該碳化矽基板之機械支撐時使用一饋入及/或蠕動饋入研磨器來研磨該碳化矽基板。
  4. 如請求項1之方法，其中使得該碳化矽基板變薄之作業包括在該載體基板提供對該碳化矽基板之機械支撐時蝕 刻該碳化矽基板。
  5. 如請求項1之方法，其中提供該半導體裝置之作業包括在該碳化矽基板之該第一表面上形成一鈍化層，且其中將該載體基板連接至該碳化矽基板之該第一表面之作業包括將該載體基板附著至該鈍化層。
  6. 如請求項1之方法，其中退火該金屬層之作業包括：局部加熱該沈積金屬層至一溫度，該溫度足以引起該金屬層形成歐姆接觸至與該第一表面相對之該碳化矽基板之表面，但該溫度低於該載體基板將脫離該碳化矽基板的一溫度。
  7. 如請求項6之方法，其中局部加熱該沈積金屬層之作業包括雷射退火該沈積金屬層。
  8. 如請求項7之方法，其中該SiC基板包含4H SiC及/或6H SiC，且其中雷射退火之作業包括在該沈積金屬層上照射雷射光，該雷射光具有約248奈米至約308奈米之波長。
  9. 如請求項8之方法，其中該SiC基板包含6H SiC，且其中在單一脈衝中應用該雷射光。
  10. 如請求項9之方法，其中該單一脈衝具有約30奈秒之持續時間。
  11. 如請求項9之方法，其中以約每平方公分2.8焦耳之能量來應用該雷射光。
  12. 如請求項8之方法，其中該SiC基板包含4H SiC，且其中在複數個脈衝中應用該雷射光。
  13. 如請求項12之方法，其中在約五個脈衝中應用該雷射光，且每一脈衝具有約30奈秒之持續時間。
  14. 如請求項12之方法，其中以約每平方公分4.2焦耳之能量來應用該雷射光。
  15. 如請求項7之方法，其中雷射退火之作業包括照射其光子能超過該SiC基板之一帶隙之雷射光。
  16. 如請求項7之方法，其中雷射退火之作業包括照射脈衝式或連續波雷射光。
  17. 如請求項6之方法，其中局部加熱該沈積金屬層之作業包括導一電子束導向在該金屬層處。
  18. 如請求項1之方法，進一步包括在該歐姆接觸上形成一金屬上覆層，其中該金屬上覆層包含一包含Ti之黏著層、一包含Ni及/或Ti/W之障壁層，及一包含Ag及/或Au的接合層。
  19. 如請求項1之方法，其中使得該基板變薄之作業包括使得該基板變薄至約120微米或更小之厚度。
  20. 如請求項19之方法，其中使得該基板變薄之作業包括使得該基板變薄至約80微米至約100微米之厚度。
  21. 如請求項1之方法，其中提供該黏著層包含在該碳化矽基板之該第一表面提供該黏著層。
  22. 如請求項1之方法，其中提供該黏著層包含在該載體基板上提供該黏著層。
  23. 一種形成碳化矽半導體裝置之方法，其包含：在一碳化矽基板之一表面上提供一磊晶層； 在與該碳化矽基板相對之該磊晶層之第一表面處提供一半導體裝置；提供一載體基板；在該載體基板與該磊晶層之該第一表面之間提供一黏著層；以該黏著層將該載體基板連接至該磊晶層之該第一表面；移除該碳化矽基板以暴露與該第一表面相對之該磊晶層的第二表面；在該磊晶層之該第二表面上提供一金屬層；退火該金屬層以在該磊晶層之該第二表面上形成歐姆接觸；及自該載體基板分離該磊晶層。
  24. 如請求項23之方法，其中移除該碳化矽基板之作業包括在該載體基板提供對該磊晶層之機械支撐時研磨及/或拋光該碳化矽基板。
  25. 如請求項24之方法，其中移除該碳化矽基板之作業包括在該載體基板提供對該磊晶層之機械支撐時使用一饋入及/或蠕動饋入研磨器來研磨該碳化矽基板。
  26. 如請求項23之方法，其中移除該碳化矽基板之作業包括在該載體基板提供對該磊晶層之機械支撐時蝕刻該碳化矽基板。
  27. 如請求項23之方法，其中提供該半導體裝置之作業包括在該磊晶層之該第一表面上形成一鈍化層，且其中將該 載體基板連接至該磊晶層之該第一表面包含將該載體基板附著至該鈍化層。
  28. 如請求項23之方法，其中退火該金屬層之作業包括：局部加熱該沈積金屬層至一溫度，該溫度足以引起該金屬層形成歐姆接觸至與該第一表面相對之該碳化矽基板之表面，但該溫度低於該載體基板將脫離該磊晶層的溫度。
  29. 一種形成一碳化矽粉末半導體裝置之方法，其包含：在具有大於約300微米之第一厚度之一碳化矽基板的第一表面處提供一半導體裝置；提供一載體基板；在該碳化矽基板之該第一表面與該載體基板之間提供一黏著層；以該黏著層將該載體基板連接至該碳化矽基板之該第一表面；使得該碳化矽基板變薄至小於約150微米之第二厚度；及在與該變薄碳化矽基板之該第一表面相對的該變薄碳化矽基板上提供歐姆接觸。
  30. 如請求項29之方法，其中提供該歐姆接觸之作業包括：在與該碳化矽基板之該第一表面相對之該變薄碳化矽基板上提供一金屬層；及退火該金屬層以在與該碳化矽基板之該第一表面相對之該變薄碳化矽基板上形成歐姆接觸。
  31. 如請求項30之方法，其中退火該金屬層之作業包括： 局部加熱該沈積金屬層至一溫度，該溫度足以引起該金屬層形成歐姆接觸至與該第一表面相對之該碳化矽基板之表面，但該溫度低於該載體基板將脫離該碳化矽基板的溫度。
  32. 如請求項31之方法，其中局部加熱該沈積金屬層之作業包括雷射退火該沈積金屬層。
  33. 如請求項32之方法，其中該SiC基板包含4H SiC及/或6H SiC，且其中雷射退火之作業包括在該沈積金屬層上照射雷射光，該雷射光具有約248奈米至約308奈米之長度。
  34. 如請求項33之方法，其中該SiC基板包含6H SiC，且其中在具有約30奈秒之持續時間的單一脈衝中應用該雷射光，且其中以約每平方公分2.8焦耳之能量應用該雷射光。
  35. 如請求項33之方法，其中該SiC基板包含4H SiC，且其中在各具有約30奈秒之持續時間的約五個脈衝中應用該雷射光，且其中以約每平方公分4.2焦耳之能量應用該雷射光。
  36. 如請求項31之方法，其中局部加熱該沈積金屬層之作業包括將導一電子束導向該金屬層處。
TW095134392A 2005-09-16 2006-09-15 處理上面具有碳化矽粉末裝置之半導體晶圓之方法 TWI411041B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71814005P 2005-09-16 2005-09-16
US11/531,975 US7547578B2 (en) 2005-09-16 2006-09-14 Methods of processing semiconductor wafers having silicon carbide power devices thereon

Publications (2)

Publication Number Publication Date
TW200717652A TW200717652A (en) 2007-05-01
TWI411041B true TWI411041B (zh) 2013-10-01

Family

ID=37671124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134392A TWI411041B (zh) 2005-09-16 2006-09-15 處理上面具有碳化矽粉末裝置之半導體晶圓之方法

Country Status (7)

Country Link
US (2) US7547578B2 (zh)
EP (2) EP1935007B1 (zh)
JP (2) JP2009509339A (zh)
KR (2) KR20080046658A (zh)
CN (1) CN101263581B (zh)
TW (1) TWI411041B (zh)
WO (1) WO2007035333A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
KR20070028364A (ko) * 2004-04-07 2007-03-12 팅기 테크놀러지스 프라이빗 리미티드 반도체 발광 다이오드상의 반사층 제조
KR20080046658A (ko) * 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US20100327314A1 (en) * 2009-06-28 2010-12-30 Ping Huang Insulated Gate Bipolar Transistor (IGBT) Collector Formed with Ge/A1 and Production Method
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
WO2011026041A2 (en) 2009-08-28 2011-03-03 The Cleveland Clinic Foundation Sdf-1 delivery for treating ischemic tissue
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5554126B2 (ja) * 2010-04-06 2014-07-23 三菱電機株式会社 ＳｉＣ半導体素子の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
KR20130108058A (ko) * 2010-09-16 2013-10-02 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2013014943A2 (en) * 2011-07-27 2013-01-31 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and mosfet
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
SG11201402547QA (en) * 2011-11-23 2014-06-27 Imec Method for forming metal silicide layers
JPWO2013080584A1 (ja) 2011-12-02 2015-04-27 住友電気工業株式会社 半導体装置の製造方法
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6324945B2 (ja) * 2012-04-19 2018-05-16 カーネギー−メロン ユニバーシティＣａｒｎｅｇｉｅ−Ｍｅｌｌｏｎ Ｕｎｉｖｅｒｓｉｔｙ 金属−半導体−金属（ｍｓｍ）ヘテロジャンクションダイオード
CN103579127B (zh) * 2012-07-20 2016-02-10 上海华虹宏力半导体制造有限公司 硅片的键合方法
US20140048903A1 (en) * 2012-08-15 2014-02-20 Avogy, Inc. Method and system for edge termination in gan materials by selective area implantation doping
JP6164220B2 (ja) * 2012-10-23 2017-07-19 富士電機株式会社 半導体装置の製造方法
JP6131605B2 (ja) 2013-01-21 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
JP5920275B2 (ja) 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6152701B2 (ja) * 2013-05-24 2017-06-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6210152B2 (ja) 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
WO2015163863A1 (en) * 2014-04-23 2015-10-29 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス
JP6350106B2 (ja) 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
JP2016046449A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
DE102014222203B3 (de) * 2014-10-30 2016-03-10 Infineon Technologies Ag Überprüfung von Randschäden
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN108336090B (zh) * 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
KR102562658B1 (ko) 2017-02-20 2023-08-01 한국전기연구원 반도체 웨이퍼 시닝 방법
CN107706096B (zh) * 2017-11-02 2024-03-15 芯合半导体(合肥)有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
US10665680B2 (en) 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11289378B2 (en) 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
CN113097068A (zh) * 2021-03-31 2021-07-09 中国科学院微电子研究所 半导体器件的制备方法
CN115631994B (zh) * 2022-12-08 2023-02-28 苏州锴威特半导体股份有限公司 碳化硅肖特基二极管的衬底减薄方法和制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050025973A1 (en) * 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226272A (ja) * 1985-03-29 1986-10-08 Toshiba Corp ウエ−ハ研削用砥石
JPH04321226A (ja) * 1991-04-22 1992-11-11 Kawasaki Steel Corp ウエハ製造装置
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
TW311927B (zh) * 1995-07-11 1997-08-01 Minnesota Mining & Mfg
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3851776B2 (ja) * 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP2002075940A (ja) 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
JP2002203822A (ja) 2000-12-28 2002-07-19 Lintec Corp 脆性部材の加工方法および両面粘着シート
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP4097416B2 (ja) 2001-10-26 2008-06-11 新電元工業株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2003229588A (ja) * 2002-02-01 2003-08-15 Canon Inc 薄膜半導体の製造方法及び太陽電池の製造方法
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040032735A1 (en) * 2002-08-19 2004-02-19 Hsiu-O Hsu Light source module with illumination uniformity
JP4360077B2 (ja) * 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
JP4525048B2 (ja) 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
JP2007511105A (ja) 2003-11-12 2007-04-26 クリー　インコーポレイテッド 発光デバイス（ｌｅｄ）をその上に有する半導体ウエハ裏面を加工する方法およびその方法により形成されたｌｅｄ
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US8513686B2 (en) 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
KR20080046658A (ko) * 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050025973A1 (en) * 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed

Also Published As

Publication number Publication date
EP2546865A3 (en) 2013-03-06
JP2012178603A (ja) 2012-09-13
KR20080046658A (ko) 2008-05-27
EP2546865B1 (en) 2023-12-06
CN101263581B (zh) 2010-09-29
TW200717652A (en) 2007-05-01
CN101263581A (zh) 2008-09-10
KR20130086057A (ko) 2013-07-30
EP1935007A1 (en) 2008-06-25
US7547578B2 (en) 2009-06-16
EP2546865A2 (en) 2013-01-16
WO2007035333A1 (en) 2007-03-29
US20070066039A1 (en) 2007-03-22
EP1935007B1 (en) 2023-02-22
US20090233418A1 (en) 2009-09-17
JP2009509339A (ja) 2009-03-05
US9349596B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
TWI411041B (zh) 處理上面具有碳化矽粉末裝置之半導體晶圓之方法
US8877611B2 (en) Devices with crack stops
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
EP1690301B1 (en) Methods of processing semiconductor wafer backsides having light emitting diodes (leds) thereon
EP2388804B1 (en) Method for manufacturing semiconductor element
TWI284431B (en) Thin gallium nitride light emitting diode device
JP5655931B2 (ja) 半導体装置の製造方法
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
JP2008532281A (ja) 高光抽出ｌｅｄ用の基板除去方法
US11139375B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2004022878A (ja) 半導体装置およびその製造方法
TWI331367B (en) Method of manufacturing semiconductor device
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2019050362A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法