CN101249759A

CN101249759A - 热头驱动电路及使用它的打印机

Info

Publication number: CN101249759A
Application number: CNA2008100090479A
Authority: CN
Inventors: 大原智光; 寺田幸弘
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Kyocera Corp
Priority date: 2007-02-23
Filing date: 2008-01-30
Publication date: 2008-08-27
Anticipated expiration: 2028-01-30
Also published as: US7580052B2; JP2008207357A; JP4971827B2; US20080204540A1; CN101249759B

Abstract

本发明的目的在于提供一种热头驱动电路以及使用它的打印机，其能够对于热头基板的位置使温度斜率平坦，减低印刷斑点的发生。一种热头驱动电路，用于驱动印刷一行的M个热头32₁～32_2N，其中，具有使对于供给M个热头的印刷数据的各个的延迟时间不同的延迟单元23，把延迟时间设定为：对于奇数号的热头随M的值增加而增大或者减小，对于偶数号的热头随M的值增加而减小或者增大。

Description

热头驱动电路及使用它的打印机

技术领域

本发明涉及热头驱动电路以及使用它的打印机，涉及用并行的印刷数据驱动多个热头的热头驱动电路以及使用它的打印机。

背景技术

现有技术中，通过把流过电流时发热的热头排列成行状，从在每一个热头上设置的驱动电路向各个热头流过电流，熔解热敏纸的墨水进行印刷。

图8表示现有技术的热头驱动电路的一例的电路结构图。在该图中，驱动电路1被半导体集成电路化，由串行/并行变换部2、延迟锁存部3、和输出部4构成。

从输入端子5把印刷数据输入到串行口，供给串行/并行变换部2。串行/并行变换部2，通过从输入端子6输入的时钟CLK移位上述印刷数据，n位并行输出。并行输出的印刷数据的各位被供给延迟锁存部3的”与”电路7₁～7_2N。

在延迟锁存部3上与上述印刷数据的串行/并行变换结束同步从输入端子8输入值1的锁存信号。给延迟锁存部3的”与”电路7₁～7_2N供给从端子8输入的值1的锁存信号以及用与其级联的延迟元件9₁～9_2N-1顺序延迟的信号，”与”电路7₁～7_2N用从输入端子8或者延迟元件9₁～9_2N-1供给的值1的锁存信号锁存印刷数据的各位，供给输出FET(场效应晶体管)10₁～10_2N。

输出部4的输出FET 10₁～10_2N源极接地，漏极连接输出端子11₁～11_2N。输出端子11₁～11_2N连接作为负荷的热头12₁～12_2N的一端，热头12₁～12_2N的另一端连接电源13。热头12₁～12_2N在一个热头基板14上排成一列设置。

输出FET 10₁～10_2N与印刷数据的各位对应导通，在与导通的输出FET对应的热头上通过电源13流过电流，热头发热后在热敏纸上进行印刷。

此外，在专利文献1中，记载了把热头的驱动电路分成多个组，在第二级以后的组的驱动电路的前级上设置延迟选通脉冲信号的延迟电路。

【专利文献1】特开2000-246938号公报

发明内容

在打印机内，图8所示的驱动电路1和热头基板14，配置成使多个相邻设置的各热头基板14的热头排成一列。

在这一场合，各热头驱动电路，因为从输出端子11₁侧向输出端子11_2N侧顺序输出印刷数据的各位，所以从最初发热的热头12₁侧向最后发热的热头12_2N侧向热头基板14传导热。因此，在打印机内的邻接的热头基板14中成为如图9所示的温度分布，特别是，在热头基板14的交界处温度的斜率成为不连续，有发生印刷斑点这样的问题。

本发明是鉴于上述问题提出，目的在于提供一种热头驱动电路以及使用它的打印机，所述热头驱动电路能够对于热头基板的位置使温度斜率平坦，减低印刷斑点的发生。

本发明的一个实施形态的热头驱动电路是驱动印刷一行的M个热头(32₁～32_2N)的热头驱动电路，其中，

具有使对于供给所述M个热头(32₁～32_2N)的印刷数据的各个的延迟时间不同的延迟单元(23)，

通过把所述延迟时间设定为对于奇数号的热头随M的值增加而增大或者减小，对于偶数号的热头随M的值增加而减小或者增大，能够对于热头基板的位置使温度斜率平坦，减低印刷斑点的发生。

在所述热头驱动电路中，可以做成以下的结构：

所述延迟单元(23)，把所述M个热头分成多组，在各组中对于奇数号的热头设定随M的值增加而增大或者减小的延迟量，对于偶数号的热头设定随M的值增加而减小或者增大的延迟量。

在所述热头驱动电路中，可以做成以下的结构：

所述延迟单元(23)具有：供给所述M个印刷数据的M个逻辑积电路(27₁～27_2N)；

顺序延迟锁存信号并供给奇数号的逻辑积电路的级连的多个延迟元件(29₁～29_N-1)；以及

顺序延迟所述锁存信号供给偶数号的逻辑积电路的级连的多个延迟元件(29₁～29_2N-1)，

把所述M个逻辑积电路(27₁～27_2N)输出的印刷数据供给所述M个热头(32₁～32_2N)。

本发明的一个实施形态的打印机，通过把多个所述热头驱动电路(20A，20B，20C)和M个热头(32₁～32_2N)排成一列并设置多列，能够减低印刷斑点的发生。

此外，上述括弧内的参照符号，是为容易理解而添加的，不过是一例而已，并不受图示的形态限定。

根据本发明，能够对于热头基板的位置使温度斜率平坦，减低印刷斑点的发生。

附图说明

图1是本发明的热头驱动电路的一个实施形态的电路结构图。

图2是表示在本发明的多个热头基板中的温度分布的图。

图3是使用本发明的热头驱动电路的打印机的一个实施形态的框图。

图4是表示本发明的一个实施形态的分组和输出端子的输出顺序的图。

图5是表示本发明的第一变形例的分组和输出端子的输出顺序的图。

图6是表示本发明的第二变形例的分组和输出端子的输出顺序的图。

图7是表示给”与”电路27₁～27₄各个供给的锁存信号的波形的图。

图8是现有技术的热头驱动电路的一例的电路结构图。

图9是表示现有技术的多个热头基板中的温度分布的图。

符号说明

20热头驱动电路

22串行/并行变换部

23延迟锁存部

24输出部

25、26、28输入端子

27₁～27_2N“与”电路

29₁～29_2N-1延迟元件

30₁～30_2N输出FET

31₁～31_2N输出端子

32₁～32_2N热头

33电源

34热头基板

具体实施方式

<热头驱动电路的一个实施形态>

图1表示本发明的热头驱动电路的一个实施形态的电路结构图。在该图中，热头驱动电路20被半导体集成电路化，通过串行/并行变换部22、延迟锁存部23、和输出部24构成。从输入端子25把印刷数据输入到串行口，供给串行/并行变换部22。

串行/并行变换部22，通过从输入端子26输入的时钟CLK移位上述印刷数据，M(例如M＝2N＝144)位并行输出。并行输出的印刷数据的各位被供给延迟锁存部23的”与”电路27₁～27_2N各个。

在延迟锁存部23上与上述印刷数据的串行/并行变换结束同步从输入端子28仅在规定期间输入值1的锁存信号，在第一号延迟元件29₁中后被2分支，一方在级连的延迟元件29₂～29_N-1中顺序延迟，供给奇数号的”与”电路27₃～27_2N-1各个。另一方供给第2N号的”与”电路27_2N，同时用级连的延迟元件29_N～29_2N-1延迟，供给偶数号的”与”电路27_2N-2～27₂各个。此外，当假定延迟元件29₁、29₂的延迟量为D(D例如是数十～数百nsec)时，延迟元件29₃～29_2N-2的延迟量为2D。图7(A)～(D)表示供给”与”电路27₁～27₄各个的锁存信号的波形。

“与”电路27₁～27_2N用从输入端子28或者延迟元件29₁～29_2N供给的值1的锁存信号锁存印刷数据的各位，供给排成一列设置的是n沟道MOS-FET的输出FET30₁～30_2N。

输出部24的输出FET 30₁～30_2N源极接地，漏极连接输出端子31₁～31_2N。排成一列设置的输出端子31₁～31_2N连接作为负荷的热头32₁～32_2N的一端，热头32₁～32_2N的另一端连接电源33。M个热头32₁～32_2N在一个热头基板34上排成一列设置。

输出FET 30₁～30_2N与印刷数据的各位的值(例如值1)对应导通，在与导通的输出FET对应的热头上通过电源33流过电流，热头发热后在热敏纸上进行印刷。

在该实施形态中，热头驱动电路20，在奇数号的输出端子中从输出端子31₁侧向输出端子31_2N-1侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31_2N侧向输出端子31₂侧顺序输出印刷数据的各位。

因此，在奇数号中从最初发热的热头32₁侧向最后发热的热头32_2N-1侧在热头基板34传导热，在偶数号中从最初发热的热头32_2N侧向最后发热的热头32₂侧在热头基板34传导热。

在图2中，用实线表示热头基板34的通过热头位置(1～2N)中的奇数号的热头32₁～热头32_2N-1的温度分布，用虚线表示通过偶数号的热头32₂～热头32_2N的热头基板34中的温度分布。这样，通过奇数号的热头32₁～热头32_2N-1的温度分布和通过偶数号的热头32₂～热头32_2N的温度分布的倾斜度互相相反，通过全部热头32₁～热头32_2N产生的温度分布，具有互相相反的倾斜度，温度分布相抵，如在图2中用点划线所示成为大体平坦。

此外，在上述实施形态中，在2N位并行的印刷数据中对于奇数号的位设定随号码增加而增大的延迟量，对于偶数号的位设定随号码增加而减小的延迟量，但是也可以作成为对于奇数号的位设定随号码增加而减小的延迟量、对于偶数号的位设定随号码增加而增加的延迟量的结构。

<打印机的结构>

图3是使用本发明的热头驱动电路的打印机的一个实施形态的框图。在该图中，热头驱动电路20A、20B、20C各个是和图1所示热头驱动电路20相同的结构，在各个上连接在热头基板34上设置的热头32₁～32_2N。热头驱动电路20A、20B、20C各个相邻设置，与各热头驱动电路20A、20B、20C连接的热头32₁～32_2N排成一列那样在热头基板34A、34B、34C上设置。

在该场合，因为在热头驱动电路20A、20B、20C上连接的热头基板34A、34B、34C的热头32₁～32_2N各个，如图2中点划线所示，具有大体平坦的温度分布，所以在各热头的的热头基板34的交界线处温度斜率大体连续，能够大幅度减低印刷斑点的发生。

<热头驱动电路的变形例>

在图1所示的热头驱动电路中，如在图4中用号码表示输出顺序那样，例如把144位数量的输出端子31₁～31₁₄₄作为一个组，设定在该组内在奇数号的输出端子中从输出端子31₁侧向输出端子31₁₄₃侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₁₄₄侧向输出端子31₂侧顺序输出印刷数据的各位。

作为该实施形态的第一变形，如在图5中用号码表示输出顺序那样，也可以设定为：把144位数量的输出端子31₁～31₁₄₄分成两组31₁～31₇₂、31₇₃～31₁₄₄，在第一组内，在奇数号的输出端子中从输出端子31₁侧向输出端子31₇₁侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₇₂侧向输出端子31₂侧顺序输出印刷数据的各位；在第二组内，在奇数号的输出端子中从输出端子31₇₃侧向输出端子31₁₄₃侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₁₄₄侧向输出端子31₇₄侧顺序输出印刷数据的各位。

进而，作为第二变形，如在图6中用号码表示输出顺序那样，也可以设定为：把144位数量的输出端子31₁～31₁₄₄分成三组31₁～31₄₈、31₄₉～31₉₆、31₉₇～31₁₄₄，在第一组内，在奇数号的输出端子中从输出端子31₁侧向输出端子31₄₇侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₇₂侧向输出端子31₂侧顺序输出印刷数据的各位；在第二组内，在奇数号的输出端子中从输出端子31₄₉侧向输出端子31₉₅侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₅₀侧向输出端子31₉₆侧顺序输出印刷数据的各位；在第三组内，在奇数号的输出端子中从输出端子31₉₇侧向输出端子31₁₄₃侧顺序输出印刷数据的各位，在偶数号的输出端子中从输出端子31₉₈侧向输出端子31₁₄₄侧顺序输出印刷数据的各位。

此外，在上述实施形态中为以正逻辑进行逻辑积运算使用”与”电路27₁～27_2N，但是在用负逻辑进行逻辑积运算的场合代替”与”电路使用“与非”电路。

Claims

1.一种热头驱动电路，用于驱动印刷一行的M个热头，其特征在于，

具有延迟单元，其使针对向所述M个热头供给的各个印刷数据的延迟时间不同，

把所述延迟时间设定为：

对于奇数号的热头随M的值增加而增大或者减小，对于偶数号的热头随M的值增加而减小或者增大。

2.根据权利要求1所述的热头驱动电路，其特征在于，

所述延迟单元，把所述M个热头分成多组，在各组中对于奇数号的热头设定随M的值增加而增大或者减小的延迟量，在所述各组中对于偶数号的热头设定随M的值增加而减小或者增大的延迟量。

3.根据权利要求1所述的热头驱动电路，其特征在于，

所述延迟单元具有：

供给所述M个印刷数据的M个逻辑积电路；

顺次延迟锁存信号并将其供给奇数号的逻辑积电路的级连的多个延迟元件；和

顺次延迟所述锁存信号供给偶数号的逻辑积电路的级连的多个延迟元件，

把所述M个逻辑积电路输出的印刷数据供给所述M个热头。

4.一种打印机，其特征在于，

把权利要求1至3中任意一项所述的热头驱动电路和M个热头排成一列并设置多个列。