CN111703211A - 一种具有延迟功能的热敏打印机头驱动电路 - Google Patents

一种具有延迟功能的热敏打印机头驱动电路 Download PDF

Info

Publication number
CN111703211A
CN111703211A CN202010551354.0A CN202010551354A CN111703211A CN 111703211 A CN111703211 A CN 111703211A CN 202010551354 A CN202010551354 A CN 202010551354A CN 111703211 A CN111703211 A CN 111703211A
Authority
CN
China
Prior art keywords
circuit
switching
delay time
thermal printer
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010551354.0A
Other languages
English (en)
Inventor
李钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chaozhou Three Circle Group Co Ltd
Original Assignee
Chaozhou Three Circle Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chaozhou Three Circle Group Co Ltd filed Critical Chaozhou Three Circle Group Co Ltd
Priority to CN202010551354.0A priority Critical patent/CN111703211A/zh
Publication of CN111703211A publication Critical patent/CN111703211A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • B41J2/355—Control circuits for heating-element selection

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及打印机技术领域，公开了一种具有延迟功能的热敏打印机头驱动电路，其中，所述驱动电路包括n个选通信号；其中，n>0；每个选通信号控制m个开关电路；其中，m≥2；每个开关电路对应一个加热元件，每个开关电路包括一个开关元件以及控制所述开关元件的开关元件控制电路，所述开关元件控制电路包括反相器；其中，所述开关元件控制电路用于控制所述开关元件的导通和断开；所述开关电路具有延迟功能，所述延迟功能包括导通延迟功能和断开延迟功能；其中，延迟功能通过调整所述开关电路的开关元件控制电路中反相器的MOS管的宽长比来实现。本发明实施例提供的一种具有延迟功能的热敏打印机头驱动电路，能够实现驱动电路中开关电路的延迟控制。

Description

一种具有延迟功能的热敏打印机头驱动电路
技术领域
本发明涉及打印机技术领域，特别是涉及一种具有延迟功能的热敏打印机头驱动电路。
背景技术
目前，热敏打印机头驱动电路的结构包括选通信号、由开关元件以及开关元件控制电路组成的开关电路、与开关电路对应的加热元件，其电路图如图1所示。热敏打印机头驱动电路工作时将存储在寄存器中的打印数据并行地传输到锁存电路中，然后通过选通信号，导通用于控制每个加热元件的开关电路，由此来接收锁存器中的数据并根据锁存器中的数据对加热元件进行加热。
在热敏打印机头驱动电路工作的过程中，当需要加热的加热元件较多时，驱动输入选通信号启动驱动电路以后，同时处于导通或断开状态的开关元件过多导致电流急剧变化。由电流急剧变化产生的电源波动和噪声过大，会对打印质量造成影响。
在现有技术中，为了避免上述问题，将驱动电路中同一选通信号控制下的开关电路加入延迟电路，使得供给到每个开关元件的驱动信号伴随不同编码加热元件而依次具有微小的延迟；同时将每个选通信号分开导通，保证所有的信号依次开通，从而避免电流急剧增大。其具体做法为：第一个开关电路的反相器个数为N，第M+1路的反相器个数为N+2M(M≥1)，即第二个开关电路的反相器个数为N+2，第三个开关电路的反相器个数为N+4，后续的开关电路依次类推，因此需要额外增加大量反相器。
发明内容
本发明实施例所要解决的技术问题是：提供一种具有延迟功能的热敏打印机头驱动电路，实现驱动电路中开关电路的延迟控制。
为了解决上述技术问题，第一方面，本发明实施例提供一种具有延迟功能的热敏打印机头驱动电路，所述驱动电路包括n个选通信号；其中，n>0；
每个选通信号控制m个开关电路；其中，m≥2；
每个开关电路对应一个加热元件，每个所述开关电路包括一个开关元件以及控制所述开关元件的开关元件控制电路，所述开关元件控制电路包括反相器；其中，所述开关元件控制电路用于控制所述开关元件的导通和断开；
所述开关电路具有延迟功能，所述延迟功能包括导通延迟功能和断开延迟功能；其中，延迟功能通过调整所述开关电路的开关元件控制电路中反相器的MOS管的宽长比来实现。
作为一个优选方案，同一选通信号控制中的所有开关电路依次分为若干分组；其中，每一分组包括至少两个开关电路；
对分组后的每一分组中的开关电路依次进行编号；
根据每一分组中的开关电路的编号，调整每个开关电路的开关元件控制电路反相器中MOS管的宽长比。
作为一个优选方案，所述同一选通信号控制中的所有开关电路依次分为若干分组，具体为：
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目相等的若干分组；或者，
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目不相等的若干分组。
作为一个优选方案，同一分组中的每个开关电路的导通延迟时间均不相同；同一分组中的每个开关电路的断开延迟时间均不相同。
作为上述方案的改进，同一分组中的每个开关电路的导通延迟时间随开关电路的编号依次递增或者递减；同一分组中的每个开关电路的断开延迟时间随开关电路的编号依次递增或者递减。
作为一个优选方案，同一分组中的开关电路的导通总延迟时间大于等于断开总延迟时间。
作为上述方案的改进，同一分组中的开关电路的导通总延迟时间在200ns～1000ns范围内；同一分组中的开关电路的断开总延迟时间在200ns～1000ns范围内。
作为上述方案的进一步改进，同一分组中的编号相邻的两个开关电路的导通延迟时间在20ns～150ns范围内；同一分组中的编号相邻的两个开关电路的断开延迟时间在20ns～150ns范围内。
为了解决上述技术问题，第二方面，本发明实施例提供一种热敏打印机头，所述热敏打印机头包括如第一方面任一项所述的具有延迟功能的热敏打印机头驱动电路。
为了解决上述技术问题，第三方面，本发明实施例提供一种打印机，所述打印机包括如第二方面所述的热敏打印机头。
与现有技术相比，本发明实施例提供的具有延迟功能的热敏打印机头驱动电路，其有益效果在于：通过调整开关元件控制电路中反相器的MOS管的宽长比实现了信号的延迟，不需要额外增加反相器，产品芯片的面积大大降低，节约了生产成本；将同个选通信号控制中的所有开关电路依次分为若干分组，急剧变化的电流相比于无延迟电路时大大降低，同时，分组控制延迟相比于将所有的开关电路依次延迟，总的信号延迟时间得到极大降低，打印速度得到了提高。
附图说明
为了更清楚地说明本发明实施例的技术特征，下面将对本发明实施例中所需要使用的附图做简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中热敏打印机头驱动电路的电路图；
图2是本发明提供的开关电路的一个优选实施例的电路图。
具体实施方式
为了对本发明的技术特征、目的、效果有更加清楚的理解，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例仅用于说明本发明，但是不用来限制本发明的保护范围。基于本发明的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的其他实施例，都应属于本发明的保护范围。
在本发明实施例提供的一种具有延迟功能的热敏打印机头驱动电路中，所述驱动电路包括n个选通信号；其中，n>0；
每个选通信号控制m个开关电路；其中，m≥2；
每个开关电路对应一个加热元件，每个所述开关电路包括一个开关元件以及控制所述开关元件的开关元件控制电路，所述开关元件控制电路包括反相器；其中，所述开关元件控制电路用于控制所述开关元件的导通和断开；
所述开关电路具有延迟功能，所述延迟功能包括导通延迟功能和断开延迟功能；其中，延迟功能通过调整所述开关电路的开关元件控制电路中反相器的MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)管的宽长比来实现。
需要说明的是，MOS管的宽长比与延迟时间(包括导通延迟时间和断开延迟时间)的关系为：(1)、不论是PMOS管还是NMOS管，其宽长比越大，延迟时间越短；(2)、由于PMOS管和NMOS管本身特性有差异，即迁移率不一样，通常情况下，延迟时间一样时，PMOS管宽长比是NMOS管宽长比的2倍。
其中，延迟时间为开关电路接收选通信号(即选通信号输入)到开关元件响应该选通信号的时间。
因此，本发明实施例通过调整开关元件控制电路任意一级反相器中PMOS管的宽长比和NMOS管的宽长比来实现开关电路的延迟功能。
本发明实施例的热敏打印机头驱动电路为CMOS电路，且直接控制开关元件的反相器为推挽结构，但本发明实施例不限于此，例如，反相器可设计为开漏结构等。
具体实施时，开关电路的一个优选实施例的电路图如图2所示，包括开关元件Q1、控制所述开关元件Q1的开关元件控制电路，开关电路的输入端与选通信号STB连接，输出端与加热元件连接；其中，所述开关元件控制电路包括四级反相器，每级反相器由一个PMOS管和一个NMOS管组成。
可以理解地，同一选通信号控制的开关电路数量不唯一，与同一开关元件控制电路的反相器的级数也不唯一，图2所示的电路不能用于限制本发明的保护范围。
与现有技术相比，本发明实施例提供的具有延迟功能的热敏打印机头驱动电路，具有如下有益效果：通过调整开关元件控制电路中反相器的MOS管的宽长比实现信号的延迟功能，不需要额外增加反相器的数量，产品芯片的面积大大降低，节约了生产成本。
为了更清楚地说明上述有益效果，示例性的，将同一选通信号控制的开关电路设定为64个，第一开关电路中反相器个数设定为2，那么在现有技术的延迟控制方法中，第一开关电路的反相器个数为2，第二开关电路的反相器个数为4，第M+1开关电路的反相器个数为2+2M，而本发明实施例的每一开关电路的反相器个数都与第一开关电路的反相器个数相同，即个数都为2，不需要额外增加反相器，产品芯片的面积大大降低，节约了生产成本。
在一个优选方案中，所述PMOS管设定为用于控制导通过程；所述NMOS管设定为控制断开过程。
需要说明的是，将PMOS管设定为用于控制导通过程，是从MOS管的宽长比与延迟时间的关系考虑的，即在宽长比大小相同时，PMOS管产生的延迟时间更长，更容易将导通总延迟时间设置为大于等于断开总延迟时间。
具体实施时也可以将PMOS管设定为用于控制断开过程，将NMOS管设定为控制导通过程，本发明实施例对此不做限制。
在一个优选实施例中，同一选通信号控制中的所有开关电路依次分为若干分组；其中，每一分组包括至少两个开关电路；
对分组后的每一分组中的开关电路依次进行编号；
根据每一分组中的开关电路的编号，调整每个开关电路的开关元件控制电路反相器中MOS管的宽长比。
具体实施时，首先将热敏打印机头驱动电路的同一选通信号控制的所有开关电路依次分为若干分组，对分组后的每一分组中的开关电路依次进行编号，然后根据分组中的开关电路的编号，按照需要设定的延迟时间，调整每个开关元件控制电路的任意一级反相器中PMOS管的宽长比和NMOS管的宽长比，根据每个开关元件控制电路的任意一级反相器中PMOS管的宽长比和NMOS管的宽长比控制每个开关电路的延迟时间。
更具体地，为了使后一个开关电路的延迟时间大于前一开关电路的延迟时间，后一开关电路的MOS管的宽长比应当比前一开关电路的MOS管的宽长比更小。
本发明实施例将同一选通信号控制中的所有开关电路依次分组，实际上急剧变化的电流相比于无延迟电路时已经大大降低，打印质量得到了提高；同时，分组控制延迟相比于将所有的开关电路依次延迟，总的信号延迟时间得到极大降低，打印速度得到了提高。
为了更清楚地说明上述有益效果，示例性的，将同一选通信号控制的开关电路设定为64个，每一开关电路导通的电流设定为30mA，相邻开关电路之间的延迟时间设定为50ns，那么无延迟电路时，驱动IC的瞬间输出电流最大可为1.92A(即30mA*64)，而经过分为8组等分控制延迟后，该瞬间输出电流最大变为0.24A(即30mA*8)，已不会对电源产生不稳定的影响，从而提高了打印质量。
与此同时，分组后的总导通延迟时间为400ns(即50ns*8)，相比于分组前的总导通延迟时间3200ns(即50ns*64)，分组后总导通延迟时间降低到分组前的总导通延迟时间的1/8，从而提高了打印速度。
在一个优选方案中，所述同一选通信号控制中的所有开关电路依次分为若干分组，具体为：
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目相等的若干分组；或者，
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目不相等的若干分组。
可以理解地，对热敏打印机头驱动电路的同个选通信号控制下的开关电路进行分组时，可以将其依次分为若干分组，其中，每一分组中开关电路的数目可以相等，也可以不等。
在一个优选方案中，所述根据每一分组中的开关电路的编号，调整每个开关电路的开关元件控制电路反相器中MOS管的宽长比，具体包括：
将不同分组中编号相同的开关电路的开关元件控制电路反相器中PMOS管的宽长比调整为相等宽长比；
将不同分组中编号相同的开关电路的开关元件控制电路反相器中NMOS管的宽长比调整为相等宽长比。
示例性的，MOS管的宽长比和延迟时间可设置如表1。
表1
Figure BDA0002540740560000071
即设定为：在每一分组中，第1个开关电路的信号延迟时间为50ns，每组的第2个比第1个延迟50ns，每组的第3个比第2个延迟50ns，每组的第4个比第3个延迟50ns，每组的第5个比第4个延迟50ns，每组的第6个比第5个延迟50ns，每组的第7个比第8个延迟50ns，每组的第8个比第7个延迟50ns，后续的开关电路依次类推。
在一个优选方案中，同一分组中的每个开关电路的导通延迟时间均不相同；同一分组中的每个开关电路的断开延迟时间均不相同。
可以理解地，当存在开关电路的导通延迟时间或断开延迟时间相同时，开关电路响应选通信号的时间便是相同的，则该选通信号下的同时处于导通或者断开的开关元件数量便会大于分组数会导致电流急剧变化，由电流急剧变化产生的电源波动和噪声过大，对打印质量造成影响。
将同一分组中各个开关电路的延迟时间设置为均不相同，即设置为：将同一分组中编号不同的开关电路的开关元件控制电路任意一级反相器中PMOS管的宽长比调整为不等宽长比；将同一分组中编号不同的开关电路的开关元件控制电路任意一级反相器中NMOS管的宽长比调整为不等宽长比，能够保证电路电流保持稳定，确保打印质量。
作为上述方案的改进，同一分组中的每个开关电路的导通延迟时间随开关电路的编号依次递增或者递减；同一分组中的每个开关电路的断开延迟时间随开关电路的编号依次递增或者递减。
在同一分组中，将开关电路的延迟时间设置为随开关电路的编号依次递增或者递减，变化规律相同，能够保证电路电流保持稳定的同时使得方案容易操作、简单易行。
在一个优选方案中，同一分组中的开关电路的导通总延迟时间大于等于断开总延迟时间。
可以理解地，设置每一分组的开关电路的导通总延迟时间大于等于每一分组的开关电路的断开总延迟时间，可以保证同一选通信号控制的所有开关电路的导通总延迟时间大于等于同一选通信号控制的所有开关电路的断开总延迟时间，即该选通信号控制的全部开关电路对应的总电流图形成缓慢上升(保证不会产生电压击穿)且急速下降的形状(保证打印速度)，进而保证开关电路导通或断开时电流的变化不会影响到电源，保证打印质量，其具体效果可参见表2。
表2
Figure BDA0002540740560000091
可选地，在同一分组中，设定为：同一开关电路的导通延迟时间等于断开延迟时间。
需要说明的是，开关电路对应的加热元件的加热时间可以表示为：t(后一发热点)＝t(前一发热点)-T(0-1)+T(1-0)，则有|ΔT|＝|T(1-0)-T(0-1)|，其中，T(0-1)为导通延迟时间，T(1-0)为断开延迟时间，ΔT为相邻两发热点的发热时间之差，那么当导通延迟时间大于断开延迟时间时，单一选通信号控制的开关电路越多，编号越靠后的开关电路的加热元件的加热时间就越短，最后的打印质量越差。
本实施例将导通延迟时间设置为等于断开延迟时间，能够保证相邻两发热点的发热时间之差为0，保证加热元件的加热时间均一，提高了打印质量，与此同时，将导通延迟时间设置为等于断开延迟时间，导通延迟时间与断开延迟时间之和便降低了，从而进一步提高了打印速度。
作为上述方案的改进，同一分组中的开关电路的导通总延迟时间在200ns～1000ns范围内；同一分组中的开关电路的断开总延迟时间在200ns～1000ns范围内。
需要说明的是，本发明实施例将总延迟时间设置在200ns～1000ns范围内，能够避免电流急剧增大，且兼顾打印密度均匀。
作为上述方案的进一步改进，同一分组中的编号相邻的两个开关电路的导通延迟时间在20ns～150ns范围内；同一分组中的编号相邻的两个开关电路的断开延迟时间在20ns～150ns范围内。
示例性的，将同一选通信号控制的开关电路设置设定为144个，编号相邻开关电路之间的延迟时间设定为50ns，则可以等分为12组或者8组，等分为12组时，总延迟时间为600ns，等分为8组时，总延迟时间为900ns，均满足总延迟时间在200ns～1000ns范围内；若等分为6组，则此时的总延迟时间为1200ns，不满足总延迟时间在200ns～1000ns范围内，则说明不可分为6组，若再将此时编号相邻开关电路之间的延迟时间设定为40ns，则总延迟时间为960ns，又可满足总延迟时间在200ns～1000ns范围内。
综上，本发明实施例提供一种具有延迟功能的热敏打印机头驱动电路，通过调整开关元件控制电路中任意一级反相器中PMOS管的宽长比和NMOS管的宽长比，以达到信号延迟的目的，能够在保证打印质量的同时提高打印速度，在延迟过程也不需要增加额外的反相器，节约了成本。
本发明实施例还提供一种热敏打印机头，所述热敏打印机头包括上述任一实施例的具有延迟功能的热敏打印机头驱动电路，所述热敏打印机头能够实现驱动电路中开关电路的延迟控制。
本发明实施例还提供一种打印机，所述打印机包括上述热敏打印机头，所述打印机能够实现驱动电路中开关电路的延迟控制。
以上所述，仅是本发明的优选实施方式，但本发明的保护范围并不局限于此，应当指出，对于本领域技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干等效的明显变形和/或同等替换，这些明显变形和/或同等替换也应视为本发明的保护范围。

Claims (10)

1.一种具有延迟功能的热敏打印机头驱动电路，其特征在于，
所述驱动电路包括n个选通信号；其中，n>0；
每个选通信号控制m个开关电路；其中，m≥2；
每个开关电路对应一个加热元件，每个所述开关电路包括一个开关元件以及控制所述开关元件的开关元件控制电路，所述开关元件控制电路包括反相器；其中，所述开关元件控制电路用于控制所述开关元件的导通和断开；
所述开关电路具有延迟功能，所述延迟功能包括导通延迟功能和断开延迟功能；其中，延迟功能通过调整所述开关电路的开关元件控制电路中反相器的MOS管的宽长比来实现。
2.根据权利要求1所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一选通信号控制中的所有开关电路依次分为若干分组；其中，每一分组包括至少两个开关电路；
对分组后的每一分组中的开关电路依次进行编号；
根据每一分组中的开关电路的编号，调整每个开关电路的开关元件控制电路反相器中MOS管的宽长比。
3.根据权利要求2所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，所述同一选通信号控制中的所有开关电路依次分为若干分组，具体为：
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目相等的若干分组；或者，
同一选通信号控制中的所有开关电路，依次分为每一分组中开关电路的数目不相等的若干分组。
4.根据权利要求2所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一分组中的每个开关电路的导通延迟时间均不相同；同一分组中的每个开关电路的断开延迟时间均不相同。
5.根据权利要求4所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一分组中的每个开关电路的导通延迟时间随开关电路的编号依次递增或者递减；同一分组中的每个开关电路的断开延迟时间随开关电路的编号依次递增或者递减。
6.根据权利要求2所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一分组中的开关电路的导通总延迟时间大于等于断开总延迟时间。
7.根据权利要求6所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一分组中的开关电路的导通总延迟时间在200ns～1000ns范围内；同一分组中的开关电路的断开总延迟时间在200ns～1000ns范围内。
8.根据权利要求7所述的具有延迟功能的热敏打印机头驱动电路，其特征在于，同一分组中的编号相邻的两个开关电路的导通延迟时间在20ns～150ns范围内；同一分组中的编号相邻的两个开关电路的断开延迟时间在20ns～150ns范围内。
9.一种热敏打印机头，其特征在于，所述热敏打印机头包括如权利要求1至8任一项所述的具有延迟功能的热敏打印机头驱动电路。
10.一种打印机，其特征在于，所述打印机包括如权利要求9所述的热敏打印机头。
CN202010551354.0A 2020-06-16 2020-06-16 一种具有延迟功能的热敏打印机头驱动电路 Pending CN111703211A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010551354.0A CN111703211A (zh) 2020-06-16 2020-06-16 一种具有延迟功能的热敏打印机头驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010551354.0A CN111703211A (zh) 2020-06-16 2020-06-16 一种具有延迟功能的热敏打印机头驱动电路

Publications (1)

Publication Number Publication Date
CN111703211A true CN111703211A (zh) 2020-09-25

Family

ID=72540411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010551354.0A Pending CN111703211A (zh) 2020-06-16 2020-06-16 一种具有延迟功能的热敏打印机头驱动电路

Country Status (1)

Country Link
CN (1) CN111703211A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101181841A (zh) * 2006-11-13 2008-05-21 佳能株式会社 元件衬底、打印头、头盒以及打印装置
CN101249759A (zh) * 2007-02-23 2008-08-27 三美电机株式会社 热头驱动电路及使用它的打印机
JP2009101585A (ja) * 2007-10-23 2009-05-14 Seiko Epson Corp サーマルヘッドドライバ、サーマルヘッド、電子機器及び印刷システム、並びにサーマルヘッドドライバ及びサーマルヘッドのレイアウト方法
CN102455728B (zh) * 2010-10-25 2014-06-04 三星半导体(中国)研究开发有限公司 电流控制电路
CN204795028U (zh) * 2015-07-03 2015-11-18 桂林电子科技大学 Cmos全数字频率可调脉冲无线电超宽带发射机
CN110262616A (zh) * 2019-05-22 2019-09-20 西安理工大学 一种超细粒度控制门级单元电源供应的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101181841A (zh) * 2006-11-13 2008-05-21 佳能株式会社 元件衬底、打印头、头盒以及打印装置
CN101249759A (zh) * 2007-02-23 2008-08-27 三美电机株式会社 热头驱动电路及使用它的打印机
JP2009101585A (ja) * 2007-10-23 2009-05-14 Seiko Epson Corp サーマルヘッドドライバ、サーマルヘッド、電子機器及び印刷システム、並びにサーマルヘッドドライバ及びサーマルヘッドのレイアウト方法
CN102455728B (zh) * 2010-10-25 2014-06-04 三星半导体(中国)研究开发有限公司 电流控制电路
CN204795028U (zh) * 2015-07-03 2015-11-18 桂林电子科技大学 Cmos全数字频率可调脉冲无线电超宽带发射机
CN110262616A (zh) * 2019-05-22 2019-09-20 西安理工大学 一种超细粒度控制门级单元电源供应的方法

Similar Documents

Publication Publication Date Title
US6897696B2 (en) Duty-cycle adjustable buffer and method and method for operating same
US6163178A (en) Impedance controlled output driver
US8717080B2 (en) Digital delay line driver
EP0443434A1 (en) Ouput buffer circuit with signal feed forward for reducing switching induced noise
JP5814876B2 (ja) 同期整流型電源回路とその調整方法
US5546029A (en) Output driver circuit having reduced electromagnetic interference
EP0225249B1 (en) Cmos current switching circuit
US7902885B2 (en) Compensated output buffer for improving slew control rate
US11005467B1 (en) Low-noise duty cycle correction circuit and method thereof
CN112511140A (zh) 可片上选通微调的高压电平移位双窄脉冲产生电路
JP2006217540A (ja) 半導体集積回路および半導体集積回路の制御方法
US6710632B2 (en) Drive circuit
US6448807B1 (en) Dynamic impedance controlled driver for improved slew rate and glitch termination
US7652506B2 (en) Complementary signal generating circuit
CN111703211A (zh) 一种具有延迟功能的热敏打印机头驱动电路
US11190174B1 (en) Delay interpolator
US7893709B2 (en) Termination circuit
JP4859610B2 (ja) バッファ回路及びその制御方法
US10911048B1 (en) Dynamically adjustable CMOS circuit
US5508728A (en) Thermal head driving integrated circuit and thermal head driving circuit using the same
JP7513061B2 (ja) ゲート駆動回路及び半導体装置
US20080068914A1 (en) Output driving circuit and semiconductor memory device having the same
US7550993B2 (en) Glitch reduced compensated circuits and methods for using such
JP2024089373A (ja) 半導体集積回路、インタフェース装置及びメモリシステム
US5481208A (en) Piecewisely-controlled tri-state output buffer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925