JPH06340106A - サーマルヘッドの駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 サーマルヘッドの印画画像の高画質化を図
る。 【構成】 共通電極ＶＨ１に発熱抵抗体Ｒ１〜Ｒ３，Ｒ
１６〜Ｒ１８，…，Ｒ１７２６〜Ｒ１７２８を接続し、
共通電極ＶＨ２に発熱抵抗体Ｒ４〜Ｒ６，Ｒ１３〜Ｒ１
５，…，Ｒ１７２３〜Ｒ１７２５を接続し、共通電極Ｖ
Ｈ３に、発熱抵抗体Ｒ７〜Ｒ９，Ｒ１０〜Ｒ１２，…，
Ｒ１７２０〜Ｒ１７２２を接続する。共通電極ＶＨ１，
ＶＨ２，ＶＨ３に順次電力が供給され、対応する発熱抵
抗体に選択的に電流が流れ発熱し印画画像が形成され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置や画
像記録装置などに用いられるサーマルヘッドに関する。

【０００２】

【従来の技術】図８は、従来のサーマルヘッドの一例の
電気的構成を示す回路図である。このサーマルヘッド
は、多数の発熱抵抗体Ｒ１〜Ｒ１７２８と、複数の駆動
回路９などで構成されており、図８においては、６４個
の発熱抵抗体が１つの駆動回路９に接続され、さらに５
７６個の発熱抵抗体および９個の駆動回路９を１つのブ
ロックとして計３つのブロックＢ１〜Ｂ３に区分されて
印画動作を行う。

【０００３】図９は、図８に示す駆動回路９の一例を示
す回路図である。この駆動回路９は、シリアルデータか
ら成る印画信号ＤＩを外部からのクロック信号ＣＬＫに
同期して転送することによって、所定ビット数毎にパラ
レルデータに変換して出力するシフトレジスタＳＲ１〜
ＳＲｎと、外部からのラッチ信号ＬＡＴによって、シフ
トレジスタＳＲ１〜ＳＲｎの出力を記憶する複数のラッ
チ回路Ｌ１〜Ｌｎと、外部からのストローブ信号ＳＴＢ
Ｉおよび印画制御信号ＢＥＯによって、各ラッチＬ１〜
Ｌｎの出力を開閉する複数のゲート素子Ｇ１〜Ｇｎと、
各ゲート素子Ｇ１〜Ｇｎの出力によって発熱抵抗体Ｒ１
〜Ｒｎに流れる電流を制御する複数のスイッチング素子
Ｔ１〜Ｔｎなどから構成されている。

【０００４】サーマルヘッドに形成された多数の発熱抵
抗体Ｒ１〜Ｒｎの一端は、各スイッチング素子Ｔ１〜Ｔ
ｎのドレイン素子に接続されるとともに、各発熱抵抗体
Ｒ１〜Ｒｎの他端は共通に外部電源７０の出力側ＶＨに
接続されており、各スイッチング素子Ｔ１〜Ｔｎのソー
ス側が共通して接続された端子ＧＮＤ２に、外部電源７
０の接地側が接続されている。

【０００５】この動作について、図１０に示すタイミン
グチャートを参照しながら説明する。一走査線として形
成される１７２８画素分の印画信号ＤＡＴＡは、クロッ
ク信号ＣＬＫに同期して各駆動回路９のシフトレジスタ
ＳＲ１〜ＳＲｎに入力、転送され、各駆動回路９におい
て６４画素分の印画信号ＤＡＴＡがそれぞれパラレルデ
ータに変換される。

【０００６】次に、ラッチ信号ＬＡＴが反転して、駆動
回路９のシフトレジスタＳＲ１〜ＳＲｎの出力が、各ラ
ッチ回路Ｌ１〜Ｌｎに記憶される。

【０００７】次に、印画制御信号ＢＥＯがローレベルに
反転して、ストローブ信号ＳＴＢ１がローレベルに反転
すると、発熱抵抗体Ｒ１〜Ｒ５７６から成るブロックＢ
１に対応する９個の駆動回路９の各ゲート素子Ｇ１〜Ｇ
ｎが開いて、各ラッチ回路Ｌ１〜Ｌｎに記憶された印画
信号ＤＡＴＡに基づいて各スイッチング素子Ｔ１〜Ｔｎ
が選択的に導通状態となる。すると、発熱抵抗体Ｒ１〜
Ｒ５７６に選択的に電流が流れて発熱し、感熱紙や熱転
写フィルムを加熱して、ブロックＢ１に対応する一走査
線の１／３の部分の印画動作を行う。

【０００８】以下同様に、ストローブ信号ＳＴＢ２がロ
ーレベルに反転すると、発熱抵抗体Ｒ５７７〜Ｒ１１５
２に選択的に電流が流れて発熱し、ブロックＢ２に対応
する一走査線の１／３の部分の印画動作を行い、さらに
ストローブ信号ＳＴＢ３がローレベルに反転すると、発
熱抵抗体Ｒ１１５３〜Ｒ１７２８に選択的に電流が流れ
て発熱し、ブロックＢ３に対応する一走査線の１／３の
部分の印画動作を行う。このようにして、一走査線分の
印画が行われて感熱紙や熱転写フィルムをステップ搬送
しながら上述の動作を繰返すことによって一連の画像が
記録される。

【０００９】図１１は、従来のサーマルヘッドの他の例
の電気的構成を示す回路図である。このサーマルヘッド
は、多数の発熱抵抗体Ｒ１〜Ｒ１７２８と、図９に示す
ような複数の駆動回路９と、両者の間に介挿する逆流防
止用のダイオードＤ１〜Ｄ１７２８などで構成されてお
り、発熱抵抗体Ｒ１〜Ｒ３，Ｒ１０〜Ｒ１２，…，Ｒ１
７２０〜Ｒ１７２２の一端は共通電極ＶＨ１に接続さ
れ、発熱抵抗体Ｒ４〜Ｒ６，Ｒ１３〜Ｒ１５，…，Ｒ１
７２３〜Ｒ１７２５の一端は共通電極ＶＨ２に接続さ
れ、発熱抵抗体Ｒ７〜Ｒ９，Ｒ１６〜Ｒ１８，…，Ｒ１
７２６〜Ｒ１７２８の一端は共通電極ＶＨ３に接続され
る。一方、発熱抵抗体Ｒ１，Ｒ４，Ｒ７の他端はダイオ
ードＤ１，Ｄ４，Ｄ７を介して、駆動回路９のスイッチ
ング素子Ｔ１に接続され、発熱抵抗体Ｒ２，Ｒ５，Ｒ８
の他端はダイオードＤ２，Ｄ５，Ｄ８を介して駆動回路
９のスイッチング素子Ｔ２に接続され、発熱抵抗体Ｒ
３，Ｒ６，Ｒ９の他端はダイオードＤ３，Ｄ６，Ｄ９を
介して、駆動回路９のスイッチング素子Ｔ３に接続され
る。以下同様に、駆動回路９のスイッチング素子１個に
ついて各共通電極ＶＨ１，ＶＨ２，ＶＨ３にそれぞれ接
続された３本の発熱抵抗体を駆動するように結線されて
いる。

【００１０】この動作について説明すると、まず各駆動
回路９に、発熱抵抗体Ｒ１〜Ｒ３から成るブロックＢ
１、発熱抵抗体Ｒ１０〜Ｒ１２から成るブロックＢ４、
以下同様に、ブロックＢ３ｎ−２（ただし、ｎは１以上
の自然数。以下同じ）に対応する印画信号が入力、転送
されて、各駆動回路９の各スイッチング素子Ｔ１〜Ｔｎ
が選択的に導通するとともに、共通電極ＶＨ１に所定時
間電力を供給すると、ブロックＢ３ｎ−２の各発熱抵抗
体が選択的に導通して発熱し、印画動作を行う。

【００１１】次に、各駆動回路９に、発熱抵抗体Ｒ４〜
Ｒ６から成るブロックＢ２、発熱抵抗体Ｒ１３〜Ｒ１５
から成るブロックＢ５、以下同様に、ブロックＢ３ｎ−
１に対応する印画信号が入力、転送されて、各駆動回路
９の各スイッチング素子Ｔ１〜Ｔｎが選択的に導通する
とともに、共通電極ＶＨ２に所定時間電力を供給する
と、ブロックＢ３ｎ−１の各発熱抵抗体が選択的に通電
して発熱し、印画動作を行う。

【００１２】次に、各駆動回路９に、発熱抵抗体Ｒ７〜
Ｒ９から成るブロックＢ３、発熱抵抗体Ｒ１６〜Ｒ１８
から成るブロックＢ６、以下同様に、ブロックＢ３ｎに
対応する印画信号が入力、転送されて、各駆動回路９の
各スイッチング素子Ｔ１〜Ｔｎが選択的に導通するとと
もに、共通電極ＶＨ３に所定時間電力を供給すると、ブ
ロックＢ３ｎの各発熱抵抗体が選択的に通電し発熱し、
印画動作を行う。こうして、１つのスイッチング素子の
出力について３つの共通電極ＶＨ１，ＶＨ２，ＶＨ３を
時分割して電力供給を行うことによって、駆動回路９の
スイッチング素子等の数を１／３に低減しつつ、発熱抵
抗体Ｒ１〜Ｒ１７２８を３分割駆動することができる。
以上のように印画動作をして得られた印画画像の例を図
１２に示す。この場合の印画データは、すべて印字状態
のときのデータである。

【００１３】

【発明が解決しようとする課題】しかしながら、図８に
示すサーマルヘッドでは、各発熱抵抗体Ｒ１〜Ｒ１７２
８の個数と同数のシフトレジスタＳＲ１〜ＳＲｎ、ラッ
チ回路Ｌ１〜Ｌｎ、スイッチング素子Ｔ１〜Ｔｎ等を備
える必要があるため、多数の駆動回路９をサーマルヘッ
ドに搭載しなければならず、サーマルヘッドの製造コス
ト上昇を招くという課題がある。

【００１４】一方、図１１に示すサーマルヘッドでは、
各発熱抵抗体Ｒ１〜Ｒ１７２８の個数の１／３のシフト
レジスタＳＲ１〜ＳＲｎ、ラッチ回路Ｌ１〜Ｌｎ、スイ
ッチング素子Ｔ１〜Ｔｎ等で足りるため、駆動回路９の
搭載個数を低減化することができる。しかし、共通に接
続された発熱抵抗体に流れる電流の回り込みを防ぐため
の電流制限用のダイオードＤ１〜Ｄ１７２８を新たに搭
載しなければならず、部品点数の増加を招くという課題
がある。さらに、ダイオードＤ１〜Ｄ１７２８と各駆動
回路９との間の結線が多数交錯するため、サーマルヘッ
ドの基板に多層配線部１３を形成しなければならず、こ
のことが製造工程数の増加や製造歩留りの低下、回路の
大型化を招くという課題がある。特に、サーマルヘッド
は多数の発熱抵抗体を駆動するため大面積の素子になら
ざるを得ず、多層配線部の大面積化は製造歩留りを極端
に低下させている。また、図１１に示すサーマルヘッド
を用いて印画を行った場合、図１２に示されるような印
画画像が得られるけれども、各ラインにおいてたとえば
部分Ｂのように印画ドットがすべてつながっておらず、
このためスジムラを発生し、高品質の印画画像を得るこ
とができないという課題がある。

【００１５】本発明の目的は、前述した課題を解決する
ために、サーマルヘッドの結線が複雑にならず、駆動回
路の個数の低減化および製造歩留りの向上を図ることが
でき、かつ高品質の印画画像を得ることができるサーマ
ルヘッドの駆動方法を提供することである。

【００１６】

【課題を解決するための手段】本発明は、複数の発熱抵
抗体と、各発熱抵抗体を予め定められた数毎に、順次グ
ループ接続するｎ（ｎは３以上の自然数）個の共通電極
と、シリアルデータから成る印画信号をパラレルデータ
に変換するシフトレジスタ、ならびに前記シフトレジス
タの出力および外部からの制御信号に基づいて各発熱抵
抗体に流れる電流を制御する複数のスイッチング素子を
有する駆動回路とを備え、最端部のグループから数えて
ｍ番目（ｍは任意の自然数）のグループの発熱抵抗体が
１番目の共通電極にグループ接続され、（ｍ＋１）番目
のグループの発熱抵抗体が２番目の共通電極にグループ
接続され、順次（ｍ＋ｎ−１）番目のグループの発熱抵
抗体がｎ番目の共通電極にグループ接続され、かつ（ｍ
＋ｎ）番目のグループの発熱抵抗体がｎ番目の共通電極
にグループ接続され、（ｍ＋ｎ＋１）番目のグループの
発熱抵抗体が（ｎ−１）番目の共通電極にグループ接続
され、順次（ｍ＋２ｎ−１）番目のグループの発熱抵抗
体が、１番目の共通電極にグループ接続されることを含
むサーマルヘッドの駆動方法であって、前記共通電極に
接続された各発熱素子に対応する印画信号をシフトレジ
スタに順次転送し、前記１番目の共通電極からｎ番目の
共通電極まで順次電力を供給するタイミングに同期し
て、対応する各発熱抵抗体のスイッチング素子を選択的
に駆動して分割印字制御するサーマルヘッドの駆動方法
である。

【００１７】

【作用】本発明に従えば、各発熱抵抗体が各グループ毎
に、連続的に隣接する各共通電極に順次接続され、共通
電極にそれぞれ接続された発熱素子に対応する印画信号
をシフトレジスタに順次転送し、各共通電極を通電する
タイミングに同期して、対応する発熱抵抗体のスイッチ
ング素子を駆動して分割印字制御する。したがって、印
画ドットが連続的につながっている印字画像となり、高
品質の印字画像を得ることができる。

【００１８】

【実施例】図１は、本発明の一実施例であるサーマルヘ
ッドの電気的構成を示す回路図である。このサーマルヘ
ッドは、多数の発熱抵抗体Ｒ１〜Ｒ１７２８と複数の駆
動回路３などで構成されており、図５においては１９２
個の発熱抵抗体の個別電極２１が１つの駆動回路３に接
続されるとともに、発熱抵抗体Ｒ１〜Ｒ３，Ｒ１６〜Ｒ
１８，…，Ｒ１７１１〜Ｒ１７１３，Ｒ１７２６〜Ｒ１
７２８の一端は共通電極ＶＨ１に接続され、発熱抵抗体
Ｒ４〜Ｒ６，Ｒ１３〜Ｒ１５，…，Ｒ１７１４〜Ｒ１７
１６，Ｒ１７２３〜Ｒ１７２５の一端は共通電極ＶＨ２
に接続され、発熱抵抗体Ｒ７〜Ｒ９，Ｒ１０〜Ｒ１３，
…，Ｒ１７１７〜Ｒ１７１９，Ｒ１７２０〜Ｒ１７２２
の一端は共通電極ＶＨ３に接続される。また、各駆動回
路３に印画信号ＤＡＴＡ、ストローブ信号ＳＴＢ、印画
制御信号ＢＥＯ、ラッチ信号ＬＡＴ、クロック信号ＣＬ
Ｋなどの外部制御信号が入力される。

【００１９】図２は、フリップチップである駆動回路３
の電極パッドの配置を示す底面図である。１９２個の発
熱抵抗体の個別電極２１と接続される電極パッド列４ａ
は、図示するように３行３列の電極パッドを繰返し周期
とする３行６４列の電極パッドＰ１〜Ｐ１９２で構成さ
れる。また、駆動回路３の接地用の電極パッド列４ｂが
底面中央部に配設され、駆動回路３の信号用の電極パッ
ド列４ｃが底面下部に配設される。

【００２０】図３は、各発熱抵抗体と駆動回路３の電極
パッドとの結線パターンを示す図５中Ａ付近の部分拡大
図である。電極パッドＰ１〜Ｐ３は発熱抵抗体Ｒ１〜Ｒ
３に、電極パッドＰ４〜Ｐ６は発熱抵抗体Ｒ４〜Ｒ６
に、電極パッドＰ７〜Ｐ９は発熱抵抗体Ｒ７〜Ｒ９にそ
れぞれ接続され、以下同様に、３つの電極パッド毎に配
線パターンが引出されている。

【００２１】図４は、駆動回路３の一例の電気的構成を
示す回路図である。この駆動回路３は、シリアルデータ
から成る印画信号ＤＩを外部からのクロック信号ＣＬＫ
に同期して転送することによって、所定ビット数毎にパ
ラレルデータに変換して出力するシフトレジスタＳＲ１
〜ＳＲｎと、外部からのラッチ信号ＬＡＴによってシフ
トレジスタＳＲ１〜ＳＲｎの出力を記憶する複数のラッ
チ回路Ｌ１〜Ｌｎと、外部からのストローブ信号ＳＴＢ
および印画制御信号ＢＥＯによって、各ラッチ回路Ｌ１
〜Ｌｎの出力を開閉する複数のゲート素子Ｇ１〜Ｇｎ
と、各ゲート素子Ｇ１〜Ｇｎの出力によって各発熱抵抗
体２に流れる電流を制御する複数のスイッチング素子Ｔ
１〜Ｔｎと、各スイッチング素子Ｔ１〜Ｔｎの出力が３
本に分岐してそれぞれ直列接続される電流制限用のダイ
オードＤ１〜Ｄ１９２などから構成される。たとえば、
第１の駆動回路３の各ダイオードＤ１〜Ｄ１９２の他端
は、図２および図３に示す電極パッドＰ１〜Ｐ１９２を
介して発熱抵抗体Ｒ１〜Ｒ１９２に結線されている。

【００２２】次に、図４の駆動回路３が搭載されたサー
マルヘッドの動作について、図５および図６のタイミン
グチャートを参照しながら説明する。まず、一走査線と
して形成される１７２８画素分の印画信号ＤＡＴＡのう
ち、図６で示されるように第１〜第３，第１６〜第１
８，…，第（９ｎ−８）〜第（９ｎ−６），第（９ｎ＋
７）〜第（９ｎ＋９）（ｎ＝３，５，７，９．…１９１
とする。以下同様）画素の印画信号ＤＡＴＡが、クロッ
ク信号ＣＬＫ１に同期してシフトレジスタＳＲ１〜ＳＲ
ｎに入力、転送され、各駆動回路３において計６４画素
分の印画信号ＤＡＴＡがパラレルデータに変換される。
次に、ラッチ信号ＬＡＴが反転して、シフトレジスタＳ
Ｒ１〜ＳＲｎの出力が各ラッチ回路Ｌ１〜Ｌｎに記憶さ
れる。

【００２３】次に、印画制御信号ＢＥＯがローレベルに
反転して、ストローブ信号ＳＴＢがローレベルに反転す
るとともに、共通電極ＶＨ１に電力を供給すると、各ラ
ッチ回路Ｌ１〜Ｌｎに記憶された印画信号ＤＡＴＡに基
づいて各スイッチング素子Ｔ１〜Ｔｎが選択的に導通状
態となり、発熱抵抗体Ｒ１〜Ｒ３，Ｒ１６〜Ｒ１８，
…，Ｒ（９ｎ−８）〜Ｒ（９ｎ−６），Ｒ（９ｎ＋７）
〜Ｒ（９ｎ＋９）に選択的に電流が流れて発熱し、感熱
紙や熱転写フィルムなどの記録媒体を加熱して一走査線
の１／３の部分の印画動作を行う。

【００２４】次に、ストローブ信号ＳＴＢがハイレベル
に反転した後、第４〜第６，第１３〜第１５，…，第
（９ｎ−５）〜第（９ｎ−３），第（９ｎ＋４）〜第
（９ｎ＋６）の印画信号ＤＡＴＡが、クロック信号ＣＬ
Ｋ２に同期してシフトレジスタＳＲ１〜ＳＲｎに入力、
転送され、各駆動回路３において計６４画素分の印画信
号ＤＡＴＡがパラレルデータに変換される。次に、ラッ
チ信号ＬＡＴが反転して、シフトレジスタＳＲ１〜ＳＲ
ｎの出力が各ラッチ回路Ｌ１〜Ｌｎに記憶される。

【００２５】次に、ストローブ信号ＳＴＢがローレベル
に反転するとともに、共通電極ＶＨ２に電力を供給する
と、前述と同様に、各ラッチ回路Ｌ１〜Ｌｎに記憶され
た印画信号ＤＡＴＡに基づいて、各スイッチング素子Ｔ
１〜Ｔｎが選択的に導通状態となり、発熱抵抗体Ｒ４〜
Ｒ６，Ｒ１３〜Ｒ１５，…，Ｒ（９ｎ−５）〜Ｒ（９ｎ
−３），Ｒ（９ｎ＋４）〜Ｒ（９ｎ＋６）に選択的に電
流が流れて発熱し、記録媒体を加熱して一走査線の１／
３の部分の印画動作を行う。

【００２６】次に、ストローブ信号ＳＴＢがハイレベル
に反転した後、第７〜第９，第９〜第１２，…，第（９
ｎ−２）〜第９ｎ，第（９ｎ＋１）〜第（９ｎ＋３）画
素の印画信号ＤＡＴＡが、クロック信号ＣＬＫに同期し
てシフトレジスタＳＲ１〜ＳＲｎに入力、転送され、各
駆動回路３において計６４画素分の印画信号ＤＡＴＡが
パラレルデータに変換される。次に、ラッチ信号ＬＡＴ
が反転して、シフトレジスタＳＲ１〜ＳＲｎの出力が各
ラッチ回路Ｌ１〜Ｌｎに記憶される。

【００２７】次に、ストローブ信号ＳＴＢがローレベル
に反転するとともに、共通電極ＶＨ３に電力を供給する
と、前述と同様に、各ラッチ回路Ｌ１〜Ｌｎに記憶され
た印画信号ＤＡＴＡに基づいて、各スイッチング素子Ｔ
１〜Ｔｎが選択的に導通状態となり、発熱抵抗体Ｒ７〜
Ｒ９，Ｒ１０〜Ｒ１２，…，Ｒ（９ｎ−２）〜Ｒ９ｎ，
Ｒ（９ｎ＋１）〜Ｒ（９ｎ＋３）に選択的に電流が流れ
て発熱し、記録媒体を加熱して一走査線の１／３の部分
の印画動作を行う。そして、ストローブ信号ＳＴＢがハ
イレベルに反転して、印画制御信号ＢＥＯがハイレベル
に反転する。このようにして、一走査線の印画が行わ
れ、記録媒体をステップ搬送しながら上述の動作を繰返
すことによって一連の画像が記録される。

【００２８】以上のように印画動作をして、得られた印
画画像の例を図７に示す。この場合の印画データは、す
べて印字状態のときのデータである。したがって、図７
で示されるように、各ライン内において印画ドットがす
べて連続的につながっており、スジムラの発生がなくな
り、高画質の印画画像を得ることができる。

【００２９】また、駆動回路３内に電流制御用ダイオー
ドを内蔵しているために新たなダイオード素子の実装の
必要がなく、フリップチップを用いたことによって、同
一スイッチングトランジスタによって駆動するビットを
ＩＣ内で結線し、各発熱抵抗体からの個別配線を駆動回
路のバンプ間で配線することと合間って、多層配線を行
わず１層配線によって共通接続した発熱抵抗体の分別を
行うことができる。さらに、前記共通接続された出力パ
ッドをシフトレジスタの配列方向に対してほぼ直交して
配列したことによって、駆動回路３は、シフトレジス
タ、ラッチ、ゲート回路、スイッチングトランジスタを
有する部分においては何ら拡大する必要がなく小型のも
のとすることができる。したがって、サーマルヘッドの
基板に多層配線部を形成する必要がなくなるとともに、
駆動回路の個数を減らすことができるため、サーマルヘ
ッドの製造コストの低減化、および製造歩留りの向上を
図ることができる。

【００３０】

【発明の効果】以上詳説したように本発明によれば、印
画ドットがすべてつながった連続した印画画像を得るこ
とができ、スジムラの発生などを防止することができ、
サーマルヘッドの印画画像の高画質化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の駆動方法を用いて駆動されるサーマル
ヘッドの電気的構成を示す回路図である。

【図２】フリップチップである駆動回路３の電極パッド
の配置を示す底面図である。

【図３】各発熱抵抗体と駆動回路３の電極パッドとの結
線パターンを示す図１中のＡ付近の部分拡大図である。

【図４】駆動回路３の一例の電気的構成を示す回路図で
ある。

【図５】図４の駆動回路の動作を示すタイミングチャー
トである。

【図６】図４の駆動回路のクロック信号ＣＬＫの動作を
示すタイミングチャートである。

【図７】本発明の駆動方法を用いて駆動されるサーマル
ヘッドから得られる印画画像の例である。

【図８】従来のサーマルヘッドの一例の電気的構成を示
す回路図である。

【図９】図８の駆動回路９の一例を示す回路図である。

【図１０】図９の駆動回路９の動作を示すタイミングチ
ャートである。

【図１１】従来のサーマルヘッドの他の例の電気的構成
を示す回路図である。

【図１２】図１１のサーマルヘッドから得られる印画画
像の例である。

【符号の説明】

３ 駆動回路 ４ａ，４ｂ，４ｃ 電極パッド列

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の発熱抵抗体と、 各発熱抵抗体を予め定められた数毎に、順次グループ接
   続するｎ（ｎは３以上の自然数）個の共通電極と、 シリアルデータから成る印画信号をパラレルデータに変
   換するシフトレジスタ、ならびに前記シフトレジスタの
   出力および外部からの制御信号に基づいて各発熱抵抗体
   に流れる電流を制御する複数のスイッチング素子を有す
   る駆動回路とを備え、 最端部のグループから数えてｍ番目（ｍは任意の自然
   数）のグループの発熱抵抗体が１番目の共通電極にグル
   ープ接続され、（ｍ＋１）番目のグループの発熱抵抗体
   が２番目の共通電極にグループ接続され、順次（ｍ＋ｎ
   −１）番目のグループの発熱抵抗体がｎ番目の共通電極
   にグループ接続され、かつ（ｍ＋ｎ）番目のグループの
   発熱抵抗体がｎ番目の共通電極にグループ接続され、
   （ｍ＋ｎ＋１）番目のグループの発熱抵抗体が（ｎ−
   １）番目の共通電極にグループ接続され、順次（ｍ＋２
   ｎ−１）番目のグループの発熱抵抗体が、１番目の共通
   電極にグループ接続されることを含むサーマルヘッドの
   駆動方法であって、 前記共通電極に接続された各発熱素子に対応する印画信
   号をシフトレジスタに順次転送し、前記１番目の共通電
   極からｎ番目の共通電極まで順次電力を供給するタイミ
   ングに同期して、対応する各発熱抵抗体のスイッチング
   素子を選択的に駆動して分割印字制御するサーマルヘッ
   ドの駆動方法。