JPS61133764A - サ−マルヘツド駆動用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サーマルヘッド駆動用集積回路に関するも
のである。

〔従来の技術〕

従来この種のサーマルヘッド駆動用集積回路（以下、サ
ーマルヘッド用ＩＣと称す）の構成として第５図ないし
第７図に示すものがあった。第５゜６図において、１は
クロックＣＬに同期して印字データＤが入力されるＮビ
ットのシフトレジスタ、２はシフトレジスタ１の各並列
出力データをランチ信号ＬＡに応じてラッチするＮビッ
トのランチ回路、３はラッチ回路２の各出力データを制
御信号ＥＮに同期して出力するＮ個のゲート回路、４は
対応するゲート回路３からの出力データに応じて発熱体
を発熱駆動するＮ個の駆動回路、５はその出力端子、６
はクロック入力端子、７はラッチ信号入力端子、８は印
字データ入力端子、１０は制御信号ＥＮが加えられる制
御信号入力端子である。

また第７図は上記駆動回路４の一構成例を示し、図にお
いて、Ｑｌはベースにゲート回路３の出力データＤが印
加され、エミツタがアースされたトランジスタ、Ｑ２は
ベースがトランジスタＱ１のコレクタに、コレクタが出
力端子５に接続され、エミッタがアースされたトランジ
スタ、Ｖｃｃは駆動回路４の電源、Ｊ２は発熱体、１３
は発熱体１２の電源である。

次に動作を正論理で説明する。

印字データ入力端子８に加えられた印字データＤはクロ
ックＣＬに同期してシフトレジスタ１に読み込まれ、該
シフトレジスタ１内のデータＤはラッチ信号ＬＡにより
ランチ回路２内に保持され、そのデータＤは制御信号Ｅ
Ｎを“Ｈ”とすることによりゲート回路３から駆動回路
４に送られ、該駆動回路４の出力が“Ｌ”のとき発熱体
１２に電流が流れて該発熱体１２が発熱し、これ謡より
感熱紙への印字が行なわれる。

また上記駆動回路４の動作中に次の印字データＤがシフ
トレジスタ１に読み込まれ、上記と同様にして再び印字
が行なわれる。サーマルヘッドには通常、上述のような
ＩＣが複数設けられており、端子９は次のＩＣの印字デ
ータ入力端子８にデータＤを転送するためのものである
。

次にゲート回路３及び駆動回路４の動作を第８図を用い
て詳細に説明する。ここで第８図は３Ｉ固のゲート回路
３の入力印字データＤｉ、　　Ｄ２．　　Ｄ３、制御信
号ＥＮ、上記３個のゲート回路３に接続された駆動回路
４の各出力０ＵＴＩ、０ＵＴ２゜０ＵＴ３及び電源１３
の電圧■のタイミングチャートを示す。

ゲート回路３では印字データＤが“Ｈ”　（第８図のＤ
ｉ、Ｄ２．Ｄ３参照）で、かつ制御信号ＥＮが“Ｈ”（
第８図のＥＮ参照）の時、ゲート回路３の出力が“Ｌ”
となり、すると駆動回路４ではトランジスタＱ１がＯＦ
Ｆ、）ランリスタＱ２がＯ’Ｎとなって該駆動回路４の
出力は低インピーダンス、即ち“Ｌ″となり（第８図の
０ＵＴＩ。

０ＵＴ２．０ｔＪＴ３参照）、出力端子５に接続された
発熱体１２の一方に“Ｌ″レベル電圧が印加され、これ
により発熱体１２に電流が流れてジュール熱が発生し、
感熱紙に記録が行なわれる。

一方、印字データＤ及び制御信号ＥＮがともに“Ｈ”と
なる時以外の時は、ゲート回路３の出力は“Ｈ”となり
、駆動回路４ではトランジスタＱ１がＯＮ、　　トラン
ジスタＱ２がＯＦＦとなって該駆動回路４の出力は高イ
ンピーダンス、即ちどＨ”となり　（第８図（７）ＯＵ
ＴＩ、０ＵＴ２．０ＵＴ３参照）、出力端子５に接続さ
れた発熱体１２には電流は流れず、感熱紙への記録は行
なわれない。

〔発明が解決しようとする問題点〕

従来のサーマルヘッド用ＩＣは以上のように構成されて
おり、複数の駆動回路４が同時にスイッチング動作をし
、複数骨の電流量が瞬時に流れたり、流れな（なったり
するので、発熱体の電源ラインの寄生インダクタンス成
分により電源ラインに大きな逆起電力が発生しく第８図
のＶ参照）、この逆起電力でサーマルヘッド及びそれを
使用したプリンタ等のシステムが誤動作を起こすという
問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、サーマルヘッド電源の電圧スパイクを小さく
し、サーマルヘッドの動作安定化を図ることのできるサ
ーマルヘッド用ＩＣを提供することを目的としている。

〔問題点を解決するための手段〕

この発明に係るサーマルヘッド用ＩＣは、制御信号の入
力端子とゲート回路間の信号線に遅延回路を設けるよう
にしたものである。

〔作用〕

この発明においては、制御信号はそのまま、あるいは遅
延回路で遅延されてゲート回路に入力され、駆動回路の
スイッチング動作にずれが生じることから、電源ライン
に一度に流れる電流量が少なくなる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の一実施例によるサーマルヘッド用ＩＣ
を示す。図において、第５図ないし第７図と同一符号は
同図と同一のものを示し、１０は制御信号ＥＮが印加さ
れる制御信号入力端子、３は人力された印字データＤを
上記制御信号ＥＮに同期して出力するＮｉｌのゲート回
路、４は対応する上記ゲート回路３からの印字データＤ
に応じて対応する発熱体を発熱駆動するＮ個の駆動回路
、１４は上記制御信号入力端子１０とゲート回路３間の
信号線１５に設けられた遅延回路である。ここでこの遅
延回路１４としては、第３図に示すようにインバータ１
６を偶数個用ム）て構成したもの、あるいは第４図に示
すように（＾数個のインバータ１６と容量１７とを用い
て構成したもの等がある。

次に第２図を用いて作用効果について説明する。

ここで第２図は３個のゲート回路３の入力印字データＤ
ｉ、Ｄ２．Ｄ３、遅延されていない制御信号ＥＮ、遅延
された制御信号ＥＮ１．ＥＮ２．ＥＮ３、上記３個のゲ
ート回路３に接続された駆動回路４の各出力０ＵＴＩ、
０ＵＴ２，０ＵＴ３、発熱体の電源電圧Ｖのタイミング
チャートを示す。

本回路においては、ゲート回路３及び駆動回路４の動作
は従来とほぼ同様である。即ち、ゲート回路３及び駆動
回路４では、印字データＤと制御信号ＥＮとがともにＨ
”の時（第２図のＤｌ。

Ｄ２．Ｄ３．ＥＮ参照）、駆動回路４の出力は“Ｌ”と
なり、それ以外の入力条件では駆動回路４の出力は高イ
ンピーダンスの状態になる。

但し、本回路では、制御信号ＥＮは制御信号線１５に挿
入された遅延回路１４により順次機延して伝搬され（第
２図のＥＮＩ、ＥＮ２．ＥＮ３参照）、各駆動回路４は
順次遅延しながらスイッング動作しく第２図の０ＵＴＩ
、０ＵＴ２，０ＵＴ３参照）、そのため発熱体電源線に
流れる電流は順次変化することとなる。なお本回路では
、制御信号ＥＮが“Ｈ”のとき印字するので、遅延回路
１４の遅延時間は遅延していない制御信号ＥＮにおける
印字時間と次の印字までの時間との合計の時間の間に全
ての駆動回路４の動作が完了する範囲で任意に設定して
いる。

以上のような本実施例の回路では、各駆動回路を順次遅
延しながらスイッチング動作させて発熱体電源線に一度
に流れる電流を小さくするようにしたので、電源線の寄
生インダクタンスによる逆起電力は非常に小さく　（第
２図のＶ参照）、スパイク電圧は小さくなり、その結果
サーマルヘッド及びそれを使用したプリンタ等の誤動作
が防止される。

また本回路では、印字後火のデータを印字するまでの一
定の時間を利用してスパイク電圧を、低減するようにし
ているので、サーマルヘッドの動作時間が長くなること
はない。

なお上記実施例では図示上端のものを除＜Ｎ−１個のゲ
ート回路に各々遅延回路を設けるようにしたが、この遅
延回路の数はいくつであってもよい。

〔発明の効果〕 以上のように、この発明に係るサーマルヘッド駆動用集
積回路によれば、複数の駆動回路を遅延してスイッチン
グ動作させるようにしたので、発熱体電源線の寄生イン
ダクタンスによる逆起電力を小さくすることができ、サ
ーマルヘッドやプリンタ等のシステムの動作を保証でき
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるサーマルヘッド駆動用
集積回路の構成図、第２図は上記回路の動作を説明する
ためのタイミングチャートを示す図、第３図及び第４図
は各々上記回路における遅延回路１４の構ζ例を示す図
、第５図は従来のサーマルヘッド駆動用集積回路の全体
構成図、第６図は従来回路の要部拡大図、第７図は従来
回路における駆動回路４の構成例を示す図、第８図は従
来回路の動作を説明するためのタイミングチャートを示
す図である。 ３・・・ゲート回路、４・・・駆動回路、５・・・出力
端子、１０・・・制御信号入力端子、１４・・・遅延回
路、１５・・・信号線。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）制御信号が印加される制御信号入力端子と、入力
   された印字データを上記制御信号に同期して出力する複
   数のゲート回路と、対応する上記ゲート回路からの印字
   データに応じて対応する発熱体を発熱駆動する複数の駆
   動回路と、上記制御信号入力端子と上記ゲート回路間の
   信号線に設けられた遅延回路とを備えたことを特徴とす
   るサーマルヘッド駆動用集積回路。