CN101211912B - 具有凹陷沟道结构的半导体器件及其制造方法 - Google Patents

具有凹陷沟道结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101211912B
CN101211912B CN2007101964470A CN200710196447A CN101211912B CN 101211912 B CN101211912 B CN 101211912B CN 2007101964470 A CN2007101964470 A CN 2007101964470A CN 200710196447 A CN200710196447 A CN 200710196447A CN 101211912 B CN101211912 B CN 101211912B
Authority
CN
China
Prior art keywords
stress
isolation structure
active region
semiconductor device
stress riser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101964470A
Other languages
English (en)
Other versions
CN101211912A (zh
Inventor
崔康植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101211912A publication Critical patent/CN101211912A/zh
Application granted granted Critical
Publication of CN101211912B publication Critical patent/CN101211912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种具有凹陷沟道结构的半导体器件，其包括在半导体衬底的有源区域中的栅极形成区域中所形成的凹陷；在半导体衬底中形成的绝缘层，其定义有源区域并在沟道的宽度方向施加张力应力；形成于绝缘层表面中的应力源，其在沟道的高度方向施加一压缩应力；形成于有源区域内的凹陷上的栅极；以及形成于栅极两侧的有源区域表面中的源极/漏极。

Description

具有凹陷沟道结构的半导体器件及其制造方法
技术领域
本发明涉及一种具有应力源或应力施加层的半导体器件及其制造方法。
背景技术
当半导体存储器件越做越小时，现存的金属氧化物半导体场效应晶体管结构已经不适合于提供足够的阈值电压限度与更新恢复的特性。因此，各种各样的研究正被进行以确保半导体器件能具备有足够的阈值电压和足够的更新恢复的特性，亦即为抵抗短沟道效应。
一种半导体器件的类型利用一凹陷沟道结构作为解决常规横向半导体器件具有的短沟道效应的方案。此凹陷的沟道结构是其中沟道区域凹陷为U-型以延长有效沟道长度的结构。此种结构能够使器件的短沟道效应减到最小。因此，此凹陷沟道结构可被使用于多种最近的半导体器件上。
尤其，在提出凹陷沟道结构之前，已经提出通过形成浅结来确保由沟道长度减少引起的漏极引发的势垒降低(Drain Induced Barrier Lowering)的限度。当然，即使在此情况下，采用离子注入工艺在源极和漏极下面形成通过停止层的穿孔可被应用而作为一基本的工艺，用于切断源极和漏极之间的强电场所导致的漂移电流。
然而，因为必须通过浅结以减少源极与漏极的耗尽区，从而形成纳米范围的沟道长度，所以具有例如凹陷沟道结构的三维形状的晶体管得以在最近被开始实行。
在凹陷沟道结构中，电流在多个表面上沿多个方向流动，而不是像传统晶体管一样在单个表面上沿单个方向流动。一种有关于凹陷沟道结构的争论为电子迁移率可能因此会彼此不一致。
具体而言，图1为描述一常规的具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的截面图，图2为说明晶体平面和电流的图，且图3为根据晶体平面说明电子迁移率的曲线图。参考附图，将描述具有凹陷沟道结构的常规金属氧化物半导体场效应晶体管器件。
参考图1，在半导体衬底100上形成定义有源区域102的隔离层104，凹陷R形成在有源区102内，栅极120形成在凹陷R上，且源极/漏极区域122形成在栅极120两侧的有源区域102的表面中。
在图1中，参考标号108代表阈值电压调节区域，110代表栅极绝缘层，112代表多晶硅层，114代表金属基层，116代表硬掩模层，118代表栅极间隙壁。
具有这样沟道结构的金属氧化物半导体场效应晶体管器件通常形成在半导体衬底100上，而该衬底由硅晶格以(110)表面为基础构成。此外，如图2所示，与平面型金属氧化物半导体场效应晶体管器件中在(100)表面上的单一方向<110>的电流不同，在具有形成在以(100)表面为基础的半导体衬底100上的凹陷沟道结构的金属氧化物半导体场效应晶体管器件内，至少有两种类型的电流，即，在凹陷底部沿(100)表面在<110>方向上流动的电流A，和在凹陷侧表面沿(110)表面在<100>方向上流动的电流B。此时，在具有凹陷沟道的金属氧化物半导体场效应晶体管器件内的电流为按照如下的顺序流动(110)/<100>，(100)/<110>，和(110)/<100>。
如图3所示，比较发生在具有凹陷沟道的金属氧化物半导体场效应晶体管器件内的两种电流，可以理解在沿着凹陷底部水平流动即沿着(100)表面在<110>方向流动的电流的电子迁移率大于沿着凹陷侧表面垂直流动即沿着(110)表面在<100>方向流动的电流的电子迁移率。
因此，在具有凹陷沟道的金属氧化物半导体场效应晶体管器件内的电子迁移率通常由沿着凹陷沟道底部水平流动即沿着(100)表面在<110>方向流动的电流的电子迁移率来决定。
但是，在具有凹陷沟道的金属氧化物半导体场效应晶体管器件内，在沿着凹陷侧表面垂直流动即沿(110)表面在<<100>方向流动的电流中的低电子迁移率引起缓慢的操作速度，尤其是缓慢的写入时间。因此，沿着(110)表面在<100>方向流动的电流中的电子迁移率应该被增加用以改善具有凹陷沟道的金属氧化物半导体场效应晶体管器件的操作速度。
发明内容
本发明的实施例提出一应力源，其施加第一类型的应力用以抵消在衬底上已经施加的第二类型的应力。
在一个实施例中，本发明的半导体器件为金属氧化物半导体场效应晶体管器件。该金属氧化物半导体场效应晶体管器件可被实施为具有凹陷沟道结构。
在一个实施例中，具有凹陷沟道结构的半导体器件可包含半导体衬底，其具有形成在有源区域内的栅极形成区域中的凹陷；形成在所述半导体衬底中的绝缘层，用于定义所述有源区域并形成为在沟道宽度方向施加张力应力；形成在所述绝缘层表面的应力源，形成为在沟道高度方向施加压缩应力；形成在有源区域中的凹陷上方的栅极；和形成在栅极两侧的有源区域表面中的源极/漏极区域。
隔离层由根据低压化学气相沉积工艺的旋转涂布介电层或氮化物层制成。
应力源形成在延伸到有源区域中的位线接触区域的隔离层的一部分。
应力源由根据等离子体增强式化学气相沉积工艺的高密度等离子体层或氮化物层制成。
应力源被形成至比源极/漏极区域的深度更深的深度，以到达隔离层的底部。
应力源被形成至具有F/2到4F的宽度，其中F为特征尺寸。
在另一实施例中，具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的制造方法可包括在包括隔离层的半导体衬底上形成暴露隔离层的一些部分的掩模图案；蚀刻该隔离层的暴露部分以形成沟槽；移除掩模图案；沉积绝缘材料以填充该沟槽；以及平坦化该绝缘材料。
隔离层由根据低压化学气相沉积工艺的旋转涂布介电层或氮化物层制成。
应力源的形成步骤可包括在包括隔离层的半导体衬底上形成暴露隔离层的一些部分的掩模图案；蚀刻该隔离层的暴露部分以形成沟槽；移除掩模图案；沉积绝缘材料以填充沟槽填满；以及平坦化该绝缘材料。
形成掩模图案以暴露有源区域内的位线接触区域和延伸到其的一部分隔离层。
应力源由根据等离子体增强式化学气相沉积工艺的高密度等离子体层或氮化物层制成。
应力源形成至比源极/漏极区域的深度更深的深度，以到达隔离层的底部。
应力源形成至具有F/2到4F的宽度，其中F为特征尺寸。
此方法还包括在形成应力源的步骤之后于半导体衬底中形成阈值电压调节区域的步骤。
附图说明
图1是示出具有凹陷沟道结构的常规金属氧化物半导体场效应晶体管器件的截面图；
图2是解释晶体平面和电流的图示；
图3是解释根据晶体平面的电子迁移率的曲线图；
图4是解释在具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件内根据应力分量的电子迁移率变化的图示；
图5是示出在根据本发明的具体实施例具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的截面图；
图6A到6C是示出根据本发明的具体实施例半导体封装的制造方法的工艺步骤的平面图和截面图。
具体实施方式
图4是解释在具有凹陷沟道结构的半导体器件(例如，金属氧化物半导体场效应晶体管器件)内根据应力分量的电子迁移率变化的图示。因为电子迁移率在<110>方向比在<100>方向大，因此具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的电流特性由<100>方向来决定。此外，在<100>方向的电子迁移率随着外部应力的形状而增加和降低。
为了说明方便，本发明将以具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件为例作为解释。本领域技术人员将理解，本发明限于具有凹陷沟道结构的器件，而不仅以金属氧化物半导体场效应晶体管器件为限。
如图4所示，可以理解当张力应力在沟道宽度方向Z和沟道长度方向X施加且压缩应力在沟道高度方向Y施加时，在含有凹陷沟道结构的金属氧化物半导体场效应晶体管器件内根据应力分量的电子迁移率的变化增加。
因此，本发明的实施例提出一种具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件，其中张力应力施加在沟道宽度方向Z且压缩应力施加在沟道高度方向Y。在此情形，因为在(100)表面上沿<110>方向的电子迁移率可被增加，如此包括写入速度的操作速度也能被改善。
图5是示出根据本发明的具体实施例的具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的截面图。
如图所示，定义有源区域502的隔离层(或隔离结构)504形成在半导体衬底500上方。以绝缘材料所制成的应力源506至少部分地形成于隔离层504内。并且，凹陷R形成在有源区域502内，而栅极520形成于凹陷R上方，且源极/漏极区域522形成在栅极520两侧的有源区域502中。
隔离层504由能够在沟道宽度的方向施加张力应力的绝缘材料所制成，例如通过用低压化学气相沉积(LPCVD)工艺所形成的旋转涂布介电(SOD)层或氮化物层。应力源506由能够在沟道高度的方向施加压缩应力的绝缘材料所制成，例如通过等离子体增强式化学气相沉积(PECVD)工艺所形成的高密度等离子体层或氮化物层。在一个实施例中，应力源506被形成至比源极/漏极区域522的深度更深的深度，并可延伸到隔离层504的底部。应力源为被形成具有F/2到4F的宽度。这里，F为表示两相邻栅极中心之间的距离的特征尺寸。
在图5中，该器件包括阈值电压调节区域508、栅极绝缘层510、多晶硅层512、金属基层514、硬掩模层516和栅极间隙壁518。
这样，在本发明的实施例中，隔离层被形成以便在沟道宽度的方向施加张力应力，而应力源在隔离层的表面形成以便能够在沟道高度的方向施加压缩应力。因此，在根据本发明具体实施例的金属氧化物半导体场效应晶体管器件中，由于在<100>方向的电子迁移率可被增加，而写入时间也可被减少且操作速度也可因此被改善。
在此之后，将参考图6A到6C描述根据本发明具体实施例的金属氧化物半导体场效应晶体管器件的制造方法。
参考图6A，使用浅沟槽隔离(STI)工艺在半导体衬底500中形成定义有源区域502的隔离层504。隔离层504通过在沟槽中填充绝缘材料而形成，从而在沟道宽度方向上施加张力应力，该绝缘材料例如是根据低压化学气相沉积工艺的旋转涂布介电层或氮化物层。在半导体衬底500上方设置掩模图案530以暴露有源区域502中的位线接触区域和延伸到其的隔离层的一部分。掩模图案530可用光致抗蚀剂材料来形成。可利用掩模图案530作为蚀刻掩模选择性蚀刻隔离层504的暴露区域以形成沟槽T。这里，形成掩模图案530以暴露一部分隔离层。此部分具有为F/2到4F的长度。利用掩模图案530蚀刻隔离层以形成沟槽T，其深度比源极/漏极区域的深度更深。在一个具体实施例中，沟槽T的深度延伸到达隔离层504的底部。在另一具体实施例中，沟槽T的深度延伸到超过隔离层504的底部。
参考图6B，掩模图案被移除。绝缘材料沉积在半导体衬底500上方以填充在沟槽T中。施以平坦化工艺例如化学机械抛光(CMP)工艺以在沟槽T中形成应力源，从而应力源506的上表面和隔离层504的上表面彼此齐平。应力源506在沟道高度的方向施加压缩应力。在一个具体实施例中，应力源由根据等离子体增强式化学气相沉积工艺的高密度等离子体层或氮化物层形成。于另一具体实施例中，使用回蚀刻工艺而不是CMP工艺来形成应力源506，在此情形下，应力源的上表面与隔离层的上表面可能不是齐平的。
参考图6C，在由隔离层504定义的半导体衬底500的有源区域502中进行离子注入工艺，以形成阈值电压调整区域508和源极/漏极区域522。在半导体衬底500上方形成暴露有源区域502中形成栅极的区域的凹陷掩模(未示出)。使用该凹陷掩模作为蚀刻掩模来蚀刻该暴露的栅极形成区以形成凹陷R。
接着，凹陷掩模被移除。栅极绝缘层510、多晶硅层512、金属基层514和硬掩模层516连续地在包括凹陷R的半导体衬底500上方形成。然后硬掩模层516、金属基层514、多晶硅层512以及栅极绝缘层510被蚀刻以在凹陷R上方形成栅极520。栅极间隙壁518被形成在栅极520的两侧壁上，至此即完成了根据本发明的实施例的具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件的制造。
同时，在上述本发明的一个具体实施例中，在移除作为浅沟槽隔离工艺的硬掩模层的衬垫氧化物层和衬垫氮化物层之后，执行为了形成应力源的对隔离层的蚀刻。在另一具体实施例中，形成光致抗蚀剂图案然后蚀刻隔离层，而衬垫氧化物层和衬垫氮化物层并尚未被移除。
如上所述，显而易见在根据本发明的具体实施例的具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件中，在沟道宽度的方向施加张力应力并在沟道高度的方向施加压缩应力。为此，在本发明的具体实施例中，形成隔离层使得可在沟道宽度的方向施加张力应力，并且在沟道高度方向施加压缩应力的应力源进一步形成在隔离层的表面中。因此，在本发明的具体实施例中，由于可以提高在具有凹陷沟道结构的金属氧化物半导体场效应晶体管器件中<100>方向的电子迁移率，对于半导体存储器件的操作速度的改善是可能的，例如可有效地降低写入的时间。
虽然为了示例的目的描述了本发明的具体实施方式，但本领域技术人员将理解，可以进行各种改变，添加和取代而不脱离由权利要求所限定的本发明的精神和范围。
本申请要求于2006年12月28日所提出的韩国专利申请10-2006-0137217的优先权，其整个内容结合在此作为参考。

Claims (17)

1.一种半导体器件，其包含有：
在有源区域具有凹陷的半导体衬底；
隔离结构，形成在所述半导体衬底中并定义所述有源区域，该隔离结构在沟道的宽度方向施加张力应力；
应力源，其至少部分地形成于所述隔离结构内，并被配置为在沟道的高度方向施加压缩应力；
栅极，其至少部分地形成于所述有源区域中的凹陷内；以及
第一和第二掺杂区域，分别形成在所述栅极的第一和第二侧。
2.如权利要求1所述的器件，其中所述应力源沿着所述有源区域内的位线接触区域延伸。
3.如权利要求1所述的器件，其中所述隔离结构由根据低压化学气相沉积工艺的旋转涂布介电层或氮化物层制成，且所述应力源由根据等离子体增强式化学气相沉积工艺的高密度等离子体层或氮化物层制成。
4.如权利要求1所述的器件，其中所述应力源被形成至深于第一和第二掺杂区域的深度，其中第一和第二掺杂区域是源极/漏极区域。
5.如权利要求1所述的器件，其中所述应力源被形成至具有F/2到4F的宽度，其中F是表示两相邻栅极中心之间的距离的特征尺寸。
6.如权利要求1所述的器件，其中所述器件为金属氧化物半导体场效应晶体管器件。
7.一种制备半导体器件的方法，其包含：
于半导体衬底中形成隔离结构以定义有源区域，所述隔离结构被配置以在沟道的宽度方向施加张力应力；
在所述隔离结构中至少部分地形成应力源，所述应力源被配置以在沟道的高度方向施加压缩应力；
在所述有源区域内形成第一和第二掺杂区域；
在所述有源区域内形成凹陷；以及
在第一和第二掺杂区域之间形成栅极，所述栅极至少部分地位于所述凹陷内。
8.如权利要求7所述的制备半导体器件的方法，其中形成所述应力源的步骤包括：
形成掩模图案以暴露所述隔离结构的一部分；
蚀刻所述隔离结构的被暴露部分，以形成沟槽，所述沟槽至少延伸到第一和第二掺杂区域的深度；
移除所述掩模图案；
沉积绝缘材料以填充所述沟槽；以及
平坦化所述绝缘材料以形成所述应力源。
9.如权利要求8所述的制备半导体器件的方法，其中形成所述掩模图案以暴露所述有源区域内的位线接触区域和延伸到其的一部分隔离结构。
10.如权利要求7所述的制备半导体器件的方法，其中所述隔离结构由根据低压化学气相沉积工艺的旋转涂布介电层或氮化物层制成，且所述应力源由根据等离子体增强式化学气相沉积工艺的高密度等离子体层或氮化物层制成。
11.如权利要求7所述的制备半导体器件的方法，其中形成所述应力源至深于所述第一和第二掺杂区域的深度，第一和第二掺杂区域是源极/漏极区域。
12.如权利要求7所述的制备半导体器件的方法，其中所述应力源被形成为具有F/2到4F的宽度，其中F为表示两相邻栅极中心之间的距离的特征尺寸。
13.如权利要求7所述的制备半导体器件的方法，还包括在形成所述应力源之后在所述半导体衬底中形成阈值电压调节区域。
14.如权利要求7所述的制备半导体器件的方法，其中所述器件为金属氧化物半导体场效应晶体管器件。
15.一种半导体器件，包括：
第一和第二掺杂区域，定义在衬底的有源区域内；
栅极，定义在所述第一和第二掺杂区域之间，并被配置以控制第一和第二掺杂区域之间的电流；
隔离结构，形成于所述半导体衬底中，并定义所述有源区域，该隔离结构在沟道的宽度方向施加张力应力；以及
应力源，其至少部分地形成于所述隔离结构内，并被配置以在沟道的高度方向施加压缩应力。
16.如权利要求15所述的器件，其中所述栅极至少部分地形成于所述有源区域中的凹陷内。
17.如权利要求16所述的器件，其中所述半导体器件还包含由硅晶格以(110)表面为基础构成的半导体基板，张力应力和压缩应力被施加用以增加器件中沿<100>方向的电子迁移率。
CN2007101964470A 2006-12-28 2007-12-03 具有凹陷沟道结构的半导体器件及其制造方法 Expired - Fee Related CN101211912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR137217/06 2006-12-28
KR1020060137217A KR101026479B1 (ko) 2006-12-28 2006-12-28 반도체 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN101211912A CN101211912A (zh) 2008-07-02
CN101211912B true CN101211912B (zh) 2010-12-08

Family

ID=39582612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101964470A Expired - Fee Related CN101211912B (zh) 2006-12-28 2007-12-03 具有凹陷沟道结构的半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7833861B2 (zh)
KR (1) KR101026479B1 (zh)
CN (1) CN101211912B (zh)
TW (1) TWI351108B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361879B2 (en) 2008-05-19 2013-01-29 Infineon Technologies Ag Stress-inducing structures, methods, and materials
KR101068642B1 (ko) * 2008-08-29 2011-09-28 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8426278B2 (en) * 2010-06-09 2013-04-23 GlobalFoundries, Inc. Semiconductor devices having stressor regions and related fabrication methods
US8643097B2 (en) * 2011-08-09 2014-02-04 United Microelectronics Corporation Trench-gate metal oxide semiconductor device and fabricating method thereof
US9252237B2 (en) 2012-05-09 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, semiconductor devices, and methods of manufacture thereof
US20130299895A1 (en) 2012-05-09 2013-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Iii-v compound semiconductor device having dopant layer and method of making the same
CN103794596B (zh) * 2012-10-29 2016-08-10 中芯国际集成电路制造(上海)有限公司 标准晶片及其制造方法
KR102181686B1 (ko) 2014-12-04 2020-11-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233540A1 (en) * 2004-04-15 2005-10-20 Texas Instruments, Incorporated Minimizing transistor variations due to shallow trench isolation stress
CN1702845A (zh) * 2004-05-28 2005-11-30 三星电子株式会社 形成具有凹陷沟道区的场效应晶体管的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP4228276B2 (ja) 2003-01-29 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
JP4643223B2 (ja) * 2004-10-29 2011-03-02 株式会社東芝 半導体装置
JP2006165335A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
US7274084B2 (en) * 2005-01-12 2007-09-25 International Business Machines Corporation Enhanced PFET using shear stress
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
KR100642650B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
JP2007184418A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100838378B1 (ko) * 2006-09-29 2008-06-13 주식회사 하이닉스반도체 핀트랜지스터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233540A1 (en) * 2004-04-15 2005-10-20 Texas Instruments, Incorporated Minimizing transistor variations due to shallow trench isolation stress
CN1702845A (zh) * 2004-05-28 2005-11-30 三星电子株式会社 形成具有凹陷沟道区的场效应晶体管的方法

Also Published As

Publication number Publication date
TWI351108B (en) 2011-10-21
KR101026479B1 (ko) 2011-04-01
US7833861B2 (en) 2010-11-16
US20110057261A1 (en) 2011-03-10
US20080157191A1 (en) 2008-07-03
US8067799B2 (en) 2011-11-29
CN101211912A (zh) 2008-07-02
TW200828590A (en) 2008-07-01
KR20080061989A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
CN101211912B (zh) 具有凹陷沟道结构的半导体器件及其制造方法
US7605032B2 (en) Method for producing a trench transistor and trench transistor
US10002921B2 (en) Nanowire semiconductor device including lateral-etch barrier region
CN101304042B (zh) 半导体器件及其制造方法
KR20000060693A (ko) 반도체 소자 및 그의 제조 방법
CN101335231B (zh) 半导体器件的制造方法
CN101944531A (zh) 具有掩埋栅的半导体器件及其制造方法
KR20070077386A (ko) 반도체 소자의 제조 방법
KR20100130698A (ko) 반도체 소자 및 그의 제조방법
KR100920045B1 (ko) 반도체 소자 및 그의 제조방법
KR20060099876A (ko) 반도체 소자의 게이트 형성방법
KR100487657B1 (ko) 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
KR20070014610A (ko) 반도체 소자의 제조 방법
KR101088207B1 (ko) 반도체 소자의 제조 방법
US20220393022A1 (en) Charge coupled field effect rectifier diode and method of making
KR20130094112A (ko) 반도체 소자 및 그 제조 방법
CN108074974B (zh) 半导体装置的形成方法
KR20080061476A (ko) 비휘발성 메모리 소자의 제조방법
TWI722515B (zh) 半導體元件及其製備方法
KR100945508B1 (ko) 제로 캐패시터 램 및 그의 제조방법
US8853018B2 (en) Method of manufacturing semiconductor device having multi-channels
KR20070016741A (ko) 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법
KR101060718B1 (ko) 반도체 소자 형성 방법
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
KR100636934B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20131203