CN101110365A - 制造pmos薄膜晶体管的方法 - Google Patents

制造pmos薄膜晶体管的方法 Download PDF

Info

Publication number
CN101110365A
CN101110365A CN200710104043.4A CN200710104043A CN101110365A CN 101110365 A CN101110365 A CN 101110365A CN 200710104043 A CN200710104043 A CN 200710104043A CN 101110365 A CN101110365 A CN 101110365A
Authority
CN
China
Prior art keywords
layer
foreign ion
semiconductor layer
ion
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710104043.4A
Other languages
English (en)
Inventor
梁泰勋
李基龙
徐晋旭
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101110365A publication Critical patent/CN101110365A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种制造p型薄膜晶体管(TFT)的方法，包括：在衬底上执行第一退火处理以通过覆盖层把金属催化剂扩散到无定形硅层的表面内，以及由于所扩散的金属催化剂而使无定形硅层结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以形成半导体层；在衬底上形成栅极绝缘层和栅极；把p型杂质离子植入半导体层；以及把吸气材料植入半导体层和执行第二退火处理以除去金属催化剂。这里，按6×1013/cm2到5×1015/cm2的剂量植入p型杂质离子，而按1×1011/cm2到3×1015/cm2的剂量植入吸气材料。

Description

制造PMOS薄膜晶体管的方法
技术领域
本发明的一些方面涉及制造p型薄膜晶体管(TFT)的方法。本发明的一些方面尤其涉及制造p型TFT的方法，该方法包括使用超细晶粒硅(SGS)方法把无定形硅(a-Si)层结晶到多晶硅层(poly-Si)中，形成结晶层的图案，把吸气离子(gettering ion)植入半导体层的源极和漏极区域，以及使所产生的结构退火以除去残存在半导体层中的极少量的金属催化剂(例如，Ni)。因此，可以使残存在半导体层中的金属催化剂的量最小化，以增强TFT的器件特性。
背景技术
一般说来，广泛使用poly-Si层作为薄膜晶体管(TFT)的半导体层，因为poly-Si层具有高的场效应迁移率，可应用于高速工作电路，以及实现CMOS电路配置。最初使用具有poly-Si层的TFT作为有源矩阵液晶显示器(AMLCD)的有源器件，以及有机发光显示器(OLED)的开关器件和驱动器件。
可以使用固相结晶(SPC)方法、受激准分子激光结晶(ELC)方法、金属诱导结晶(MIC)方法或金属诱导横向结晶(MILC)方法，来执行a-Si层到poly-Si层的结晶。具体地，SPC方法包括使a-Si层在低于约700℃的温度下退火数个小时到数十小时，在该条件下使诸如玻璃之类形成用于使用TFT的显示设备的一种材料的衬底变形。在ELC方法中，用受激准分子激光束照射a-Si层直到在短时间内使a-Si层局部加热到高温，以使a-Si层结晶到poly-Si层中。MIC方法通过使金属(诸如镍(Ni)、钯(Pd)、金(Au)以及铝(Al))与a-Si层接触(或把金属注入a-Si层中)而引起a-Si层到poly-Si层的相变。同样，MlLC方法通过使金属与硅反应来形成硅化物而引起横向的、顺序的结晶。
但是，上述方法的缺点在于SPC方法花费了很多时间，并且需要执行长时间的高温退火处理，以致容易使衬底变形。ELC方法不仅需要昂贵的激光设备，而且还导致形成多晶硅突出，使半导体层和栅极绝缘层之间的界面特性变差。在MIC和MILC方法中，在poly-Si层中残存了大量的金属催化剂，导致TFT的半导体层中的漏电流增加。
近年来，对于使用金属催化剂使a-Si层结晶的方法已经得到了深入研究，以致与SPC方法相比，可以在较短的时间内、在较低的温度下使a-Si层结晶。可以把使用金属催化剂的这种可选择的结晶方法分类成MIC方法和MILC方法。然而，MIC方法和MILC方法在结晶处理之后存在由残存在poly-Si层中的金属催化剂而引起的污染问题。该污染问题将会导致TFT的器件特性变差。
为了解决由金属催化剂而引起的污染问题，在韩国专利公开号为2003-60403的专利申请文件中建议了通过使用覆盖层的结晶处理来制造poly-Si层的一种方法。那里，在衬底上沉积a-Si层和覆盖层，并在其上形成金属催化剂层。此后，使用激光束使衬底退火或热处理，以致金属催化剂通过覆盖层扩散到a-Si层，并且形成晶种层。因此，使用晶种层来得到poly-Si层。这个方法可以防止由于金属催化剂通过覆盖层扩散而引起的不必要的金属污染。然而，即使使用了覆盖层，还有大量的金属催化剂残存在poly-Si层中而成为金属污染。
发明内容
本发明的一些方面包括一种制造p型薄膜晶体管(TFT)的方法，该方法包括使用超细晶粒硅(SGS)方法把无定形硅(a-Si)层结晶到多晶硅(poly-Si)层中，形成结晶层的图案，把吸气离子植入半导体层的源极和漏极区域，以及使所产生的结构退火以除去残存在半导体层中的极少量的金属催化剂(例如，Ni)，以致可以使残存在半导体层中的金属催化剂的量最小化，以增强器件特性。
根据本发明的一些方面，制造p型TFT的方法包括：准备衬底；在该衬底上形成无定形硅层；在该无定形硅层上形成覆盖层，在该覆盖层上沉积金属催化剂；在衬底上执行第一退火处理使金属催化剂通过覆盖层扩散到无定形硅层的表面，以及使无定形硅层由于所扩散的金属催化剂而结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以形成半导体层，在衬底上形成栅极绝缘层和栅极；把p型杂质离子植入半导体层；以及把吸气材料植入半导体层并执行第二退火处理以除去金属催化剂。这里，按6×1013/cm2到5×1015/cm2的剂量植入p型杂质离子，而按1×1011/cm2到3×1015/cm2的剂量植入吸气材料。
根据本发明的一些方面，制造p型TFT的方法包括：准备衬底；在该衬底上形成无定形硅层；在该无定形硅层上形成覆盖层，在该覆盖层上沉积金属催化剂；在衬底上执行第一退火处理使金属催化剂通过覆盖层扩散到无定形硅层的表面，以及使无定形硅层由于所扩散的金属催化剂而结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以形成半导体层，在衬底上形成栅极绝缘层和栅极；把吸气材料植入半导体层；把p型杂质离子植入半导体层；以及在半导体层上执行第二退火处理以除去金属催化剂。这里，按1×1011/cm2到3×1015/cm2的剂量植入吸气材料，而按6×1013/cm2到5×1015/cm2的剂量植入p型杂质离子。
根据本发明的一些方面，制造薄膜晶体管(TFT)的方法包括：在衬底上的无定形硅层上形成覆盖层；在该覆盖层上沉积金属催化剂；在衬底上执行第一退火处理使金属催化剂通过覆盖层扩散到无定形硅层的表面，以及使无定形硅层由于所扩散的金属催化剂而结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以形成半导体层，在衬底上形成栅极绝缘层和栅极；把第一杂质离子植入所形成的半导体层；把作为吸气材料的第二杂质离子植入半导体层；以及执行第二退火处理以除去金属催化剂。
根据本发明的一些方面，制造薄膜晶体管(TFT)的方法包括：按超细晶粒硅(SGS)技术使用金属催化剂把衬底上的无定形硅层结晶成多晶硅层；形成多晶硅层的图案以形成半导体层；在衬底上形成栅极绝缘层和栅极；把第一杂质离子植入所形成的半导体层；把作为吸气材料的、与第一杂质离子的类型相反的第二杂质离子植入半导体层；以及执行第二退火处理以从半导体层中除去金属催化剂。
根据本发明的一些方面，薄膜晶体管(TFT)包括：衬底以及衬底上的半导体层，该半导体层包含第一杂质离子和与该第一杂质离子的类型相反的第二杂质离子，其中已经从多晶硅层形成半导体层的图案，所述多晶硅层是按超细晶粒硅(SGS)技术使用金属催化剂使无定形硅层结晶到多晶硅层中而形成的，已把第一杂质离子植入半导体层，并且已把第二杂质离子植入半导体层作为吸气材料，以及已经使半导体层经受退火处理以从半导体层中除去金属催化剂。
在随后的说明中将部分地阐明本发明另外的一些方面和/或优点，并且这些方面和优点将通过实践本发明而得以明了。
附图说明
读者在参照附图阅读了下文的说明后，将会清楚、明了地理解本发明的各个方面和优点，附图中：
图1A到1D是横截面图，示出根据本发明的一个方面的结晶过程；
图2A和2B是横截面图，示出根据本发明的一个方面使用多晶硅(poly-Si)层制造薄膜晶体管(TFT)的过程；
图3A是横截面图，示出通过植入p型杂质离子来形成源极和漏极区域以及沟道区域的过程；而图3B是曲线图，示出Rc和Rs根据p型杂质离子的不同剂量的变化。
图4A和4C是横截面图，示出通过植入吸气材料从半导体层中除去金属催化剂的过程以及执行第三退火处理的过程，而图4B是曲线图，示出电阻根据吸气材料的不同剂量的变化；
图5A和5B是曲线图，示出植入吸气材料前后的Vg和Id特性；
图6是横截面图，示出根据本发明的一个方面使用多晶硅  层制造 TFT的过程；以及
图7A和7B是横截面图，示出根据本发明的一个方面来制造TFT的过程。
具体实施方式
现在将详细参考在附图中示出的例子的本发明的一些方面，在所有附图中，相同的标号指相同的元件。下面描述一些方面以便参考附图来解释本发明。
可以理解的是，当把一层称为在另一层或衬底“上”时，该层可以直接置于其它层或衬底上或者也可以存在一些中间层。在附图中，为了清楚起见，夸大了层和区域的厚度。
图1A到1D是横截面图，示出根据本发明的一个方面的结晶过程。参考图1A，使用化学汽相沉积法(CVD)或物理汽相沉积法(PVD)在衬底101上形成缓冲层102。但并不局限于此，衬底101也可以是玻璃衬底或塑料衬底。但并不局限于此，缓冲层102也可以是氧化硅层、氮化硅层或氧化硅层和氮化硅层的双层。如图所示，缓冲层102便于无定形硅(a-Si)层103的结晶过程。具体说来，缓冲层102可以防止从衬底101产生的潮气或杂质的扩散，或在结晶过程期间控制热传导速率。
此后，在缓冲层102上形成a-Si层103。如图所示，并且不局限于此，可以使用CVD法或PVD法来得到a-Si层103。同样，还可以执行脱氢过程，以便在形成a-Si层103期间或之后降低a-Si层中氢的浓度。
图1B是横截面图，示出在a-Si层103上形成覆盖层105和金属催化剂层106的过程。
参考图1B，在a-Si层103上形成覆盖层105。如图所示，可以用氮化硅层来形成覆盖层105，在退火处理期间，金属催化剂层106的金属催化剂可以通过该氮化硅层扩散。另一方面，覆盖层105可以是氮化硅层和氧化硅层的双层。可以使用CVD法或PVD法执行覆盖层105的形成过程。如图所示，形成覆盖层105使之厚度为1或2000或在1和2000之间。然而，可以理解的是，可以使用其它材料、过程和厚度来形成覆盖层105。接着，通过在覆盖层105上沉积金属催化剂来形成金属催化剂层106。金属催化剂可以是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt或它们的任何组合中的至少一种。最好，虽然不是必需的，使用镍(Ni)作为金属催化剂。
一般说来，金属诱导结晶(MIC)法或者金属诱导横向结晶(MILC)法需要仔细地控制金属催化剂的厚度或密度。这是因为在结晶过程之后金属催化剂会残留在多晶硅(poly-Si)层的表面上，并且导致TFT漏电流的增加。相反，在本发明的各个方面，可以形成较大厚度的金属催化剂层106而无需精确地控制金属催化剂层106的厚度或密度。因为覆盖层105滤除了所扩散的金属催化剂，只有极少量的金属催化剂对结晶作出了贡献。因此，大量的金属催化剂既不能通过覆盖层105也不能对结晶作出贡献。
图1C是横截面图，示出通过对衬底应用第一退火处理，经由覆盖层105来扩散金属催化剂和将(金属催化剂层106中的)金属催化剂移入或移至a-Si层103的表面的过程。
参考图1C，在包括缓冲层102、a-Si层103、覆盖层105和金属催化剂层106的衬底101上执行由107表示的第一退火处理，以使得金属催化剂层106中的一部分金属催化剂移动到a-Si层103的表面。具体地，在第一退火处理107期间，只有极少量的金属催化剂106b扩散到a-Si层103的表面，而大量的金属催化剂106a并没有到达a-Si层103或通过覆盖层105。因此，到达a-Si层103表面的金属催化剂的量取决于覆盖层105阻挡扩散的能力，这与覆盖层105的厚度密切相关。换言之，当覆盖层105的厚度增加时，扩散的金属催化剂106a、106b的量减少，而晶体晶粒(未示出)的大小增加。相反，当覆盖层105的厚度减小时，扩散的金属催化剂106b的量增加，而晶体晶粒的大小减小。
如图所示，在温度为200℃或800℃处或在200℃和800℃之间，可以执行第一退火处理107达数秒到数小时，以使金属催化剂106b扩散到a-Si层103的表面。第一退火处理107可以采用熔炉处理、速热退火(RTA)处理、紫外线(UV)处理、激光处理或它们的任何组合中的至少一种。
图1D是横截面图，示出由于通过对衬底应用第二退火处理所扩散的金属催化剂106b而使a-Si层103结晶到poly-Si层109中的过程。参考图1D，执行由108表示的第二退火处理，以使得由于通过覆盖层105扩散到a-Si层103的表面中或表面上的金属催化剂106b而使a-Si层(图1C中的103)结晶到poly-Si层10g中。具体说来，金属催化剂层106的金属催化剂106b与a-Si层103的硅结合，并且形成金属硅化物。金属硅化物的作用如同结晶核的晶种，并且导致a-Si层103的结晶。
因此，更多的扩散了的金属催化剂106b导致作为晶种的更多的金属硅化物以及更多的晶体晶粒。然而，更多的晶体晶粒导致较小的晶体晶粒大小。另一方面，较少的扩散了的金属催化剂106b导致作为晶种的较少的金属硅化物以及较少的晶体晶粒。然而，较少的晶体晶粒导致较大的晶体晶粒大小。
因此，根据本发明的一些方面的结晶方法包括在a-Si层103上形成覆盖层105，在覆盖层105上形成金属催化剂层106，执行第一和第二退火处理107、108使金属催化剂106b扩散，以及使用扩散的金属催化剂106b使a-Si层103结晶到poly-Si层109中。把这个方法称为“超细晶粒硅(SGS)”方法。
通过控制结晶核的金属硅化物的量，可以控制poly-Si层109的晶体晶粒的大小。同样，晶体晶粒的大小取决于对结晶作出贡献的金属催化剂106b。结果，可以通过调整覆盖层105的阻挡扩散的能力来控制poly-Si层109的晶体晶粒的大小。换言之，可以通过调整覆盖层105的厚度来控制poly-Si层109的晶体晶粒的大小。
如图1D所示，执行第二退火处理108而无需除去覆盖层105和金属催化剂层106。然而，在各个方面，可以在已经除去了覆盖层105和金属催化剂层106而产生的结构上执行第二退火处理108。另一方面，可以在第一退火处理(图1C的107)之后除去金属催化剂层106，而可以在第二退火处理1 08之后除去覆盖层105。在这两种情况中，可以使用熔炉处理、RTA处理、UV处理、激光处理或它们的任何组合，在约400℃到1300℃的温度处执行第二退火处理108。
在各个方面，通过吸气法，金属催化剂106b的剩余量从大块的半导体层110移除到晶体晶粒的边界。
图2A和2B是横截面图，示出根据本发明的一个方面使用poly-Si层制造TFT的过程。参考图2A，可以在使用SGS方法结晶的poly-Si层(图1D的109)上形成图案，以在具有缓冲层102的衬底101上形成半导体层110。由于覆盖层105的缘故，只有极少量的金属催化剂残存在半导体层110中，所以与其它的结晶方法相比较，半导体层110具有优良的漏电流特性。
参考图2B，在具有半导体层110的衬底101上形成栅极绝缘层120。在不局限于此时，栅极绝缘层120可以是氧化硅层、氮化硅层或氧化硅层和氮化硅层的双层。接着，在栅极绝缘层120上形成作为栅极130的金属层(未示出)以及使用光刻法和蚀刻过程进行蚀刻以在与半导体层110对应的预定部分中形成栅极130。如图所示，在不局限于此时，金属层可以是由铝或铝合金(诸如铝-钕(Al-Nd))形成的单层或可以是通过在铬(Cr)或钼(Mo)合金上堆叠铝合金而得到的双层。
图3A是横截面图，示出通过植入p型杂质离子形成源极和漏极区域112、116和沟道区域114的过程。图3B是曲线图，示出Rc和Rs根据p型杂质离子的剂量的变化。
参考图3A，使用栅极130作为掩模而把导电的杂质离子(未示出)植入半导体层110以形成源极区域112和漏极区域116。该杂质离子是用于形成p型TFT的p型杂质离子。在不是所有的方面都要求时，p型杂质离子可以是硼(B)离子、铝(Al)离子、镓(Ga)离子、铟(In)离子或它们的任何组合。在本发明的一些方面，可以使用硼离子作为杂质离子，虽然不是必需的。另一方面，p型杂质离子可以是B2HX +和/或BHX +(其中X＝1，2，3，...)，或门捷列夫周期表第III族中的一个元素的离子。在本发明的一些方面，可以按6×1013/cm2到5×1015/cm2的剂量来植入杂质离子(诸如硼离子)。当所植入的硼离子的剂量小于6×1013/cm2时，会有漏电流产生。另一方面，当所植入的硼离子的剂量大于5×1015/cm2时，电阻会增加，如图3B所示，并且导致驱动电压的增加。同样，在10到100keV的加速电压下植入硼离子，投射范围(projection range)Rp(定义为表面中垂直平均传递路径的直线距离)在距离半导体层110和栅极绝缘层120之间的界面约±500之内。
如图所示，没有植入杂质离子的、插在源极和漏极区域112和116之间的一个区域的作用如同沟道区域114。然而，可以在形成栅极130之前通过形成光刻胶来执行上述杂质离子的植入。图4A到4C是横截面图，示出通过植入吸气材料和执行第三退火处理从半导体层除去金属催化剂的过程。
参考图4A，把预定的吸气材料135植入源极和漏极区域112和116以便除去残存在半导体层110中的极少量的金属催化剂。吸气材料135可以是磷(P)、PHX +、和/或P2HX(其中X＝1，2，3....)中之一。另一方面，吸气材料135可以是门捷列夫周期表第V族中的一个元素的离子。最好，虽然并非必需，可以按1×1011/cm2到3×1015/cm2的剂量来植入吸气材料135(诸如磷离子)。当按小于1×1011/cm2的剂量植入磷离子时，所植入的磷离子量是不够的，以致不能从半导体层110中充分地除去所残存的少量金属催化剂(例如，Ni)。另一方面，当按大于3×1015/cm2的剂量植入磷离子时，电阻增加，如图4B所示。如图所示，由于磷(P)的原子量高，即使磷离子的剂量增加，在典型的退火温度下电阻也不会减小。这个电气效应是由于不能较好地激活磷离子这样的事实所引起的。因此，在加速电压为10到100keV和投射范围Rp在距离半导体层110和栅极绝缘层120之间的界面约±500以内时植入磷离子，所述投射范围Rp定义为表面中的垂直平均传递路径的直线距离。
参考图4C，接着执行第三退火处理138以除去金属催化剂(例如，Ni)。在温度为约500℃或800℃或在约500℃和800℃之间执行第三退火处理138达1到120分钟。结果，残存在半导体层110中的少量金属催化剂(例如，Ni)得以从该半导体层110中去除，从而p型TFT可以具有优良的电气特性。
如上所述，把吸气材料135植入源极和漏极区域112和116以及执行第三退火处理138。因此，p型TFT的特性得以增强，如图5A和5B所示。图5A是曲线图，示出在没有植入吸气材料的情况下的栅极电压Vg和漏极电流Id的特性。图5B是曲线图，示出在植入磷离子作为吸气材料和执行第三退火处理138以除去金属催化剂(Ni)的情况下的Vg和Id的特性。比较图5A和5B，可以看到，当植入吸气材料135和执行第三退火处理138时，增强了p型TFT的特性。
图6是横截面图，示出根据本发明的一个方面使用poly-Si层制造TFT的过程。参考图6，在栅极绝缘层120上形成中间绝缘层140来保护包括栅极130的下层结构。蚀刻中间绝缘层140和栅极绝缘层120的预定区域，以形成接触孔。形成源极142和漏极144以填充接触孔，从而完成包括带有源极和漏极区域112’和116’以及沟道区域114’的吸气半导体层110’的p型TFT。
在本发明的一些方面，当通过覆盖层105控制金属催化剂(其作用如同用于晶体生长的晶种)的量时，p型TFT可以包括半导体层110，与使用MIC或MILC技术的现有技术方法相比较，该半导体层110包含较少量的金属催化剂和较大的多晶晶粒。
图7A和7B是横截面图，示出根据本发明的一个方面制造TFT的过程。除了制造p型TFT的次序之外，在与图1A-1D、2A和2B、3A和3B以及4A-4C的情况大多相同的处理条件下(例如，吸气材料的剂量和诸如温度之类的植入条件)执行图7A和7B的情况。因此，只详细描述植入吸气材料的过程和植入p型杂质离子的过程。
参考图7A，植入吸气材料以除去残存在半导体层110中的极少量的金属催化剂。把吸气材料135植入以后将要通过植入p型杂质离子(诸如硼离子)来形成源极和漏极区域112和116的半导体层110中的一些部分(即，在与栅极130对应的半导体层110上的一些部分的两侧)。吸气材料可以是磷(P)、PHX +和/或P2HX(其中X＝1，2，3，...)中之一。另一方面吸气材料可以是门捷列夫周期表第V族中的一个元素的离子。最好，但是并非必需，可以按1×1011/cm2到3×1015/cm2的剂量来植入吸气材料135(诸如磷离子)。当按小于1×1011/cm2的剂量植入磷离子时，所植入的磷离子量是不够的，以致不能从半导体层110中充分地除去所残存的少量金属催化剂(例如，Ni)。另一方面，当按大于3×1015/cm2的剂量植入磷离子时，电阻增加，如图4B所示。如图所示，由于磷(P)的原子量高，在磷离子的剂量增加时，在典型的退火温度下电阻不会减小。这个电气效应是由于不能较好地激活磷离子这样的事实所引起的。因此，在加速电压为10到100keV和投射范围Rp在距离半导体层110和栅极绝缘层120之间的界面约±500以内时植入磷离子，所述投射范围Rp定义为表面中的垂直平均传递路径的直线距离。
此后，使用栅极130作为掩模来植入导电的杂质离子，从而形成源极区域112和漏极区域116。该杂质离子是用于形成p型TFT的p型杂质离子。这里，p型杂质离子可以是B、Al、Ga、In或它们的任何组合中的一种。如图所示，可以使用硼离子作为杂质离子，但这并非是必需的。另一方面，p型杂质离子可以是B2HX +和/或BHX +(其中X＝1，2，3，...)，或门捷列夫周期表第III族中的一个元素的离子。在本发明的一些方面，可以按6×1013/cm2到5×1015/cm2的剂量来植入p型杂质离子(诸如硼离子)。当所植入的硼离子的剂量小于6×1013/cm2时，会有漏电流产生。另一方面，当所植入的硼离子的剂量大于5×1015/cm2时，电阻会增加，如图3B所示，并且导致驱动电压的增加。同样，在10到100keV的加速电压下植入硼离子，投射范围(projection range)Rp(定义为表面中垂直平均传递路径的直线距离)在距离半导体层110和栅极绝缘层120之间的界面约±500之内。在各个方面，吸气材料135是与植入半导体层110的杂质离子的类型相反的离子。在其它方面，吸气材料135可以是本征材料。
这里，插在源极和漏极区域112和116之间的、没有植入杂质离子的一个区域的作用如同沟道区域114。在各个方面，可以在形成栅极130之前通过形成光刻胶来执行杂质离子的植入。
参考图7B，接着执行以138表示的第三退火处理以除去金属催化剂(未示出)。在温度为约500℃或800℃处或在约500℃和800℃之间执行第三退火处理138达1到120分钟。结果，残存在半导体层110中残留的少量金属催化剂(例如，Ni)得以从该半导体层110中去除，以致p型TFT可以具有优良的电气特性。
接着，在栅极绝缘层120上形成中间绝缘层(未示出)来保护包括栅极130的下层结构。蚀刻中间绝缘层和栅极绝缘层120的预定区域，以形成接触孔(未示出)。形成源极(未示出)和漏极(未示出)以填充接触孔，从而完成包括吸气半导体层110的p型TFT。
根据本发明的一些方面，把吸气材料植入半导体层的源极和漏极区域以及在所产生的结构上执行退火处理从而从半导体层上除去少量金属催化剂(例如，Ni)，以致可以使残存在半导体层中的金属催化剂的量最小化。因此，降低了漏电流和驱动电压，并且提高了所生成的p型TFT的器件特性。
上文中虽然已经示出和描述了本发明的多个方面，但是熟悉本领域的技术人员应当可以理解，在不偏离本发明的原理和精神的情况下可以在各个方面作出修改，本发明的保护范围由权利要求书及其等效来限定。

Claims (29)

1.一种制造p型薄膜晶体管(TFT)的方法，包括：
准备衬底；
在所述衬底上形成无定形硅层；
在所述无定形硅层上形成覆盖层；
在所述覆盖层上沉积金属催化剂；
在所述衬底上执行第一退火处理以使所述金属催化剂通过所述覆盖层扩散到所述无定形硅层的表面内，以及使所述无定形硅层由于所扩散的金属催化剂而结晶成多晶硅层；
除去所述覆盖层；
形成所述多晶硅层的图案以形成半导体层；
在所述衬底上形成栅极绝缘层和栅极；
把p型杂质离子植入所述半导体层；以及
把吸气材料植入所述半导体层以及执行第二退火处理以除去所述金属催化剂，
其中，按6×1013/cm2到5×1015/cm2的剂量植入p型杂质离子，并且按1×1011/cm2到3×1015/cm2的剂量植入所述吸气材料。
2.如权利要求1所述的方法，其特征在于，所述p型杂质离子是硼(B)、B2HX +、BHX +(其中，X＝1，2，3，...)，或它们的任何组合。
3.如权利要求2所述的方法，其特征在于，在10到100keV的加速电压下植入所述硼离子。
4.如权利要求2所述的方法，其特征在于，植入所述硼离子，从而投射范围(Rp)在距离多晶硅层和栅极绝缘层之间的界面约±500之内。
5.如权利要求1所述的方法，其特征在于，把所述吸气材料植入所述半导体层的源极、漏极区域。
6.如权利要求1所述的方法，其特征在于，所述吸气材料是门捷列夫周期表第V族中的一个元素。
7.如权利要求1所述的方法，其特征在于，所述吸气材料是磷(P)、PHX +、P2HX(其中，X＝1，2，3，...)，或它们的任何组合。
8.如权利要求7所述的方法，其特征在于，在10到100keV的加速电压下植入所述磷离子。
9.如权利要求7所述的方法，其特征在于，植入所述磷离子，从而投射范围(Rp)在距离多晶硅层和栅极绝缘层之间的界面约±500之内。
10.如权利要求1所述的方法，其特征在于，在温度为约500℃或800℃处或在约500℃和800℃之间执行所述第二退火处理。
11.如权利要求1所述的方法，其特征在于，执行所述第二退火处理1到120分钟。
12.如权利要求1所述的方法，其特征在于，所述覆盖层是氧化硅层、氮化硅层、或者由氧化硅层和氮化硅层构成的双层结构。
13.如权利要求1所述的方法，其特征在于，形成所述覆盖层使其厚度为1或2000，或在1和2000之间。
14.如权利要求5所述的方法，其特征在于，由于栅极的屏蔽作用，所以在位于源极区域和漏极区域之间的沟道区域中没有植入所述吸气材料。
15.一种制造薄膜晶体管(TFT)的方法，包括：
在衬底上的无定形硅层上形成覆盖层；
在所述覆盖层上沉积金属催化剂；
在所述衬底上执行第一退火处理以使所述金属催化剂通过所述覆盖层扩散到所述无定形硅层的表面内，以及使所述无定形硅层由于所扩散的金属催化剂而结晶成多晶硅层；
除去所述覆盖层；
形成所述多晶硅层的图案以形成半导体层，
在所述衬底上形成栅极绝缘层和栅极；
把第一杂质离子植入所形成的所述半导体层；以及
把作为吸气材料的第二杂质离子植入所述半导体层以及执行第二退火处理以除去所述金属催化剂。
16.如权利要求15所述的方法，其特征在于，所述第二杂质离子的类型与所述第一杂质离子的类型相反。
17.如权利要求15所述的方法，其特征在于，所述第一杂质离子是p型杂质离子，而所述第二杂质离子是n型杂质离子。
18.如权利要求15所述的方法，其特征在于，所述第二杂质离子是本征杂质离子。
19.如权利要求15所述的方法，其特征在于，按6×1013/cm2到5×1015/cm2的剂量植入所述第一杂质离子，而按1×1011/cm2到3×1015/cm2的剂量植入所述第二杂质离子。
20.如权利要求15所述的方法，其特征在于，在温度为约500℃或800℃处或在约500℃和800℃之间执行所述第二退火处理1到120分钟。
21.一种制造薄膜晶体管(TFT)的方法，包括：
按超细晶粒硅(SGS)技术使用金属催化剂把衬底上的无定形硅层结晶成多晶硅层；
形成所述多晶硅层的图案以形成半导体层；
在所述衬底上形成栅极绝缘层和栅极；
在所形成的半导体层上植入第一杂质离子；以及
把与所述第一杂质离子的类型相反的第二杂质离子作为吸气材料植入所述半导体层以及执行第二退火处理以从所述半导体层除去金属催化剂。
22.如权利要求21所述的方法，其特征在于，所述第一杂质离子是p型杂质离子，而所述第二杂质离子是n型杂质离子。
23.如权利要求21所述的方法，其特征在于，按6×1013/cm2到5×1015/cm2的剂量植入所述第一杂质离子，而按1×1011/cm2到3×1015/cm2的剂量植入所述第二杂质离子。
24.如权利要求21所述的方法，其特征在于，在温度为约500℃或800℃处或在约500℃和800℃之间执行所述第二退火处理1到120分钟。
25.一种薄膜晶体管(TFT)，包括：
衬底；以及
所述衬底上的半导体层，所述半导体层包括第一杂质离子和类型与所述第一杂质离子相反的第二杂质离子，其中形成多晶硅层的图案以形成所述半导体层，所述多晶硅层是按超细晶粒硅(SGS)技术采用金属催化剂把无定形硅层结晶成多晶硅层而形成的，把所述第一杂质离子植入所述半导体层，把所述第二杂质离子植入所述半导体层作为吸气材料，以及使所述半导体层经受退火处理以从所述半导体层中除去所述金属催化剂。
26.如权利要求25所述的薄膜晶体管，其特征在于，按6×1013/cm2到5×1015/cm2的剂量植入所述第一杂质离子，而按1×1011/cm2到3×1015/cm2的剂量植入所述第二杂质离子。
27.如权利要求25所述的薄膜晶体管，其特征在于，所述第一杂质离子是p型杂质离子，而所述第二杂质离子是n型杂质离子。
28.如权利要求1所述的方法，其特征在于，在植入所述吸气材料之前执行所述p型杂质离子的植入。
29.如权利要求1所述的方法，其特征在于，在植入所述p型杂质离子之前执行所述吸气材料的植入。
CN200710104043.4A 2006-05-18 2007-05-18 制造pmos薄膜晶体管的方法 Pending CN101110365A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060044814 2006-05-18
KR1020060044814A KR100770268B1 (ko) 2006-05-18 2006-05-18 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
CN101110365A true CN101110365A (zh) 2008-01-23

Family

ID=38458698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710104043.4A Pending CN101110365A (zh) 2006-05-18 2007-05-18 制造pmos薄膜晶体管的方法

Country Status (5)

Country Link
US (1) US20070284581A1 (zh)
EP (1) EP1858068A3 (zh)
JP (1) JP2007311761A (zh)
KR (1) KR100770268B1 (zh)
CN (1) CN101110365A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
WO2016106786A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 多晶硅基板及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101752400B1 (ko) 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR20120131753A (ko) 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4712156B2 (ja) * 1999-05-10 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100592523C (zh) * 1999-06-02 2010-02-24 株式会社半导体能源研究所 半导体器件及其制造方法
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
KR100473996B1 (ko) * 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100566893B1 (ko) * 2003-08-27 2006-04-03 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법
KR20050042630A (ko) * 2003-11-03 2005-05-10 삼성에스디아이 주식회사 엘디디 구조를 갖는 엔모스 박막트랜지스터
KR20050088588A (ko) * 2004-03-02 2005-09-07 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP2005311199A (ja) * 2004-04-23 2005-11-04 Canon Inc 基板の製造方法
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611658B1 (ko) * 2004-06-30 2006-08-11 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
US9059214B2 (en) 2011-05-13 2015-06-16 Boe Technology Group Co., Ltd. Manufacturing method for thin film transistor with polysilicon active layer
WO2016106786A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 多晶硅基板及其制造方法

Also Published As

Publication number Publication date
EP1858068A3 (en) 2008-05-14
KR100770268B1 (ko) 2007-10-25
US20070284581A1 (en) 2007-12-13
EP1858068A2 (en) 2007-11-21
JP2007311761A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
CN101110365A (zh) 制造pmos薄膜晶体管的方法
CN101165881B (zh) 制造薄膜晶体管的方法
US8283668B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US6924506B2 (en) Semiconductor device having channel formation region comprising silicon and containing a group IV element
JP3904512B2 (ja) 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US5962871A (en) Method for producing semiconductor device
JP4115158B2 (ja) 半導体装置およびその製造方法
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8334536B2 (en) Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP2004165185A (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
CN102290335A (zh) 使硅层结晶的方法和制造薄膜晶体管的方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JP2004327677A (ja) 半導体膜およびその製造方法
US9515189B2 (en) Semiconductor device and manufacturing method of semiconductor device using metal oxide
KR100685848B1 (ko) 박막트랜지스터의 제조방법
US20060049428A1 (en) Tft electronic devices and their manufacture
JP3107345B2 (ja) 半導体装置の製造方法
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100742382B1 (ko) 박막트랜지스터의 제조방법
JPH07297125A (ja) 半導体装置およびその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
KR100731756B1 (ko) 박막트랜지스터의 제조방법
JP3197431B2 (ja) 半導体装置作製方法、半導体装置、電気光学装置の作製方法、電気光学装置および液晶表示装置
JP3859516B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080123