CN101089929A - 检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法 - Google Patents

Abstract

本发明提供了一种电路面积减小和能够控制成本小幅增加的检测系统。检测电路插入在第一电路和第二电路之间。此外，检测电路包括信令控制部分和检测输出部分。信令控制部分控制第一电路和第二电路之间的信令。此外，检测输出部分经过检测电路输出第一电路的检测输出。本发明中，信令控制部分和检测输出部分共享部分电路从而实现它们自身的功能。此外，第一电路、第二电路和检测电路位于同一衬底上。检测电路用于在信令控制部分和检测输出部分之间切换。

Description

检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法

技术领域

本发明涉及一种检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法，更特别地涉及一种集成在显示装置或半导体装置中的检测电路。

背景技术

随着最近发展的技术，显示装置已经适合实际的应用，该显示装置在支撑衬底上集成了如驱动电路的各种电路，这些电路已经通过使用常规地由硅技术形成的LSI(大规模集成电路)等由外部提供。这样内部集成有电路的显示装置的例子是按照使用昂贵的石英衬底的高温工艺通过高温多晶硅TFT(薄膜晶体管)技术形成的已知显示装置。此外，通过使用低温多晶硅技术在玻璃衬底等上嵌有电路的显示装置也已经得到了实际应用，在该低温多晶硅技术中前驱膜在低温加工中形成并且利用激光等退火以多晶化。

特定的例子如在专利文献1(日本专利特开2004-046054(附图37和38))中公开的有源矩阵显示装置。附图36示出了在常规、通常的液晶显示装置中的显示系统的例子的结构示意图，该显示装置集成有专利文献1的附图37所示的驱动电路。

参见附图36，主体上包含有驱动电路的常规液晶显示装置通过多晶硅TFT在显示装置衬底101上提供了有源矩阵显示区域110，行方向的扫描电路109(扫描线(栅极线)电路)、列方向的扫描电路3504(数据线驱动电路)、模拟开关3505、电平转换器3503等，其中在显示区域110中像素被排列成M行和N列并且在矩阵中彼此连线。

集成电路芯片(IC芯片)作为控制器IC(集成电路)102被提供在显示装置衬底101的外围。该集成电路芯片具有形成在单晶硅晶片102上的控制器113、存储器111、数模转换电路(DAC：数字到模拟转换器)3502、扫描电路/数据寄存器3501等。此外，接口电路114在系统侧上形成在电路衬底103上，并连接到控制器113和存储器111上。

此外，还有如下装置：在该装置中如DAC电路的更复杂的电路形成在常规液晶显示装置的主体中，该液晶显示装置包括位于通过使用多晶硅TFT配置的主体中的驱动电路。附图37显示了举例说明常规液晶显示装置中显示系统的例子的结构的示意图，该液晶显示装置包括位于主体中的驱动电路，该主体集成有如专利文献1的附图38所述的DAC电路。

与附图36中显示的不具有DAC电路的装置相似，在集成有DAC电路的主体中包含驱动电路的常规液晶显示装置提供了在显示装置衬底101上的主体中形成的有源矩阵显示区域110、行方向的扫描电路109、列方向的扫描电路3506、以及除此之外，数据寄存器3507、锁存电路105、DAC电路106、选择器电路107和电平转换器(D比特)108等，其中在显示区域110中像素被排列成M行和N列并且在其间在矩阵中彼此连线。

控制器IC102位于包含集成有DAC电路的主体中的驱动电路的液晶显示装置的显示装置衬底101外围，该控制器IC102不包含使用高电压的DAC电路3502，从而该控制器IC102可以由都是低电压电路和元件的存储器111、输出缓存器电路112和控制器113组成。结果，因为控制器102可以不使用产生电压信号以写入液晶显示器的高电压的方法而制得，所以它的成本可以被控制为小于控制器IC102的成本，所述控制器IC102提供了不同于上述其它元件的DAC电路3502。

附图38示出了形成在常规玻璃衬底上的帧存储器例子结构的示意图。附图39是提供同1位线对应的读出放大器的存储器单元例子的电路图，该存储器单元被用作形成在常规玻璃衬底上的帧存储器。

另一方面，发明人还继续在支撑衬底上集成了各种电路和应用了在支撑衬底上集成存储器的结构及其专利的驱动方法(见专利文献2(日本专利特开2006-115484))。

此外，专利文献3(日本专利特开2002-197899(附图1))中还公开了同本发明第一电路对应的显示数据RAM17和同本发明第二电路对应的液晶驱动电路20。专利文献3中还公开了通过MPU接口12将测试模式信号(复位信号)输入MPU系统的控制电路11中。

此外，专利文献4(日本专利特开2005-129174(附图1))还公开了同本发明检测电路对应的BIST电路、同本发明的检测输出部分5对应的数据输出锁存器3和同本发明的检测输入部分6对应的数据输入锁存器2。

发明内容

然而，在上述常规技术和集成有专利文献1中所述的驱动电路的液晶显示装置中，所有像素的显示数据都以每帧串行的高速的形式被传送到液晶模。因此，图像越精细且像素数目越多，则传送速率就越大。作为高速传送的结果，驱动IC(集成电路)也需要用于更高速的传送工作和相应地在多个组成电路元件的CMOS(互补型金属氧化物半导体)中也会产生通过电流等。然后，因为工作速度的增加电源消耗也增加了。此外，高速IC的成本也增加了。而且，灰度增加得越多，电路结构就越复杂且传送速度就增加得更多，导致了更多的电源消耗和更大的成本。也就是说，更高分辨率和更高的灰度级显示使得驱动IC的成本和电源消耗都增加了，这遇到了一个问题：因为电源消耗和整个系统成本的增加是要控制的所以像素数目和灰度级数是有限的。

此外，用于每个显示装置衬底101(见附图36和37)之上的电路块的电压彼此是不同的，因此同多个电压对应的加工必须一起使用，这也导致了制造加工的更高成本的问题。

而且，在该集成有驱动电路的液晶显示装置中，在显示装置衬底外围的控制器IC102和接口IC114(见附图36和37)也出现了如下问题：显示装置不能小型化。

此外，根据上述专利文献2中公开的那样，在集成了具有多晶硅TFT等的SOI(绝缘体上的硅)结构的MOS(金属氧化物半导体)晶体管的电路中，因为历史效应而产生的不当工作能够得到控制，并且锁存型读出放大器电路和包含这样MOS晶体管作为组件的锁存电路的敏感度能够得到控制。

如上所述，专利文献2中公开的发明已经实现了初始目的，但是，在存储器被集成在支撑衬底上的结构中，同常规LSI相似的检测环境没有得到，从而难以检测存储器部分。相应地，难以发现工作良好的好元部件。然后，只有在层叠有存储器部分的显示装置完成之后才能确定是好是坏。此外，因为驱动电路部分是同，例如，显示部分和驱动IC不分离的，所以当显示故障等发生时难以确定是否坏区存在于显示部分或包含存储器的驱动电路部分。因此，不能得知设计或制造的问题是否存在于显示部分或包含存储器的驱动电路部分，所以难以解决问题从而改善情况。

为了便利检测或分析，将用于检测形成在支撑衬底上的存储器部分的电路形成在支撑衬底上得到了考虑。用于检测存储在存储器部分里的数据的检测电路优选位于存储器的输出部分。此外，为了确认存储的数据，优选可以从中读出所有存储在存储器中数据的结构。

使用具有例如附图40所示结构的存储检测电路的结构得到了考虑。如附图40所示，存储器111的输出被暂时固定在输出寄存器130中。该输出寄存器130的输出经过检测电路131而不改变正常工作时的数据状态。经过检测电路131的数据通过集成有DAC132的驱动电路被传送到显示区域110。一方面，输出寄存器130的输出是用于检测时通过检测电路131的检测输出。

附图41显示了用于附图40的结构示意图中所示输出寄存器130和检测电路131的例子。输出寄存器130包括，例如，锁存电路。该输出寄存器130的输出经过检测电路131连接到集成DAC的驱动电路侧。此外，输出寄存器130的输出分支进入检测电路131中的缓存器133中。缓存器133的输出被输入到选择器135的一个末端中。选择器135的另一末端被连接到检测输出线134上。选择器135被通过移位寄存器136进行开关。在附图41所示的例子中，每4比特数据通过移位寄存器136来选择并被输出进入4比特的检测输出线134。

然而，当该检测电路得到使用时，不只是要使用存储器集成的常规结构中使用的输出寄存器，而且要使用用于读出检测数据的移位寄存器。此外，当数据读出线上的寄生电容增加时数据的读出线必须延伸足够长并足以负载，从而读出数据信号的上升变得慢起来。为了改善数据信号的慢速上升，需要使用更大的读出缓存器。

此外，缓存器需要被用于待检测的电路的每个输出，该缓存器能够整体地驱动数据读出线，因此缓存器得到了放大。因此，通过添加检测电路区域被极度地放大。此外，因为检测电路的大面积，存储部分和显示部分之间的线长增加了而且寄生电容等也增大了。因此，又出现了一个问题：存储部分和显示部分之间的数据传送速度降低了。

另一方面，当检测电路被从附图40所示的结构中除去时，除了难以如上定义坏区外，还难以判断检测的目的是否满足该定义。因此，检测的成本极大地增加了。

此外，专利文献3和4中公开的发明没有完全地公开如下的结构：其中检测电路位于第一电路和第二电路的中间。

因此，本发明的目的在于提供一种电路面积稍微增加并能够使得成本较少的检测系统、和它的检测电路、半导体装置和显示装置，以及检测半导体装置的方法。

本发明的检测电路是插入在第一电路和第二电路之间的检测电路，其中检测电路包括控制第一电路和第二电路之间信令的信令控制部分和至少检测第一电路和第二电路之一的检测输出部分，该检测电路在信令控制部分和检测输出部分之间切换，而且每部分都共享部分电路从而彼此实现各自的部分。

此外，本发明的检测系统包括检测电路。

此外，本发明的半导体装置包括检测电路。

此外，本发明的显示装置包括显示部分从而实现半导体装置的显示功能。

此外，检测半导体装置的方法是检测如下半导体装置的方法：该半导体装置通过使用插入在第一电路和第二电路之间的信令电路将信号从第一电路传送到第二电路，其中通过中断第一电路和第二电路之间信令并将第一电路的输出部分的输出连接到与信令电路共享部分电路的检测输出电路，从而检测第一电路的输出。

此外，本发明另一检测系统是如下检测系统；其包括第一电路、第二电路和插入在第一电路和第二电路之间的检测电路，其中检测电路包括控制第一电路和第二电路之间信令的信令控制装置和检测至少第一电路和第二电路之一的检测输出装置，以及在信令控制装置和检测输出装置之间使用的各开关，并且每个装置都共享部分电路从而彼此实现各自的装置。

接下来，将描述本发明的操作。本发明的检测电路包括多个功能并且每个功能都共享部分电路从而实现它们各自的功能，故实现多个功能的电路尺寸应当减小。此外，信令控制电路和检测电路部分共享，因此电路的尺寸将极大地减小。而且，因为数据读出线的长度减短了，随后寄生电容减小了，导致了缓存器的尺寸较小。此外，因为不需要整个地驱动数据读出线，所以缓存器尺寸也减小了。相应地，电路面积将极大地减小，导致检测的成本降低。

一方面，因为模式压缩电路、图像生成电路或BIST(内置自我测试)被整合在检测电路中，所以检测装置中的引脚数目可以减少和/或一次检测的元件的数量可以增加。此外，因为对检测装置性能要求较低，所以检测的成本也能被极大地降低。

本发明提供了一种电路面积小幅增加并能够使得成本较少的检测系统，和它的检测电路、半导体装置和显示装置，以及检测半导体装置的方法。

现在，将参见附图来记述本发明的实施例。

附图说明

附图1示出了根据本发明检测系统的第一实施例结构的示意图；

附图2示出了第一实施例检测电路的功能块另一例子的示意图；

附图3示出了根据本发明检测系统的第二实施例结构的示意图；

附图4示出了根据本发明检测系统的第三实施例结构的示意图；

附图5示出了根据本发明检测系统的第四实施例结构和工作的示意图；

附图6示出了根据本发明检测系统的第四实施例结构和工作的示意图；

附图7示出了根据本发明检测系统的第四实施例结构和工作的示意图；

附图8是如下实施例的电路图：其中D触发器被用作触发器；

附图9是如下实施例的电路图：其中D触发器被用作触发器；

附图10是移位寄存锁存器的实施例的电路图；

附图11是如下实施例的电路图：其中传送栅和反相器被用作D触发器的内部电路；

附图12是非重叠钟的实施例的电路图；

附图13是如下实施例的电路图：其中时钟反相器和反相器被用作D触发器；

附图14是如下实施例的电路图：其中TSPC被用作D触发器；

附图15是如下实施例的电路图：其中读出放大器被用作D触发器；

附图16示出了根据本发明检测系统的第五实施例结构的示意图；

附图17示出了根据本发明检测系统的第六实施例结构的示意图；

附图18示出了根据本发明检测系统的第七实施例结构的示意图；

附图19示出了根据本发明检测系统的第八实施例结构的示意图；

附图20示出了根据本发明检测系统的第九实施例结构的示意图；

附图21示出了根据本发明检测系统的第十实施例结构的示意图；

附图22示出了根据本发明检测系统的第十一实施例结构的示意图；

附图23示出了根据本发明检测系统的第十二实施例结构的示意图；

附图24示出了根据本发明检测系统的第十三实施例结构的示意图；

附图25示出了如下结构的示意图：其中检测电路被逐个地设置在每个电路之间；

附图26示出了根据本发明检测系统的第十四实施例结构的示意图；

附图27是输出寄存器和(cum)检测电路140的实施例的电路图；

附图28示出了根据本发明检测系统的第十五实施例结构的示意图；

附图29示出了根据本发明检测系统的第十六实施例结构的示意图；

附图30示出了存储器BIST的实施例结构的示意图；

附图31示出了第十九实施例的BIST电路结构的示意图；

附图32是时钟比较器的实施例的电路图；

附图33是时钟比较器的实施例的电路图；

附图34示出了TFT衬底上电路实施例结构的示意图；

附图35示出了该实施例的时序图例子的示意图；

附图36示出了如下显示系统实施例结构的示意图：该显示系统位于常规的、常用液晶显示装置中，该液晶显示装置集成有专利文献1的附图37中所述的驱动电路；

附图37示出了如下显示系统实施例结构的示意图：该显示系统位于常规的液晶显示装置中，该液晶显示装置集成有专利文献1的附图38中所述的DAC电路；

附图38示出了形成在常规玻璃衬底上的帧存储器的实施例结构的示意图；

附图39是如下存储单元的实施例的电路图：该存储器单元具有同1位线相对应的读出放大器，该1位线用于形成在常规玻璃衬底上的帧存储器；

附图40示出了常规存储器检测电路的实施例结构的示意图；和

附图41示出了如附图40所示结构中输出寄存器130和检测电路131的电路的实施例的示意图。

具体实施方式

[实施例1]

附图1示出了本发明检测系统的第一实施例结构的示意图。参见附图1，根据本发明检测系统的第一实施例包括第一电路1、第二电路2和检测电路3。

检测电路3插入在第一电路1和第二电路2之间。此外，检测电路3包括信令控制部分4和检测输出部分5。信令控制部分4控制第一电路1和第二电路2之间的信号。此外，检测输出部分5通过检测电路3输出用于检测的第一电路1的输出。根据本发明，信令控制部分4和检测输出部分5共享部分电路从而彼此实现其自身的功能。此外，第一电路1、第二电路2和检测电路3位于同一衬底上。

附图2示出了第一实施例的检测电路的功能块的另一实例的示意图。同附图1的不同点在于，通过使第一电路1的输出分支，从而使来自第一电路1的输入被输入到检测电路3的每个功能中。在第一实施例中，信令控制部分4和检测输出部分5共享部分电路从而彼此实现它们的功能。

当对应于具有第一电路1的接口部分(未显示)的电路被共享时，如附图2中所示，通过使第一电路1的输出分支，从而使来自第一电路1的输入被输入到检测电路3的每个功能中。

本发明中，信令控制部分4和检测输出部分5共享部分电路从而彼此实现它们的功能，因此整个电路尺寸减小了。结果，因为检测电路而增加的电路面积可以被控制得较小，导致整个芯片的面积较小。此外，因为电路的尺寸较小，所以发生故障的可能性也降低了。此外，因为芯片面积减小和故障发生的可能性降低，所以整个系统的成本就减少了。而且，除了第一和第二电路，本发明还可以有检测电路，导致检测的成本低。

[实施例2]

附图3示出了根据本发明检测系统的第二实施例结构的示意图。参见附图3，根据本发明检测系统的第二实施例包括第一电路1、第二电路2和检测电路3。

检测电路3插入第一电路1和第二电路2之间。此外，检测电路3包括信令控制部分4和检测输入部分6。信令控制部分4控制第一电路1和第二电路2之间的信号。此外，检测输入部分6将外部输入的检测信号通过检测电路3输出至第二电路2。本发明中，信令控制部分4和检测输入部分6共享部分电路从而实现它们彼此的功能。此外，第一电路1、第二电路2和检测电路3位于同一衬底上。

本发明中，信令控制部分4和检测输入部分6共享部分电路从而实现它们彼此的功能，因此整个电路尺寸减小了。结果，由于提供检测电路尺寸而增加的电路面积可以被控制得较小，导致整个芯片的面积较小。此外，因为电路尺寸较小，故障发生的可能性降低了。此外，芯片面积减小和故障发生可能性降低，导致整个系统的成本减少。而且，除了第一和第二电路，本发明还可以有检测电路，导致检测的成本低。

[实施例3]

附图4示出了根据本发明检测系统的第三实施例结构的示意图。参见附图4，根据本发明检测系统的第三实施例包括第一电路1、第二电路2和检测电路3。

本发明检测电路3插入第一电路1和第二电路2之间。此外，检测电路3包括信令控制部分4、检测输出部分5和检测输入部分6。信令控制部分4控制第一电路1和第二电路2之间的信号。此外，检测输出部分5通过检测电路3输出第一电路1的输出用于进行检测。此外，检测输入部分6经过检测电路3输出外部输入的检测信号至第二电路2。本发明中，信令控制部分4、检测输出部分5和检测输入部分6共享部分电路从而实现它们彼此的功能.此外，第一电路1、第二电路2和检测电路3位于同一衬底上。

本发明中，信令控制部分4、检测输出部分5和检测输入部分6共享部分电路从而实现它们彼此的功能，因此整个电路尺寸减小了.因此，由于提供了检测电路尺寸而增加的电路面积可以被控制得较小，导致整个芯片的面积较小。此外，因为电路尺寸较小，故障发生的可能性降低了。此外，芯片面积减小和故障发生可能性降低，导致整个系统的成本减少。而且，除了第一和第二电路，本发明还可以有检测电路，导致检测的成本低。

此外，本发明中，第一电路的输出的检测和用于第二电路检测的数据输入可以通过相同的检测电路3来进行。也就是说，电路之间的两个检测功能和信号功能可以通过一个检测电路来实现。因此，成本可以大幅压缩和可以实现更高可靠性的电路。

[实施例4]

附图5-7示出了根据本发明检测系统的第四实施例的结构和工作的示意图。如上所述，为了实现控制第一电路1和第二电路2之间的信号的信令控制部分4，例如，需要使用锁存器等组成的输出寄存器(输出缓存器)等的信号控制电路部分。

一方面，例如，当第一电路1的输出是并行输出和检测到该多比特输出时，可以通过使用串行传送数据的电路在移位寄存器等中将数据转换成串行数据形式，从而容易地进行检测。一个特定的用于本发明检测电路3的电路结构使用了能够执行输出寄存器和移位寄存器功能的电路。

也就是说，在本发明第四实施例的检测电路中，共享的电路包括锁存电路。该锁存电路在通常工作时充当配置在第一电路1和第二电路2之间的输出寄存器(缓存器)7(见附图5)。

一方面，当检测时，锁存电路充当移位寄存器8或组成移位寄存器8(见附图6或附图7)。该移位寄存器8不但可以用于检测输出(见附图6)，而且可以用于检测输入(见附图7)。常规地，对于输出寄存器和移位寄存器而言，多个触发器是必需的，但是，本发明的结构可以减少一半触发器的数目。

例如，当通过连接500个由12个晶体管组成的触发器而形成一个输出寄存器时，仅常规检测电路部分中触发器的晶体管的数目就有12×500×2＝12,000。本发明中，该数目只有6,000。

附图5-7举例说明了本实施例的每种工作模式下信号流的例子。附图5举例说明了正常工作时的信号流。附图6举例说明了检测第一电路1的输出时的信号流。附图7举例说明了将检测信号输入第二电路2时的信号流。在附图5的正常工作时，第一电路1的并行输出暂时由检测电路3中的输出寄存器7来存储，之后被传送到第二电路2。

当第一电路1的并行输出被检测时，首先，在附图5所示结构中，第一电路1的输出暂时由检测电路3中的输出寄存器7来存储。接下来，该结构被调整成如附图6中所示。也就是说，输出寄存器7和第一电路1是断开的。此外，输出寄存器7之间的连接被改变以形成移位寄存器8。这使得输出寄存器7存储的第一电路1的输出被串行地向外读出作为来自移位寄存器8的串行数据格式。

此外，在附图6中，移位寄存器8没有同第二电路2连接，但是即使它们彼此连接，第一电路1的输出的检测功能也可以使用移位寄存器8来类似地进行。

一方面，当串行数据格式的检测信号被输入第二电路2时，连接被调整成如附图7所示。此处，正常工作时的输出寄存器7被连接以形成移位寄存器8。此外，移位寄存器8的每个级的输出被连接到第二电路2的输入部分。根据该结构，当检测信号被外部输入时，该检测信号通过移位寄存器8被串行传送到第二电路2。当第二电路2中配置有寄存器时，该寄存器存储该检测输入信号直至该检测信号被传送至所有期望的第二电路2的输入端，在检测信号被传送到所有的第二电路2的期望输入端之后，第二电路2也可以得到检测。

此外，本发明中，当检测信号被输入第二电路2时，该检测输入信号可以被从输出侧读出从而检测第一电路1。例如，作为到第二电路2的检测信号的串行数据从附图7中左侧输入，之后串行数据可以从附图6的右侧读出从而使用该串行数据作为第一电路1的检测输出。使用该功能，从附图7左侧输入的检测输入信号和附图6中右侧得到的检测输出信号可以被对比从而检测检测电路本身以确定它是否工作正常。

现在，上述共享的电路包括如下类型的触发器，例如，同扫描-通过-检测类型的MUX扫描(多路转接器扫描)系统中使用的触发器类似的触发器，也就是说，使用的是在输入部分具有多路转接器的触发器。

附图8举例说明了如下实施例：其中D触发器被用作触发器。多路转接器(MUX)被插在D触发器输入的D端的前面。该多路转接器都由信号T控制，输入信号D1或D2输入D端。该输入D端的信号通过CLK信号被控制输出到Q端。

除了附图8中所示的结构外，其中多路转接器也被添加到时钟输入的触发器也得到了使用。这同二端口触发器的结构相同。附图9举例说明了D触发器被用作触发器的例子，同附图8类似。该多路转接器被插在作为D触发器输入的D端以及作为时钟输入的CLK端之前。与附图8类似，D端的多路转接器是通过信号T控制的，输入信号D1或D2被输入D端。一方面，该CLK端的多路转接器由信号S控制，信号输入CK1或CK2被输入CLK端。

一方面，也可以使用移位寄存锁存器(也可被称作“极性存储锁存器”)来实现上述相同的功能而无需使用多路转接器。附图10举例说明了该实施例。该移位寄存锁存器主主要包括NAND电路和部分包括反相器(在附图10中，反相器的功能通过在NAND电路的一侧的小圆来表示，数据输入D或扫描输入I同该NAND电路连接)。在该结构中，三个时钟，即正常工作的时钟C、移位时钟A和公用时钟B得到了使用。

正常工作时，不重叠时钟的正常工作的时钟C和公用时钟B得到了使用，并且移位时钟A保持L(低态)，数据输入D被锁存。检测时，不重叠时钟的移位时钟A和公用时钟B得到了使用，和正常工作时钟A保持L(低态)，扫描输入I得到了锁存。该结构同附图8或附图9相比没有包括多路转接器。所以，去除了由于多路转接器的延迟将使得速度加快。

此外，触发器或移位寄存锁存器的每个级的输出可以简单地分支以连接触发器或移位寄存器的下一级，和在不使用开关等的情况下连接到第二电路2，可选地它可以通过使用开关等可切换地连接到第二电路2。

一方面，D触发器的内部电路(D触发器本身的电路不包括多路转接器部分)可以通过各种方法来构造。例如，它可以使用如附图11中所示的传送栅和反相器来构造。该结构需要两个时钟，这些时钟必须具有彼此相反的状态而且信号彼此也不重叠(也就是说，需要所谓的不重叠时钟)。这种不重叠时钟可以通过，例如，如附图12所示的NAND和反相器组成的电路来形成。

D触发器也可通过使用时钟反相器和反相器来构造，如附图13所示。同附图11中的电路相比，该电路可以克服时钟变形较多的问题和即使基于重叠时钟也可以工作。因此，如附图12所示的额外电路是不需要的，从而电路面积可以减小。然而，当中心节点的电压变化时，该变化就会传播到输出从而引起大量的电流在电源的电压之间流动。

一方面，也可以使用只由NAND组成的D触发器。该电路相对稳定，且因为内部电路是全部的NAND电路，所以设计较容易。

可选地，附图14所示的TSPC(完全单相时钟或完全单相CMOS)也可以被用作另一个D触发器。该电路可以基于单相时钟并高速工作，从而具有电路面积等的优势。然而，该电路是具有静态电路和动态电路的混合电路，所以之后当它由慢时钟操作时，可能会有问题。

一方面，也可以使用利用读出放大器的D触发器。利用读出放大器的D触发器已经被用在所谓“StrongArm”的CPU(中央处理器)中和之后它也被称作“StrongArm型”。

附图15是使用读出放大器的D触发器的实施例的电路图。第一级被配置为读出放大器和下一级被配置为NAND电路交联。该电路可以通过单相时钟操作，因此它不受时钟的重叠或占空比的影响。此外，通过该时钟操作的晶体管的数目只有三个，则时钟连线的设计也变得容易。此外，根据估计，该D触发器可以用于宽广的频率范围内和即使在降低的电压下也能工作。而且，发现电能消耗降低了和该D触发器可以适用于本发明。

[实施例5]

附图16示出了本发明检测系统的第五实施例的结构示意图。参见附图16，本发明第五实施例是如下装置：第一电路1是存储器阵列9和第二电路2也是存储器阵列10。当数据在存储器阵列之间传送时，可选地当数据从存储器阵列之一传送到其它存储器阵列时，该结构得到了使用。本发明中，上述检测电路3可以检测每一个存储器阵列。

[实施例6]

附图17是举例显示本发明检测系统的第六实施例的结构示意图。参见附图17，本发明第六实施例是如下装置：第一电路1是存储器阵列9和第二电路2是显示电路的输入部分11。当数据从存储器阵列9传送到显示电路的输入部分11时，该结构得到了使用。

本发明中，上述检测电路3可以检测存储器阵列9和显示电路的输入部分11。此外，正常工作时，例如，基于存储器阵列9中数据的显示可以进行。

[实施例7]

附图18是举例显示本发明检测系统的第七实施例的结构示意图。参见附图18，本发明第七实施例是如下装置：第一电路1是存储器阵列9和第二电路2是数据处理功能电路12。在该结构中，数据从存储器阵列9传送到数据处理功能电路12。

本发明中，上述检测电路3可以检测存储器阵列9和数据处理功能电路12。此外，正常工作时，例如，可以通过数据处理功能电路12执行使用存储器阵列9中数据的处理。

[实施例8]

附图19是举例显示本发明检测系统的第八实施例的结构示意图。参见附图19，本发明第八实施例是如下装置：第一电路1是成像部分14和第二电路2是存储器阵列10。当从成像部分14得到的数据传送到存储器阵列10时，该结构得到了使用。

本发明中，上述检测电路3可以检测成像部分14和存储器阵列10。此外，正常工作时，例如，从成像部分14拍摄的图像数据可以被存储在存储器阵列10中。

[实施例9]

附图20是举例显示本发明检测系统的第九实施例的结构示意图。参见附图20，本发明第九实施例是如下装置：第一电路1是成像部分14和第二电路2是显示电路的输入部分11。当数据从成像部分14传送到显示电路的输入部分11时，该结构得到了使用。

本发明中，上述检测电路3可以检测成像部分14和显示电路的输入部分11。此外，正常工作时，例如，可以进行基于从成像部分14得到的图像数据的显示。

[实施例10]

附图21是举例显示本发明检测系统的第十实施例的结构示意图。参见附图21，本发明第十实施例是如下装置：第一电路1是成像部分14和第二电路2是数据处理功能电路12。在该结构中，数据从成像部分14传送到数据处理功能电路12。

本发明中，上述检测电路3可以检测成像部分14和数据处理功能电路12。此外，正常工作时，例如，利用成像部分14获得的图像数据，可以通过数据处理功能电路12进行数据处理。

[实施例11]

附图22是举例显示本发明检测系统的第十一实施例的结构示意图。参见附图22，本发明第十一实施例是如下装置：第一电路1是数据处理功能电路13和第二电路2是存储器阵列10。当数据处理功能电路13处理的数据传送到存储器阵列10时，该结构得到了使用。

本发明中，上述检测电路3可以检测数据处理功能电路13和存储器阵列10。此外，正常工作时，例如，数据处理功能电路13处理的数据可以被存储在存储器阵列10中。

[实施例12]

附图23是举例显示本发明检测系统的第十二实施例的结构示意图。参见附图23，本发明第十二实施例是如下装置：第一电路1是数据处理功能电路13和第二电路2是显示电路的输入部分11。当数据从处理功能电路13传送到显示电路的输入部分11时，该结构得到了使用。

本发明中，上述检测电路3可以检测数据处理功能电路13和显示电路的输入部分11。此外，正常工作时，例如，可以进行基于数据处理功能电路13处理的数据的显示。

[实施例13]

附图24是举例显示本发明检测系统的第十三实施例的结构示意图。参见附图24，本发明第十三实施例是如下装置：第一电路1是数据处理功能电路13和第二电路2是数据处理功能电路12。当数据在数据处理功能电路13和数据处理功能电路12之间传送，可选地当数据从数据处理功能电路之一传送到另一数据处理功能电路时，该结构得到了使用。

本发明中，上述检测电路3可以检测数据处理功能电路12、13。此外，正常工作时，例如，利用第一数据处理功能电路13，可以通过下一数据处理功能电路12进行数据处理。

本发明第五到第十三实施例可以彼此结合。例如，检测电路可以如附图25所示那样逐个地设置在各电路之间。在本实施例中，成像部分14获得的成像数据通过数据处理功能电路12来处理，处理的数据被存储在阵列存储器10中，存储的数据被输入显示电路的输入部分11从而得到显示。因为本发明检测电路3被设置在每个电路之间，所以所有的电路块都得到了检测。

例如，数据处理功能电路12和存储器阵列10之间的检测电路3可以检测数据处理功能电路12的输出和将检测信号输入存储器阵列10中。使用输入存储器阵列10的检测信号，存储器阵列10和显示电路的输入部分11之间的检测电路3可以检测存储器阵列10的输出。这些实施例的结合可以自由地调整。

[实施例14]

附图26举例显示本发明检测系统的第十四实施例的结构示意图。参见附图26，本发明第十四实施例是集成有存储器的显示器构造的实施例。这是同上述附图40中所示的集成有存储器的显示器的检测系统相对比的本发明的检测系统。

参见附图26，存储器111的输出暂时存储在输出寄存器和检测电路140中。在正常工作时存储器111的输出经过输出寄存器和检测电路140而不改变它的数据状态。经过输出寄存器和检测电路140的数据通过集成有DAC132的驱动电路被传送到显示区域110中。一方面，在检测时，存储器111的输出经过输出寄存器和检测电路140被输出用于检测。

附图27显示了如附图26所示构造的输出寄存器和检测电路140的电路的实施例。输出寄存器和检测电路140是使用许多触发器等构成的和其输出连接到集成有DAC的驱动电路侧。此外，输出寄存器和检测电路140的输出分支以进入连接下一级触发器等的多路转接器中。

通过如检测使能(未显示)的信号选择多路转接器的输入。当多路转接器被选择连接在触发器之间时，形成了移位寄存器。在附图27所示的实施例中，通过4比特选择移位寄存器的输出并输出到4比特的检测输出线134。

另一方面，没有前级的触发器的多路转接器连接到存储器的输出和检测输入线141上。当选定检测输入线141的输入时，通过移位寄存器串行传送该检测信号，并输入到集成有DAC的驱动电路中。

附图27所示的电路是如下构造的：例如，使用附图8的D触发器。当附图9的D触发器被用作触发器时，时钟也可以被切换。这种情况下，正常工作时，检测电路用做输出寄存器，且当存储器的输出被锁存并传送到集成有DAC的驱动电路(同附图5相对应)时，检测使能信号被关闭。这时，按照锁存存储器输出的时钟，存储器的输出被串行锁存。

一方面，在检测存储器的输出时，检测电路用做移位寄存器(对应附图6)。这时，检测使能信号就打开了。通过使用检测存储器的时钟，存储器的输出通过移位寄存器被串行地向外读出。此外，当检测信号还被输入集成有DAC的驱动电路(对应附图7)时，检测使能信号就打开了。通过使用同检测存储器相同的时钟或检测集成有DAC的驱动电路的特定时钟，该检测输入信号被通过移位寄存器串行输入。

众所周知，负载容量的增加引起信号上升变慢。在附图40的常规结构中，检测输出线非常长。此外，如交叉电容等的寄生电容在检测输出线、输出寄存器的输出线、切换选择器的线和选择器的输出线之间产生。

此外，如交叉电容等的寄生电容也在移位寄存器和输出寄存器的输出线之间生成。相应地，需要大尺寸的缓存器，该缓存器设置在驱动整个检测输出线所需的选择器之前。此外，大寄生电容引起信号上升变慢，导致所有信号都需要较大尺寸的缓存器。

一方面，在附图27所示的本发明的结构中，寄生电容减小了。此外，同附图40不同，因为移位寄存器直接传送检测数据，因此检测输出线的最终长度较短和寄生电容等几乎不存在。因此，本发明中，电路本身可以被简化以减小电路面积和缓存器尺寸也可以减小，导致电路面积大幅减小。

[实施例15]

当估计检测输出时，如所需的那样，压缩检测结果可以大幅降低检测的成本。当所有输出的串行检测都很重要时该方法是不能使用的，但是当压缩结果可以替代检测时，该方法将可以被十分有效率地使用，或当用于检测所有输出的目标范围被如下情况所限制时，该方法将可以被十分有效率地使用，其中所述情况是利用初始测试中的压缩检测法并且检测所有输出时。

添加到该检测输出的该压缩功能的结构将作为本发明的十五实施例被显示。对于检测输出的压缩而言，各种方法都可以得到使用。此处，使用模式压缩电路的MISR(多输入特征寄存器)的实施例将得到记述。

附图28示出了本发明检测系统的十五实施例的结构示意图。附图28显示了MISR的实施例的构造。参见附图28，MISR的实施例包括触发器和EXOR(异或)。该电路将已经输入的N比特的比特序列(N：正整数，4作为附图28中一个例子)压缩成所谓“特征”的N阶比特序列状态。当不同比特序列被输入时，则除了以1/2N的概率产生的偶然重合之外，将必然地产生不同的信号。

可以通过分析与输入数据相符合的特征是否被输出来确定项是好或者不好。使用压缩电路使得输出信号线的数目减少，导致检测的成本降低。此外，因为只要通过分析特征输出是否同输入数据一致即可确定该项是好或者不好，所以确定电路的尺寸可以减小。

为了将本发明半导体装置连接到如外部LSI测试器(逻辑测试器、存储测试器、混合信号测试器等)或阵列测试器等的检测装置上，可以采用各种方法。例如，可以使用如下的测试总线法：其中测试总线与系统总线分离地配置，且通过测试总线访问半导体装置中每个检测块的接口信号。

此外，也可以使用如下的多路复用法(拔出法)：通过对半导体装置中每个检测块的接口信号和正常工作时的信号进行多路复用而使外部引脚被商品(commoditized)化，且之后外部引脚的信号由测试控制信号来控制。此外，也可以使用具有检测访问结构的核心测试法等，检测时，每个检测块都可以通过检测访问结构而被访问。当核心测试法得到使用时，所谓“外封(wrapper)”的接口电路被配置在每个检测块中，且相应地，每个检测块的检测程序和检测访问结构将得到有效地发展。

[实施例16]

此外，随机模式也可以被用作检测输入信号。作为随机模式的生成器，例如，可以使用LFSR(线性反馈移位寄存器)。该LFSR是M序列(最大长度码)伪随机数的生成器电路。该M序列伪随机数具有下列特征。

首先，它具有同真随机数相同的下列两点特征。第一点是″0″和″1″的比率近似相等(确切讲，″0″的数目比″1″的数目少1)。第二点是″1″和″0″之一顺序产生的“序列(run)”具有同真随机数相同的特征(m长度的“序列”的频率是m+1长度的“序列”的两倍)。

一方面，电路制造具有如下特征：当采用硬件实现时，电路结构就简单。也就是说，电路可以通过形成X-比特移位寄存器和形成反馈抽头来实现，经过该反馈抽头和该X-比特移位寄存器，对应于其特征多项式的比特被EXOR反馈。

附图29示出了本发明检测系统十六实施例的结构示意图。附图29举例说明了三级LFSR电路的实施例的结构。如附图29所示的简单结构中，可以得到同真随机数相近特征的伪随机数。通过使用该LFSR输出的伪随机数作为检测输入信号，使得待检测电路的检测在各种条件(不同比特状态)下进行。

此外，当LFSR的输出被串行输入到被配置为并行结构的移位寄存器中时，可能发生如下状态：所谓“FF逻辑值相关”的触发器之间的逻辑值总是取相同值，因此发现故障的速率将降低。通过EXOR，插入连接在每个LFSR比特之间的相移器可以消除相关，导致更高的检测速度。

[实施例17]

在十七实施例中，所谓的“逻辑BIST(内置自我测试)”得以形成。也就是说，上述的LFSR被用作TPG(测试模式生成器)，和所谓“ORA(输出响应分析器)”和“TRA(测试响应分析器)”的进一步的电路被嵌入，其基于上述MISR的压缩结果来确定故障。

本发明中，TPG被用于输入检测第一电路。TPG的检测输入被输入第一电路，其输出通过本发明检测电路被输出，其输出被输入到MISR以进行压缩并通过确定电路来确定是好是坏。如附图25所示，当本发明多实施例被组合时，TPG的检测信号可以被用作本发明检测电路的检测输入信号。

因为如上述配置结构的逻辑BIST，外部引脚的数目减少了。此外，从外部和向外部传送的数据传送速度都降低了。因此，外部检测装置的结构也可以简化，从而大幅降低检测成本。

[实施例18]

在存储器检测时，所有数据都向外读出的本发明方法和所谓“存储器BIST”的方法可以一起使用，导致更可靠的检测。这是本发明的十八实施例。附图30示出了存储器BIST的实施例结构的示意图。

参见附图30，存储器BIST41包括RAM(随机存取存储器)30、模式生成器31、地址生成器32、BIST控制部分33、结果对比器34和选择器35-38。

在存储器BIST41中，模式生成器31和地址生成器32生成的数据分别被输入RAM块30的数据输入(Din)和地址输入(Addr)。设置在RAM块30之前的选择器35-38选择信号。BIST的工作由BIST控制部分33来控制。RAM块30的输出通过结果对比器34同预计值相对比，且只有对比得到的通过/故障的结果才被输出。在附图30中，在需要分析时，显示了可以读出故障信息的结构。

在本发明中，与该存储器BIST41一起，提供了向外读出所有数据的检测电路。存储器BIST41初始估计并发现了异常点，之后通过经由本发明的检测电路向外读出所有数据，可以详细地分析故障部分。该方法可以大幅减少检测的成本。

[实施例19]

一方面，BIST也可被构造用于模拟电路，因此外部检测装置的成本可以降低。然而，同逻辑BIST相比，通过改变半导体工艺中的参数可以更多地影响模拟BIST。

也就是说，由于大幅改变BIST电路本身的模拟性能，BIST电路不能作为检测电路工作。为了克服该问题，可以考虑如下方案，即，不构造完整的BIST电路，而是形成简化的BIST电路，和之后通过使用外部检测装置来进行最终检测。

例如，可以考虑采用输出频率降低的方法，并因此降低外部估计装置的成本。作为本发明十九实施例，可以使用用于模拟电路的BIST结构，该结构通过使用内置时钟对比器来降低输出频率。

附图31示出了第十九实施例的BIST电路例子结构的示意图。在附图31的结构中，只有时钟对比器20被嵌入BIST电路，而SAR(连续逼近存储器型)A-D转换器21、D-A转换器22、标准电压源23和时钟24被配置在检测装置侧。

在内置时钟对比器20中，差分放大器25将内部电路中待测的电压Vin同检测装置供给的高精确度DC电压VDAC进行对比。之后，通过跟踪/保持电路26对差分放大器25的输出进行欠采样从而转换成低频信号。转化成低频的信号经过缓存器27和对比电路28到达SARA-D转换器21，并串行地从MSB最终到LSB地转换成数字信号。降低的频率使得高精确度的A-D转换器被用于SAR A-D转换器21。

SAR A-D转换器21通常包括对比器、n-比特D-A转换器、SAR(连续逼近寄存器)和控制部分。作为A-D转换器，组成SAR A-D转换器21的D-A转换器的性能对性能具有决定性的影响。特别地，如果D-A转换器中没有过零失真，则SAR A-D转换器21的输出也将不再需要。

本发明中，因为由检测装置估计的信号被转换成低频信号，所以具有较低过零失真的D-A转换器可以被用作SAR A-D转换器21中的D-A转换器，提供了期望的检测精确度。

作为本实施例中使用的时钟对比器，例如，附图32或附图33中显示的结构也可以得到使用。附图32或附图33所示的时钟对比器使用基本结构的反相器形成的锁存器。为了使得时钟对比器和时钟同步工作和减少功耗，加入了由时钟控制的NMOS开关。

此外，为了在进行新的对比前擦除对比器里的存储器，也就是说，为了使得对比器平衡，加入了PMOS开关。当时钟变为″H″(高)时，PMOS开关关闭，NMOS开关打开，反相器被锁存成稳定状态。

本发明中，因为引脚的数目减少了和同时待检测的元件的数目增加了，测试成本也降低了。

本实施例中，主要显示的是配置了BIST的例子，但是也可以使用BOST(外置自我测试)，其中自我测试的功能部分被设置在检测装置中的接口板上。

[实施例20]

第十二实施例是如下实施例：其中上述实施例1-19被更详细地记述。本实施例制得了多晶硅(多晶硅，poly-Si)的TFT阵列。特定地，在氧化硅膜形成在玻璃衬底上后，生长无定形硅。

接下来，受激准分子激光器被用于退火无定形硅，从而提供多晶硅，和进一步生长100(10nm)的氧化硅膜。在生成图案化之后，源区和漏区通过图案化光致抗蚀剂和掺杂磷离子形成。

此外，在生长了900(90nm)的氧化硅膜之后，微晶硅(μ-c-Si)和硅化钨(WSi)生长并图案化为栅状。

在氧化硅膜和氮化硅膜相继生成之后，接触孔被制得，通过溅射形成铝和钛并图案化。形成氮化硅膜，接触孔被值得，为像素电极提供透明电极的ITO(氧化铟锡)得以形成和图案化。

如上所述，平面型TFT像素开关形成以提供TFT阵列。尽管使用大体类似于n沟道TFT的工艺，与像素开关类似的n沟道TFT一起，通过掺杂使TFT适于p沟道从而形成外围电路。

作为数据存储装置，形成了由TFT制得的DRAM(动态随机存取存储器)。DRAM的一个存储单元由一个晶体管和一个电容器形成。该存储单元连接到位线和字线。通过可选地在两条位线之间排列这种存储单元，形成了由一对位线组成的存储单元阵列和存储单元。TFT衬底上的电路的细节将在下面得到记述。

此外，4μm的图案化柱形成在TFT衬底上，从而充当间隔器，以保持单元缝隙并同时提供抗冲击力。此外，UV照射密封材料被应用于相对衬底上的像素区域的外围，在该衬底上透明电极被图案化在像素区域中。滴涂器滴下液晶，TFT衬底和相对衬底连接在一起，且密封部分被紫外线辐射照射从而粘结。通过添加手性(chiral)材料和匹配摩擦方向，液晶材料是向列的液晶和变成扭曲向列(TN)型。

附图34示出了TFT衬底上电路实施例构造示意图。在本实施例中，本发明用于集成有存储器的显示的一个例子。参见附图34，集成有存储器45的显示器的例子包括显示部分65、信号多路分离器64、DAC 63、解压缩电路51、多路复用器62、检测电路61、模式生成器电路52、控制器60、状态存储器55、SPI(串并行接口)控制部分59、输入控制部分57、存储单元阵列121、行解码器122、列解码器123、地址生成器32、压缩电路50、输入寄存器54、移位寄存器56和输出控制部分58。

此外，集成有存储器45的显示器的例子在TFT衬底上具有内置SPI，从而通过串行接口同外部控制部分(CPU或MPU)通信。SPI使用4线系统。此处，使用的信号可以包括串行输入SI、串行输出SO、串行时钟SCK和副选择输入SS。

除了移位寄存器56、输入控制部分57、输出控制部分58和SPI控制部分59，本发明的SPI包括输入寄存器54和状态寄存器55。输入控制部分57输入的串行信号输入通过移位寄存器56由串行形式转换成并行形式。并行数据被存储在输入寄存器54中，并被用于存储器的地址控制数据或通过SPI控制部分59、状态寄存器55和控制器60被写入存储单元。之后，后续工作如下：SPI同附图38所示常规玻璃衬底上的帧存储器直至写入和读出存储器阵列121相类似地工作。

从存储器阵列121读出的数据正常工作时经过本发明的检测电路61被输入多路复用器62中。多路复用器62输出的图像数据通过解压缩电路51被扩展为具有原始比特数的数据形式。接下来，数据通过DAC电路63被转换成模拟数据，之后数据通过信号多路分离器64被传送到显示部分65以实现图像显示。

当检测了作为第一电路的存储器时，用于本实施例的检测电路61可以是选自如下系统中的：所有输出以串行数据形式读出的系统，在所有输出通过模式压缩电路53被转换成压缩数据之后，数据被向外读出(选择开关未显示)的系统。这些检测输出可以经过SPI的输出控制部分58被向外读出。在附图34中，数据在通过输出控制部分58被读出之前经过移位寄存器56，但是移位寄存器56可能不是必需的，或者可以单独设置输出缓存器。

此外，当检测信号被输入作为第二电路的显示部分的输入部分时，用于本实施例的检测电路61可以是选自如下系统中的：外部施加的串行数据被用作检测信号的系统和模式生成器电路52生成的伪随机数被用作检测信号(选择开关未显示)的系统。经过检测电路61输入的检测信号被最终传送到显示部分从而显示作为屏幕图像，可以通过屏幕图像确定检测电路61之后的电路中是否有故障。

在本实施例中，在检测过程的较先级中，可以通过使用模式生成器电路52和模式压缩电路53来检测存储器和显示部分。因此，检测的成本可以大幅降低。对于故障检测速度要比检测进程的较先级高的产品、发现了难以被确定为故障的现象的产品或必须分析故障原因的产品，使用如下的检测方法：串行数据直接从外部输入，且所有数据直接以串行数据的形式向外输出。这使得检测在所需条件下进行，导致了故障检测速度的改善。此外，它还可以便利故障分析。

此外，在本实施例中，因为串行接口被用作具有外部控制部分的接口以及串行接口的终端被用作检测的输入和输出，所以即使增加了检测电路，终端的数目也不会增加。此外，因为检测装置可以简化，所以检测的成本可以大幅地降低。

可以通过使用几种方法来提供本实施例的检测使能信号。例如，如果当副选择输入SS处于选定状态时正常工作进行，可以考虑使用如下方法：当副选择输入SS处于未选定状态时通过SPI控制部分59产生检测使能信号。该方法使得无需增加输入和输出终端的数目而提供检测使能信号。

然而，在一般产品的情况中，在检测之后发货之前，需要通过激光切割机等切断同检测使能信号的连接。原因在于如果检测使能信号仍然保持连接，当副选择信号SS在正常工作时置于未选定状态时，工作进入检测模式，因此会额外消耗电能(但是，当电能也没有供给时就不会出现问题)。

本实施例还使用了另一种提供检测使能信号的特定终端的方法。在该方法中，终端的数目可以增加，但是必须切断同检测使能信号的连接。此外，当发货之后产品因故障被送回时，该方法也具有可以分析故障的优点。

附图35是举例显示本实施例时序图例子的示意图。此处，显示的是配置了8-比特移位寄存器结构的实施例。此外，当作为第一电路的存储器得到检测时，显示了时序图。

首先，在同附图5对应的电路结构中，输出锁存信号(用于锁存等的时钟)被输入，相应地存储器的数据被锁存了。这时，同移位寄存器中最后比特对应的触发器的存储器最后级的数据(检测输出“7”表示)被输出到检测输出部分。

接下来，检测电路由于检测使能信号而被改变成如附图6所示的移位寄存器结构。此处，当检测时钟被输入时，已经被锁存的存储器输出以比特的形式被串行输出。这种情形是举例说明用顺序的″6″，″5″，...″1″，″0″的检测输出来显示的。对于8比特数据，时钟信号输入的7个时钟使得所有数据被输出用于检测。

原因在于，当如上述的附图5中显示的结构时，检测输出″7″已经被输出了。当第七时钟被输入时，检测输出″0″的数据被输出了。本实施例中，因为数据在检测时钟的上升沿移位，所以检测使能信号在检测时钟的第一时钟上升之前被选定，且其可以在检测时钟的最后时钟上升之后进入未选定状态。如上所述，根据本发明，可以通过使用简单的信号结构来输出检测结果。

Claims (32)

1.一种插入在第一电路和第二电路之间的检测电路，其中

该检测电路包括：在第一电路和第二电路之间控制信令的信令控制部分，和检测第一电路和第二电路至少之一的检测输出部分、以及在该信令控制部分和该检测输出部分之间使用的各开关，和

每部分都共享部分电路从而彼此实现每个部分。

2.如权利要求1的检测电路，其中检测输出部分向外输出第一电路的输出。

3.如权利要求1的检测电路，其中通过使得第一电路的输出分支而将来自第一电路1的输入向检测电路中的每个部分输入。

4.如权利要求1的检测电路，其中检测输出部分向第二电路输入检测信号。

5.如权利要求1的检测电路，其中检测输出部分向外输出第一电路的输出并向第二电路输入检测信号。

6.如权利要求1的检测电路，其中所共享的电路包括锁存电路。

7.如权利要求6的检测电路，其中构成共享电路的锁存电路是包含多路复用器的触发器、两端口触发器和移位寄存锁存器中的一个。

8.如权利要求1的检测电路，包括用于对由检测输出部分输出的数据进行压缩的模式压缩电路。

9.如权利要求1的检测电路，包括用于产生将被输入到检测输出部分的检测数据的模式生成器电路。

10.如权利要求1的检测电路，其中共享电路构成了移位寄存器或在检测时充当移位寄存器。

11.如权利要求1的检测电路，其中第一电路、第二电路和检测电路都被设置在相同的衬底上。

12.一种检测系统，其包括权利要求1的检测电路.

13.一种半导体装置，其包括权利要求1的检测电路.

14.如权利要求13的半导体装置，其中

第一电路是存储器阵列，以及

第二电路是存储器阵列。

15.如权利要求13的半导体装置，其中

第一电路是存储器阵列，以及

第二电路是显示电路的输入部分。

16.如权利要求13的半导体装置，其中

第一电路是存储器阵列，以及

第二电路是数据处理功能电路.

17.如权利要求13的半导体装置，其中

第一电路是成像部分，以及

第二电路是存储器阵列。

18.如权利要求13的半导体装置，其中

第一电路是成像部分，以及

第二电路是显示电路的输入部分。

19.如权利要求13的半导体装置，其中

第一电路是成像部分，以及

第二电路是数据处理功能电路。

20.如权利要求13的半导体装置，其中

第一电路是数据处理功能电路，以及

第二电路是存储器阵列.

21.如权利要求13的半导体装置，其中

第一电路是数据处理功能电路，和

第二电路是显示电路的输入部分。

22.如权利要求13的半导体装置，其中

第一电路是数据处理功能电路，和

第二电路是数据处理功能电路。

23.如权利要求13的半导体装置，其包括包含了TPG(测试模式生成器)和TRA(测试响应分析器)的逻辑BIST(内置自我测试)。

24.如权利要求13的半导体装置，其包括包含了模式生成器、地址生成器、BIST控制部分和结果对比器的存储器BIST(内置自我测试)。

25.如权利要求13的半导体装置，其包括包含了时钟对比器的模拟BIST(内置自我测试)。

26.如权利要求13的半导体装置，其中用于检测的输入和输出通过串行接口执行。

27.一种显示装置，其被包含在根据权利要求13的半导体装置中，其中显示装置执行显示功能。

28.一种检测半导体装置的方法，该半导体装置通过插入在第一电路和第二电路之间的信令电路将信号从第一电路传送至第二电路，该方法包括：

通过中断第一电路和第二电路之间的信令并将第一电路的输出部分的输出连接到检测输出电路，从而检测第一电路的输出，其中所述检测输出电路与该信令电路共享部分电路。

29.一种检测半导体装置的方法，该半导体装置通过插入在第一电路和第二电路之间的信令电路将信号从第一电路传送至第二电路，该方法包括：

通过中断第一电路和第二电路之间的信令并将第二电路的输入部分的输入连接到检测输入电路的输出，从而向第二电路输入检测信号，其中该检测输入电路与该信令电路共享部分电路。

30.一种检测半导体装置的方法，该半导体装置通过插入在第一电路和第二电路之间的信令电路将信号从第一电路传送至第二电路，该方法包括：

通过中断第一电路和第二电路之间的信令并将第一电路的输出部分的输出连接到检测输出电路，从而检测第一电路的输出，其中该检测输出电路与该信令电路共享部分电路，和

之后，通过断开来自检测输出电路的第一电路的输出部分的输出并将第二电路的输入部分的输入连接到检测输入电路的输出，从而向第二电路输入检测信号，其中该检测输入电路与该信令电路共享部分电路。

31.一种检测半导体装置的方法，该半导体装置通过插入在第一电路和第二电路之间的信令电路将信号从第一电路传送至第二电路，该方法包括：

中断第一电路和第二电路之间的信令，且之后把将要输出至第二电路的检测输入信号输入到检测电路的输入部分，

从检测电路的输出部分输出检测输入信号，和

之后，对比输入到检测电路的检测输入信号和从检测电路输出的检测输入信号，

从而，对检测电路自身的操作进行检测。

32.一种检测系统，其包括第一电路、第二电路和插入在第一电路和第二电路之间的检测电路，其中

该检测电路包括用于控制第一电路和第二电路之间信令的信令控制装置和用于检测第一电路和第二电路至少其中之一的检测输出装置，以及在该信令控制装置和检测输出装置之间使用的各开关，和

每个装置都共享部分电路从而实现彼此每个装置。

Images