CN112612264A - 一种can总线控制器中串口自测试方法 - Google Patents

一种can总线控制器中串口自测试方法 Download PDF

Info

Publication number
CN112612264A
CN112612264A CN202011543170.6A CN202011543170A CN112612264A CN 112612264 A CN112612264 A CN 112612264A CN 202011543170 A CN202011543170 A CN 202011543170A CN 112612264 A CN112612264 A CN 112612264A
Authority
CN
China
Prior art keywords
test
bus controller
mode
serial port
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011543170.6A
Other languages
English (en)
Inventor
王莉
彭斌
王潇潇
李健
樊旭
穆辛
毛鹤莉
姜爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202011543170.6A priority Critical patent/CN112612264A/zh
Publication of CN112612264A publication Critical patent/CN112612264A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种CAN总线控制器中串口自测试方法，由于CAN总线控制器中自带一个内部输入比较器，通过对RX0、RX1上的差分信号比较，接收串行数据，常规的测试方法需要外加CAN协议支持的数据帧向量，复杂度大且覆盖率低，本发明通过设置测试寄存器，并利用电路内部结构在测试模式下直接通过比较器将RX0、RX1上的差分信号接收进来,并在电路内部经过组合逻辑运算，在下一个系统时钟的上升沿，将运算结果映射到TXn上输出，由此可以进行串口的自测试。该方法输入测试向量端口外部直接可控，可以准确定位串口接收和发送故障，避免采用大容量复杂测试向量、提高了测试效率，同时在不影响电路正常功能的情况下可以开展数据遍历测试。提高了电路的可靠性。

Description

一种CAN总线控制器中串口自测试方法
技术领域
本发明涉及一种自带比较器的CAN总线控制器串口自测试方法，属于CAN总线通信领域。
背景技术
控制器局域网Controller Area Network，简称CAN，是一种国际标准化的异步的、串行的、多主机的通信协议，CAN总线是一种现场总线，它具有多主机、非破坏性仲裁、报文滤波等的优良特性，被广泛应用到汽车、机械、纺织、医疗器械、食品等领域。
CAN总线控制器作为总线网络中最主要的部件，其可靠性是极为重要的，在数字集成电路的设计过程中，提前考虑电路测试性，可以有效提高电路的测试效率，提升电路的可靠性。
一般的CAN总线控制器都需要外接收发器来工作，而自带了比较器的CAN总线控制器则不需要外接收发器，由于引入了电压比较的模拟电路部分，因此在测试过程中对比较器部分的测试也就非常有必要，传统的测试，必须依赖CAN协议的规定，采用标准数据帧的格式通过写入存储器中，再读出到缓存寄存器，最后通过发送端口发送出来，效率低且数据无法遍历。
发明内容
本发明的技术解决的问题是：克服现有技术的不足，提供一种CAN总线控制器中串口自测试方法，能够在不影响电路正常功能的情况下开展数据遍历测试，测试效率高。
本发明的技术解决方案是：
一种CAN总线控制器中串口自测试方法，包括如下的步骤：
(1)在CAN总线控制器的发送端TXn前级增加一个MUX，MUX的控制端连接测试模式控制信号，第一输入端连接组合逻辑测试电路的输出端，第二输入端连接功能态正常输出端，测试模式控制信号为1时，MUX选择将组合逻辑测试电路的结果输出给发送端TXn；测试模式控制信号为0时，MUX选择将正常功能运行结果输出给发送端TXn；
(2)判断CAN总线控制器是否处于复位模式；如果是则进入步骤(4)，如果不是则进入步骤(3)；
(3)通过软复位或者硬复位模式使CAN总线控制器进入复位模式，进入步骤(4)；
(4)配置CAN总线控制器中的CDR寄存器，使CAN总线控制器选择使用比较器模式接收数据；
(5)配置CAN总线控制器中的波特率寄存器，选定一个频率工作；
(6)配置CAN总线控制器中的测试寄存器，使MUX的控制端连接的测试模式控制信号为1，CAN总线控制器进入到串口自测试的模式，即测试态；
(7)在串口接收端RXn输入测试向量；
(8)通过CAN总线控制器中的组合逻辑测试电路对输入测试向量和由比较器接收到的数据进行运算；
(9)在下个时钟周期的上升沿，发送端TXn向外输出组合逻辑测试电路的运算结果；
(10)在测试态下，根据TXn输出高低电平判断CAN总线控制器是否存在故障。
所述步骤(1)中，判断CAN总线控制器是否处于复位模式的方式如下：
发送读命令，读取MOD寄存器中第0位，如果此位为高电平则为复位模式，反之则是工作模式。
在工作模式中直接为串口输入端输入数据流，而无需采用固定数据帧格式。
所述步骤(10)中，TXn端输出高电平，则CAN总线控制器为正常电路；反之TXn端输出低电平，则CAN总线控制器为故障电路。
MUX位于位时序逻辑处理模块中。
本发明与现有技术相比有益效果为：
(1)本发明利用电路(CAN总线控制器)内部结构在测试模式下直接通过比较器将RX0、RX1上的差分信号接收进来,并在CAN总线控制器内部经过组合逻辑运算，在下一个系统时钟的上升沿，将运算结果映射到TXn上输出，由此可以在不影响电路正常功能的情况下，利用电路内部结构进行串口的自测试。
(2)本发明的自测试方法测试向量输入端直接可控，可以准确定位串口接收和发送故障，避免采用大容量复杂测试向量、提高了测试效率，同时在不影响电路正常功能的情况下可以开展数据遍历测试，提升测试覆盖率。
(3)本发明的测试结果可观测性强，既可以通过自动测试仪器进行测试，也可以在多种板级测试系统中进行，灵活方便。
附图说明
图1 CAN总线控制器功能框图；
图2 CAN总线控制器中串口自测试电路结构图；
图3 CAN总线控制器中串口自测试流程图。
具体实施方式
如图1所示，是CAN总线控制器功能框图，本发明利用位时序逻辑处理模块进行串口自测试的功能，因为位时序逻辑处理模块与串口输入输出端口均有交互，便于开展逻辑互连，对电路功能影响最小，占用资源最少。
本发明在位时序逻辑处理模块上，发送端TX0前级增加第一MUX，发送端TX1前级增加第二MUX。每个MUX的控制端连接测试模式控制信号，第一输入端连接组合逻辑测试电路的输出端，第二输入端连接功能态正常输出端。测试模式控制信号为1时，第一MUX选择将组合逻辑测试电路的结果输出给发送端TX0；第二MUX选择将组合逻辑测试电路的结果输出给发送端TX1；测试模式控制信号为0时，第一MUX选择将正常功能运行结果输出给发送端TX0，第二MUX选择将正常功能运行结果输出给发送端TX1。
图2为CAN总线控制器中串口自测试电路结构图。图2中，1为测试寄存器的配置参数值，2为串口接收端RXn，3为MUX，4为组合逻辑测试电路。
结合图2和图3，在进行串口自测试功能的时候，首先通过在复位模式下配置测试寄存器，使得测试态test为1，功能态输出信号func为0，其次配置CDR寄存器使得CBP为0，此时选择使用比较器模式。配置波特率寄存器，选定一个频率工作。
判断CAN总线控制器是否处于复位模式的方式如下：发送读命令，读取MOD寄存器中第0位，如果此位为高电平则为复位模式，反之则是工作模式。在工作模式中直接为串口输入端输入数据流，而无需采用固定数据帧格式。
其次，在外部端口RX0和RX1处施加测试向量，此时组合逻辑测试电路中的或非门会选择将输入测试向量和由比较器接收到的数据进行运算，RX0处的测试向量和由比较器接收到的数据的运算结果传输进入第一MUX，RX1处的测试向量和由比较器接收到的数据的运算结果传输进入第二MUX。
我们的二选一器件MUX的选通端即是测试态的test信号，此时test为1，通过MUX的输出将测试数据传送至发送端TXn，继续传输下去。即第一MUX选择将组合逻辑测试电路的结果输出给发送端TX0；第二MUX选择将组合逻辑测试电路的结果输出给发送端TX1。
在下个时钟周期的上升沿，发送端TX0和TX1向外输出组合逻辑测试电路的运算结果。
在组合逻辑测试电路中，原始输入测试激励数据(测试向量)与经过比较器后接收到的数据进行了组合逻辑运算，我们可以看出组合逻辑测试电路采用了同或逻辑运算，因此当接收到的数据与原始数据一致时，会输出高电平，反之则输出低电平。即，TXn端输出高电平，则CAN总线控制器为正常电路；反之TXn端输出低电平，则CAN总线控制器为故障电路。
测试运算结果会经过一级寄存器，这样保证了输出数据的同步，有利于采样及比对测试结果。为了不影响正常功能态的输出，我们的二选一器件的选通端也为test信号，此时为1，因此会将测试结果数据输出。便于观测。
本发明提供了一种CAN总线控制器中串口自测试方法，由于CAN总线控制器中自带一个内部输入比较器，通过对RX0、RX1上的差分信号比较，接收串行数据，常规的测试方法需要外加CAN协议支持的数据帧向量，复杂度大且覆盖率低，本发明通过设置测试寄存器，并利用电路内部结构在测试模式下直接通过比较器将RX0、RX1上的差分信号接收进来,并在CAN总线控制器内部经过组合逻辑运算，在下一个系统时钟的上升沿，将串运算结果映射到TXn上输出，由此可以进行串口的自测试。该方法输入测试向量端口外部直接可控，可以准确定位串口接收和发送故障，避免采用大容量复杂测试向量、提高了测试效率，同时在不影响CAN总线控制器正常功能的情况下可以开展数据遍历测试。提高了CAN总线控制器的可靠性。
本发明既考虑了CAN总线控制器的正常工作功能，也考虑了测试态下的资源占用及结果可观测等方面的功能，保证了测试向量输入端直接可控，测试覆盖率高，测试结果既可以通过自动测试仪器进行测试，也可以在多种板级测试系统中进行，灵活方便。
本发明的CAN总线控制器中串口自测试方法，可以应用于带有输入比较器的CAN总线控制器中，简单方便的开展自测试，降低测试复杂度，提高测试效率和覆盖率，保障电路可靠性。
本发明未详细说明部分属本领域技术人员公知常识。

Claims (5)

1.一种CAN总线控制器中串口自测试方法，其特征在于，包括如下的步骤：
(1)在CAN总线控制器的发送端TXn前级增加一个MUX，MUX的控制端连接测试模式控制信号，第一输入端连接组合逻辑测试电路的输出端，第二输入端连接功能态正常输出端，测试模式控制信号为1时，MUX选择将组合逻辑测试电路的结果输出给发送端TXn；测试模式控制信号为0时，MUX选择将正常功能运行结果输出给发送端TXn；
(2)判断CAN总线控制器是否处于复位模式；如果是则进入步骤(4)，如果不是则进入步骤(3)；
(3)通过软复位或者硬复位模式使CAN总线控制器进入复位模式，进入步骤(4)；
(4)配置CAN总线控制器中的CDR寄存器，使CAN总线控制器选择使用比较器模式接收数据；
(5)配置CAN总线控制器中的波特率寄存器，选定一个频率工作；
(6)配置CAN总线控制器中的测试寄存器，使MUX的控制端连接的测试模式控制信号为1，CAN总线控制器进入到串口自测试的模式，即测试态；
(7)在串口接收端RXn输入测试向量；
(8)通过CAN总线控制器中的组合逻辑测试电路对输入测试向量和由比较器接收到的数据进行运算；
(9)在下个时钟周期的上升沿，发送端TXn向外输出组合逻辑测试电路的运算结果；
(10)在测试态下，根据TXn输出高低电平判断CAN总线控制器是否存在故障。
2.根据权利要求1所述的CAN总线控制器中串口自测试方法，其特征在于，所述步骤(1)中，判断CAN总线控制器是否处于复位模式的方式如下：
发送读命令，读取MOD寄存器中第0位，如果此位为高电平则为复位模式，反之则是工作模式。
3.根据权利要求1或2所述的CAN总线控制器中串口自测试方法，其特征在于，在工作模式中直接为串口输入端输入数据流，而无需采用固定数据帧格式。
4.根据权利要求1所述的CAN总线控制器中串口自测试方法，其特征在于，所述步骤(10)中，TXn端输出高电平，则CAN总线控制器为正常电路；反之TXn端输出低电平，则CAN总线控制器为故障电路。
5.根据权利要求1所述的CAN总线控制器中串口自测试方法，其特征在于，MUX位于位时序逻辑处理模块中。
CN202011543170.6A 2020-12-22 2020-12-22 一种can总线控制器中串口自测试方法 Pending CN112612264A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011543170.6A CN112612264A (zh) 2020-12-22 2020-12-22 一种can总线控制器中串口自测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011543170.6A CN112612264A (zh) 2020-12-22 2020-12-22 一种can总线控制器中串口自测试方法

Publications (1)

Publication Number Publication Date
CN112612264A true CN112612264A (zh) 2021-04-06

Family

ID=75244605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011543170.6A Pending CN112612264A (zh) 2020-12-22 2020-12-22 一种can总线控制器中串口自测试方法

Country Status (1)

Country Link
CN (1) CN112612264A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113242167A (zh) * 2021-04-12 2021-08-10 成都尼晟科技有限公司 一种基于单比特位同步的半异步can总线控制方法及控制器
WO2023044642A1 (zh) * 2021-09-23 2023-03-30 华为技术有限公司 测试电路、集成电路、电子设备、测试电路的生成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0578386A2 (en) * 1992-06-17 1994-01-12 Texas Instruments Incorporated Hierarchical connection method, apparatus and protocol
US20060076977A1 (en) * 2004-09-20 2006-04-13 Xiaoming Zhu USB 1.1 for USB OTG implementation
US20070022343A1 (en) * 2005-07-06 2007-01-25 Kabushiki Kaisha Toshiba Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same
CN101089929A (zh) * 2006-06-14 2007-12-19 日本电气株式会社 检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法
CN101604277A (zh) * 2008-06-11 2009-12-16 比亚迪股份有限公司 I2c总线验证系统及方法
CN102567168A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对phy高速接口电路的bist自动测试电路及测试方法
CN103440187A (zh) * 2013-08-15 2013-12-11 上海固泰科技有限公司 一种基于硬件脚本的can总线自动化测试方法
CN109581197A (zh) * 2018-12-28 2019-04-05 中国电子科技集团公司第五十八研究所 一种基于JTAG接口的SiP封装用测试系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0578386A2 (en) * 1992-06-17 1994-01-12 Texas Instruments Incorporated Hierarchical connection method, apparatus and protocol
US20060076977A1 (en) * 2004-09-20 2006-04-13 Xiaoming Zhu USB 1.1 for USB OTG implementation
US20070022343A1 (en) * 2005-07-06 2007-01-25 Kabushiki Kaisha Toshiba Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same
CN101089929A (zh) * 2006-06-14 2007-12-19 日本电气株式会社 检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法
CN101604277A (zh) * 2008-06-11 2009-12-16 比亚迪股份有限公司 I2c总线验证系统及方法
CN102567168A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对phy高速接口电路的bist自动测试电路及测试方法
CN103440187A (zh) * 2013-08-15 2013-12-11 上海固泰科技有限公司 一种基于硬件脚本的can总线自动化测试方法
CN109581197A (zh) * 2018-12-28 2019-04-05 中国电子科技集团公司第五十八研究所 一种基于JTAG接口的SiP封装用测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨春杰，王曙光，亢红波: "《CAN总线技术》", 28 February 2010, 北京航空航天大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113242167A (zh) * 2021-04-12 2021-08-10 成都尼晟科技有限公司 一种基于单比特位同步的半异步can总线控制方法及控制器
WO2023044642A1 (zh) * 2021-09-23 2023-03-30 华为技术有限公司 测试电路、集成电路、电子设备、测试电路的生成方法

Similar Documents

Publication Publication Date Title
US5349587A (en) Multiple clock rate test apparatus for testing digital systems
JP5235232B2 (ja) 試験装置および半導体デバイス
TW201840996A (zh) 用於動態重組態自動測試設備的系統及方法
US6904375B1 (en) Method and circuits for testing high speed devices using low speed ATE testers
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
CN112612264A (zh) 一种can总线控制器中串口自测试方法
US20120131403A1 (en) Multi-chip test system and test method thereof
CN112345925B (zh) 扫描链控制电路
CN100487473C (zh) 边界扫描系统及方法
WO2005109017A2 (en) System and method for testing integrated circuits
EP2366110A2 (en) Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics
EP1236053B1 (en) A test access port (tap) controller system and method to debug internal intermediate scan test faults
CN115856590B (zh) 测试电路、零周期同沿采样电路、测试方法及电子设备
CN113721131A (zh) 输入测试电路及芯片
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
CN107300666B (zh) 一种soc片上嵌入式ip硬核的测试访问隔离结构
US8294483B2 (en) Testing of multiple integrated circuits
US7952376B1 (en) Method and apparatus for equalizer testing
CN218630021U (zh) 一种测试治具
CN115639463A (zh) 一种基于边界扫描jtag测试系统
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
CN114935716A (zh) 一种基于ate的fpga内嵌serdes的测试系统及方法
CN112345924A (zh) 扫描链控制电路
Ungar et al. Effective use of Reconfigurable Synthetic Instruments in Automatic Testing of Input/Output (I/O) Buses
CN113157507B (zh) 可编程逻辑芯片时钟网络资源的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210406