CN107481684A - 多路复用器控制电路 - Google Patents
多路复用器控制电路 Download PDFInfo
- Publication number
- CN107481684A CN107481684A CN201710608570.2A CN201710608570A CN107481684A CN 107481684 A CN107481684 A CN 107481684A CN 201710608570 A CN201710608570 A CN 201710608570A CN 107481684 A CN107481684 A CN 107481684A
- Authority
- CN
- China
- Prior art keywords
- input
- control signal
- gate
- signal
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Abstract
本发明提供一种多路复用器控制电路。该多路复用器控制电路包括：驱动芯片、逻辑电路、以及多路复用器，所述驱动芯片用于向逻辑电路提供两个或三个脉冲信号，所述逻辑电路包括多个或非门及多个缓冲器，可通过或非门与缓冲器的配合将两个脉冲信号转换为三个控制信号或者将三个脉冲信号转换为四个控制信号，实现通过数量较少的引脚输出数量较多的控制信号，从而减少驱动芯片输出的引脚数量，降低生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种多路复用器控制电路。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜基板(CF，Color Filter)、薄膜晶体管基板(TFT，ThinFilm Transistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
多路复用器(Demux)是一种用于液晶显示面板阵列制程中减少驱动集成电路(Integrated Circuit，IC)输出引脚(Pin)数量的电路，一般地，所述多路复用器包括：一个输入端、多个输出端、以及分别电性连接所述输入端与多个输出端的多个开关元件，所述输入端用于从所述驱动IC接收输入信号，所述多个输出端用于将所述输入信号分别输入到多条数据线中，所述开关元件开启或关闭所述输出端，为了控制所述输出端的开启或关闭，需要从所述驱动IC中获取多个控制信号对所述开关元件进行控制，以通过所述开关元件的通断实现所述输出端的开启或关闭，根据开关元件的具体类型的不同，每一个开关元件均需要至少一个控制信号，并且每一个控制信号都需要在驱动IC设置一个单独的引脚进行输出，在高解析度的薄膜晶体管液晶显示器中，这种情况对驱动IC的引脚的数量是一个很大的挑战，也可能会增大产品的成本。
发明内容
本发明的目的在于提供一种多路复用器控制电路，能够将驱动芯片输出的二个脉冲信号转换为三个脉冲信号或者将驱动芯片输出的三个脉冲信号转换为四个控制信号，实现通过数量较少的引脚输出数量较多的控制信号，从而减少驱动芯片输出的引脚数量，降低生产成本。
为实现上述目的，本发明提供了一种多路复用器控制电路，包括：驱动芯片、与所述驱动芯片电性连接的逻辑电路、以及与所述逻辑电路电性连接的多路复用器；
所述驱动芯片用于向所述逻辑电路提供第一脉冲信号和第二脉冲信号；
所述逻辑电路包括：第一双输入或非门、第二双输入或非门、第三双输入或非门、第一同相缓冲器、第二同相缓冲器、及第三同相缓冲器；
所述第一双输入或非门的第一输入端和第二输入端分别接入第一脉冲信号和第二脉冲信号，输出端电性连接第一同相缓冲器的输入端；所述第二双输入或非门的第一输入端接入第一脉冲信号，第二输入端电性连接第一双输入或非门的输出端，输出端电性连接第二同相缓冲器的输入端；所述第三双输入或非门的第一输入端接入第二脉冲信号，第二输入端电性连接第一双输入或非门的输出端，输出端电性连接第三同相缓冲器的输入端；
所述第一同相缓冲器、第二同相缓冲器、及第三同相缓冲器的输出端分别向所述向多路复用器输出第一控制信号、第二控制信号、及第三控制信号。
所述逻辑电路还包括：第一反相器、第二反相器、及第三反相器；
所述第一反相器的输入端电性连接第一双输入或非门的输出端，所述第一反相器的输出端向多路复用器输出第一反相控制信号；所述第二反相器的输入端电性连接第二双输入或非门的输出端，所述第二反相器的输出端输出向多路复用器第二反相控制信号；所述第三反相器的输入端电性连接第三双输入或非门的输出端，所述第三反相器的输出端向多路复用器输出第三反相控制信号。
还包括：第一数据线、第二数据线、及第三数据线；
所述多路复用器包括：第一薄膜晶体管、第二薄膜晶体管、及第三薄膜晶体管；
第一薄膜晶体管、第二薄膜晶体管、及第三薄膜晶体管的源极均接入输入信号，漏极分别电性连接第一数据线、第二数据线、及第三数据线，栅极分别接入第一控制信号、第二控制信号、及第三控制信号。
还包括：第一数据线、第二数据线、及第三数据线；
所述多路复用器包括：第一传输门、第二传输门、及第三传输门；
第一传输门、第二传输门、及第三传输门的输入端均接入输入信号，输出端分别电性连接第一数据线、第二数据线、及第三数据线，高电位控制端分别接入第一控制信号、第二控制信号、及第三控制信号，低电位控制端分别接入第一反相控制信号、第二反相控制信号、及第三反相控制信号。
所述第一脉冲信号和第二脉冲信号的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括：先后进行的一第一阶段、一第二阶段、及一第三阶段；
在第一阶段，所述第一脉冲信号和第二脉冲信号均为低电位，所述第一控制信号为高电位，第二控制信号和第三控制信号为低电位；
在第二阶段，所述第一脉冲信号为低电位，所述第二脉冲信号为高电位，所述第二控制信号为高电位，第一控制信号和第三控制信号为低电位；
在第三阶段，所述第一脉冲信号为高电位，所述第二脉冲信号为低电位，所述第三控制信号为高电位，第一控制信号和第二控制信号为低电位。
本发明提供一种多路复用器控制电路，包括：驱动芯片、与所述驱动芯片电性连接的逻辑电路、以及与所述逻辑电路电性连接的多路复用器；
所述驱动芯片用于向所述逻辑电路提供第一脉冲信号、第二脉冲信号、及第三脉冲信号；
所述逻辑电路包括：第一三输入或非门、第二三输入或非门、第三三输入或非门、第四三输入或非门、第一同相缓冲器、第二同相缓冲器、第三同相缓冲器、及第四同相缓冲器；
所述第一三输入或非门的第一输入端、第二输入端、及第三输入端分别接入第一脉冲信号、第二脉冲信号、及第三脉冲信号，输出端电性连接第一同相缓冲器的输入端；所述第二三输入或非门的第一输入端和第二输入端分别接入第一脉冲信号、第二脉冲信号，第三输入端电性连接所述第一三输入或非门的输出端，输出端电性连接第二同相缓冲器的输入端；所述第三三输入或非门的第一输入端和第二输入端分别接入第一脉冲信号、第三脉冲信号，第三输入端电性连接所述第一三输入或非门的输出端，输出端电性连接第三同相缓冲器的输入端；所述第四三输入或非门的第一输入端和第二输入端分别接入第二脉冲信号、第三脉冲信号，第三输入端电性连接所述第一三输入或非门的输出端，输出端电性连接第四同相缓冲器的输入端；
第一同相缓冲器、第二同相缓冲器、第三同相缓冲器、及第四同相缓冲器的输出端分别向多路复用器输出第一控制信号、第二控制信号、第三控制信号、及第四控制信号。
所述逻辑电路还包括：第一反相器、第二反相器、第三反相器、及第四反相器；
所述第一反相器的输入端电性连接第一三输入或非门的输出端，所述第一反相器的输出端向多路复用器输出第一反相控制信号；所述第二反相器的输入端电性连接第二三输入或非门的输出端，所述第二反相器的输出端输出向多路复用器第二反相控制信号；所述第三反相器的输入端电性连接第三三输入或非门的输出端，所述第三反相器的输出端向多路复用器输出第三反相控制信号；所述第四反相器的输入端电性连接第四三输入或非门的输出端，所述第四反相器的输出端向多路复用器输出第四反相控制信号。
还包括：第一数据线、第二数据线、第三数据线、及第四数据线；
所述多路复用器包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、及第四薄膜晶体管；
第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、及第四薄膜晶体管的源极均接入输入信号，漏极分别电性连接第一数据线、第二数据线、第三数据线、及第四数据线，栅极分别接入第一控制信号、第二控制信号、第三控制信号、及第四控制信号。
还包括：第一数据线、第二数据线、第三数据线、及第四数据线；
所述多路复用器包括：第一传输门、第二传输门、第三传输门、及第四传输门；
第一传输门、第二传输门、第三传输门、及第四传输门的输入端均接入输入信号，输出端分别电性连接第一数据线、第二数据线、第三数据线、及第四数据线，高电位控制端分别接入第一控制信号、第二控制信号、第三控制信号、及第四控制信号，低电位控制端分别接入第一反相控制信号、第二反相控制信号、第三反相控制信号、及第四反相控制信号。
所述第一脉冲信号、第二脉冲信号、第三脉冲信号的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括：先后进行的一第一阶段、一第二阶段、一第三阶段、及一第四阶段；
在第一阶段，所述第一脉冲信号、第二脉冲信号、第三脉冲信号均为低电位，所述第一控制信号为高电位，所述第二控制信号、第三控制信号、及第四控制信号为低电位；
在第二阶段，所述第一脉冲信号和第二脉冲信号均为低电位，所述第三脉冲信号为高电位，所述第二控制信号为高电位，所述第一控制信号、第三控制信号、及第四控制信号为低电位；
在第三阶段，所述第一脉冲信号和第三脉冲信号均为低电位，所述第二脉冲信号为高电位，所述第三控制信号为高电位，所述第一控制信号、第二控制信号、及第四控制信号为低电位；
在第四阶段，所述第二脉冲信号和第三脉冲信号均为低电位，所述第一脉冲信号为高电位，所述第四控制信号为高电位，所述第一控制信号、第二控制信号、及第三控制信号为低电位。
本发明的有益效果：本发明提供一种多路复用器控制电路，该多路复用器控制电路包括：驱动芯片、逻辑电路、以及多路复用器，所述驱动芯片用于向逻辑电路提供两个或三个脉冲信号，所述逻辑电路包括多个或非门及多个缓冲器，可通过或非门与缓冲器的配合将两个脉冲信号转换为三个控制信号或者将三个脉冲信号转换为四个控制信号，实现通过数量较少的引脚输出数量较多的控制信号，从而减少驱动芯片输出的引脚数量，降低生产成本。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的多路复用器控制电路的第一实施例的电路图；
图2为本发明的多路复用器控制电路的第一实施例对应的多路复用器的电路图；
图3为本发明的多路复用器控制电路的第一实施例的信号波形图；
图4为本发明的多路复用器控制电路的第二实施例的电路图；
图5为本发明的多路复用器控制电路的第二实施例对应的多路复用器的电路图；
图6为本发明的多路复用器控制电路的第二实施例的信号波形图；
图7为本发明的多路复用器控制电路的第三实施例的电路图；
图8为本发明的多路复用器控制电路的第三实施例对应的多路复用器的电路图；
图9为本发明的多路复用器控制电路的第三实施例的信号波形图；
图10为本发明的多路复用器控制电路的第四实施例的电路图；
图11为本发明的多路复用器控制电路的第四实施例对应的多路复用器的电路图；
图12为本发明的多路复用器控制电路的第四实施例的信号波形图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种多路复用器控制电路，包括：驱动芯片1、与所述驱动芯片1电性连接的逻辑电路2、以及与所述逻辑电路2电性连接的多路复用器3。
具体地，所述驱动芯片1用于向所述逻辑电路2提供第一脉冲信号V1和第二脉冲信号V2，一般情况下，所述第一脉冲信号V1和第二脉冲信号V2分别通过所述驱动芯片1的两个引脚直接输出，也即为了输出所述第一脉冲信号V1和第二脉冲信号V2需要占用所述驱动芯片1的两个引脚。
具体地，如图1所示，在本发明的第一实施例中，所述逻辑电路2用于将所述第一脉冲信号V1和第二脉冲信号V2转换为三个控制信号，以实现通过所述驱动芯片1的两个引脚输出三个控制信号，进而减少控制信号占用的引脚的数量，降低生产成本。
详细地，在本发明的第一实施例中，所述逻辑电路2包括：第一双输入或非门NOR1、第二双输入或非门NOR2、第三双输入或非门NOR3、第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30；
其中，所述第一双输入或非门NOR1的第一输入端和第二输入端分别接入第一脉冲信号V1和第二脉冲信号V2，输出端电性连接第一同相缓冲器10的输入端；所述第二双输入或非门NOR2的第一输入端接入第一脉冲信号V1，第二输入端电性连接第一双输入或非门NOR1的输出端，输出端电性连接第二同相缓冲器20的输入端；所述第三双输入或非门NOR3的第一输入端接入第二脉冲信号V2，第二输入端电性连接第一双输入或非门NOR1的输出端，输出端电性连接第三同相缓冲器30的输入端；所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30的输出端分别向所述向多路复用器3输出第一控制信号CKR、第二控制信号CKG、及第三控制信号CKB。
进一步地，如图2所示，在本发明的多路复用器控制电路还包括：第一数据线D1、第二数据线D2、及第三数据线D3；所述多路复用器3包括：第一薄膜晶体管T1、第二薄膜晶体管T2、及第三薄膜晶体管T3；第一薄膜晶体管T1、第二薄膜晶体管T2、及第三薄膜晶体管T3的源极均接入输入信号IN，漏极分别电性连接第一数据线D1、第二数据线D2、及第三数据线D3，栅极分别接入第一控制信号CKR、第二控制信号CKG、及第三控制信号CKB。一般情况下，所述输入信号IN也由所述驱动芯片1的一个引脚输出。
需要说明的是，请参阅图3，在本发明的第一实施例中，所述第一脉冲信号V1和第二脉冲信号V2的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括：先后进行的一第一阶段、一第二阶段、及一第三阶段；
在第一阶段，所述第一脉冲信号V1和第二脉冲信号V2均为低电位，所述第一双输入或非门NOR1的输出端输出高电位，所述的第二双输入或非门NOR2的输出端输出低电位，所述第三双输入或非门NO3的输出端输出低电位，所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30的输出端分别向所述向多路复用器3输出高电位的第一控制信号CKR、低电位的第二控制信号CKG、及低电位的第三控制信号CKB；
在第二阶段，所述第一脉冲信号V1为低电位，所述第二脉冲信号V2为高电位，所述第一双输入或非门NOR1的输出端输出低电位，所述的第二双输入或非门NOR2的输出端输出高电位，所述第三双输入或非门NO3的输出端输出低电位，所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30的输出端分别向所述向多路复用器3输出低电位的第一控制信号CKR、高电位的第二控制信号CKG、及低电位的第三控制信号CKB；
在第三阶段，所述第一脉冲信号V1为高电位，所述第二脉冲信号V2为低电位，所述第一双输入或非门NOR1的输出端输出低电位，所述的第二双输入或非门NOR2的输出端输出高电位，所述第三双输入或非门NO3的输出端输出低电位，所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30的输出端分别向所述向多路复用器3输出低电位的第一控制信号CKR、低电位的第二控制信号CKG、及高电位的第三控制信号CKB。
此外，请参阅图4和图5，图4和图5为本发明的第二实施例，所述第二实施例与第一实施例的区别在于，本发明的第二实施例的采用以传输门控制的多路复用器，由于每一个传输门均需要两个控制信号，因此本发明的第二实施例需要将所述第一脉冲信号V1和第二脉冲信号V2转换为三个控制信号及三个反相控制信号，在第一实施例中，已经得到了三个控制信号，因此本发明的第二实施例在第一实施例的基础上，对电路进行了改进，具体为在所述逻辑电路2中增设第一反相器F1、第二反相器F2、及第三反相器F3。
其中，所述第一反相器F1的输入端电性连接第一双输入或非门NOR1的输出端，所述第一反相器F1的输出端向多路复用器3输出第一反相控制信号XCKR；所述第二反相器F2的输入端电性连接第二双输入或非门NOR2的输出端，所述第二反相器F2的输出端输出向多路复用器3第二反相控制信号XCKG；所述第三反相器F3的输入端电性连接第三双输入或非门NOR3的输出端，所述第三反相器F3的输出端向多路复用器3输出第三反相控制信号XCKB。
详细地，如图5所示，在本发明的第二实施例中，所述多路复用器3包括：第一传输门TG1、第二传输门TG2、及第三传输门TG3；第一传输门TG1、第二传输门TG2、及第三传输门TG3的输入端均接入输入信号IN，输出端分别电性连接第一数据线D1、第二数据线D2、及第三数据线D3，高电位控制端分别接入第一控制信号CKR、第二控制信号CKG、及第三控制信号CKB，低电位控制端分别接入第一反相控制信号XCKR、第二反相控制信号XCKG、及第三反相控制信号XCKB。
进一步地，如图6所示，在本发明的第二实施例中，所述多路复用器控制电路的工作过程除了在每一个阶段还会输出分别与所述第一控制信号CKR、第二控制信号CKG、及第三控制信号CKB的相位相反的第一反相控制信号XCKR、第二反相控制信号XCKG、及第三反相控制信号XCKB以外，均与所述第一实施例相同。
优选地，所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30均包括偶数个依次串联的反相器，更优选地，如图1或图4所示，所述第一同相缓冲器10、第二同相缓冲器20、及第三同相缓冲器30均包括2个依次串联的反相器。
在本发明的第一和第二实施例中，所述多路复用器均为一个输入和三个输出的多路复用器，该多路复用器主要应用于三色显示器，例如包括红绿蓝三种颜色子像素的显示器，而随着显示技术的发展，市场已经出现了相比于三色显示器的显示效果更好的四色显示器，例如包括红绿蓝白四种颜色子像素的显示器，在四色显示器中所采用的多路复用器通常包括一个输入和四个输出，也即需要至少四个控制信号才能完成对所述多路复用器的控制，对此本发明还在第一和第二实施例的基础上，提出了第三和第四实施例，所述第三和第四实施例能够将驱动芯片提供的三个脉冲信号转换为四个控制信号、或四个控制信号与四个反相控制信号，从而完成对四色显示器的多路复用器的控制。
具体地，如图7所示，在本发明的第三实施例提供一种多路复用器控制电路，包括：驱动芯片1’、与所述驱动芯片1’电性连接的逻辑电路2’、以及与所述逻辑电路2’电性连接的多路复用器3’。
其中，所述驱动芯片1’用于向所述逻辑电路2’提供第一脉冲信号V1’、第二脉冲信号V2’、及第三脉冲信号V3’，以实现通过所述驱动芯片1’的三个引脚输出四个控制信号，进而减少控制信号占用的引脚的数量，降低生产成本。
具体地，所述逻辑电路2’包括：第一三输入或非门NOR1’、第二三输入或非门NOR2’、第三三输入或非门NOR3’、第四三输入或非门NOR4’、第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’；
所述第一三输入或非门NOR1’的第一输入端、第二输入端、及第三输入端分别接入第一脉冲信号V1’、第二脉冲信号V2’、及第三脉冲信号V3’，输出端电性连接第一同相缓冲器10’的输入端；所述第二三输入或非门NOR2’的第一输入端和第二输入端分别接入第一脉冲信号V1’、第二脉冲信号V2’，第三输入端电性连接所述第一三输入或非门NOR1’的输出端，输出端电性连接第二同相缓冲器20’的输入端；所述第三三输入或非门NOR3’的第一输入端和第二输入端分别接入第一脉冲信号V1’、第三脉冲信号V3’，第三输入端电性连接所述第一三输入或非门NOR1’的输出端，输出端电性连接第三同相缓冲器30’的输入端；所述第四三输入或非门NOR4’的第一输入端和第二输入端分别接入第二脉冲信号V2’、第三脉冲信号V3’，第三输入端电性连接所述第一三输入或非门NOR1’的输出端，输出端电性连接第四同相缓冲器40’的输入端；
第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’的输出端分别向多路复用器3’输出第一控制信号CKR’、第二控制信号CKG’、第三控制信号CKB’、及第四控制信号CKW’。
进一步地，如图8所示，本发明的第三实施例中，所述多路复用器控制电路还包括：还包括：第一数据线D1’、第二数据线D2’、第三数据线D3’、及第四数据线D4’；所述多路复用器3’包括：第一薄膜晶体管T1’、第二薄膜晶体管T2’、第三薄膜晶体管T3’、及第四薄膜晶体管T4’；第一薄膜晶体管T1’、第二薄膜晶体管T2’、第三薄膜晶体管T3’、及第四薄膜晶体管T4’的源极均接入输入信号IN’，漏极分别电性连接第一数据线D1’、第二数据线D2’、第三数据线D3’、及第四数据线D4’，栅极分别接入第一控制信号CKR’、第二控制信号CKG’、第三控制信号CKB’、及第四控制信号CKW’。一般情况下，所述输入信号IN’也由所述驱动芯片1’的一个引脚输出。
请参阅图9，在本发明的第三实施例中，所述第一脉冲信号V1’、第二脉冲信号V2’、第三脉冲信号V3’的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括先后进行的一第一阶段、一第二阶段、一第三阶段、及一第四阶段；
在第一阶段，所述第一脉冲信号V1’、第二脉冲信号V2’、第三脉冲信号V3’均为低电位，所述第一三输入或非门NOR1’输出高电位、第二三输入或非门NOR2’输出低电位、第三三输入或非门NOR3’输出低电位、第四三输入或非门NOR4’输出低电位，所述第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’的输出端分别向多路复用器3’输出高电位的第一控制信号CKR’、低电位的第二控制信号CKG’、低电位的第三控制信号CKB’、及低电位的第四控制信号CKW’。
在第二阶段，所述第一脉冲信号V1’和第二脉冲信号V2’均为低电位，所述第三脉冲信号V3’为高电位，所述第一三输入或非门NOR1’输出低电位、第二三输入或非门NOR2’输出高电位、第三三输入或非门NOR3’输出低电位、第四三输入或非门NOR4’输出低电位，所述第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’的输出端分别向多路复用器3’输出低电位的第一控制信号CKR’、高电位的第二控制信号CKG’、低电位的第三控制信号CKB’、及低电位的第四控制信号CKW’。
在第三阶段，所述第一脉冲信号V1’和第三脉冲信号V3’均为低电位，所述第二脉冲信号V2’为高电位，所述第一三输入或非门NOR1’输出低电位、第二三输入或非门NOR2’输出低电位、第三三输入或非门NOR3’输出高电位、第四三输入或非门NOR4’输出低电位，所述第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’的输出端分别向多路复用器3’输出低电位的第一控制信号CKR’、低电位的第二控制信号CKG’、高电位的第三控制信号CKB’、及低电位的第四控制信号CKW’。
在第四阶段，所述第三脉冲信号V3’和第二脉冲信号V2’均为低电位，所述第一脉冲信号V3’为高电位，所述第一三输入或非门NOR1’输出低电位、第二三输入或非门NOR2’输出低电位、第三三输入或非门NOR3’输出低电位、第四三输入或非门NOR4’输出高电位，所述第一同相缓冲器10’、第二同相缓冲器20’、第三同相缓冲器30’、及第四同相缓冲器40’的输出端分别向多路复用器3’输出低电位的第一控制信号CKR’、低电位的第二控制信号CKG’、低电位的第三控制信号CKB’、及高电位的第四控制信号CKW’。
此外，请参阅图10和图11，图10和图11为本发明的第四实施例，所述第四实施例与第三实施例的区别在于，本发明的第四实施例的采用以传输门控制的多路复用器，由于每一个传输门均需要两个控制信号，因此本发明的第四实施例需要将所述第一脉冲信号V1’、第二脉冲信号V2’、第三脉冲信号V3’转换为四个控制信号及四个反相控制信号，在第三实施例中，已经得到了四个控制信号，因此本发明的第四实施例在第三实施例的基础上，对电路进行了改进，具体为在所述逻辑电路2中增设第一反相器F1’、第二反相器F2’、第三反相器F3’、及第四反相器F4’。其中，所述第一反相器F1’的输入端电性连接第一三输入或非门NOR1’的输出端，所述第一反相器F1’的输出端向多路复用器3’输出第一反相控制信号XCKR’；所述第二反相器F2’的输入端电性连接第二三输入或非门NOR2’的输出端，所述第二反相器F2’的输出端输出向多路复用器3’第二反相控制信号XCKG’；所述第三反相器F3’的输入端电性连接第三三输入或非门NOR3’的输出端，所述第三反相器F3’的输出端向多路复用器3’输出第三反相控制信号XCKB’；所述第四反相器F4’的输入端电性连接第四三输入或非门NOR4’的输出端，所述第四反相器F4’的输出端向多路复用器3’输出第四反相控制信号XCKW’。
详细地，在本发明的第四实施例中，所述多路复用器3’包括：第一传输门TG1’、第二传输门TG2’、第三传输门TG3’、及第四传输门TG4’；所述第一传输门TG1’、第二传输门TG2’、第三传输门TG3’、及第四传输门TG4’的输入端均接入输入信IN’，输出端分别电性连接第一数据线D1’、第二数据线D2’、第三数据线D3’、及第四数据线D4’，高电位控制端分别接入第一控制信号CKR’、第二控制信号CKG’、第三控制信号CKB’、及第四控制信号CKW’，低电位控制端分别接入第一反相控制信号XCKR’、第二反相控制信号XCKG’、第三反相控制信号XCKB’、及第四反相控制信号XCKW’。
如图12所示，在本发明的第四实施例中，所述多路复用器控制电路的工作过程除了在每一个阶段还会输出分别与所述第一控制信号CKR’、第二控制信号CKG’、第三控制信号CKB’、及第四控制信号CKW’的相位相反的第一反相控制信号XCKR’、第二反相控制信号XCKG’、第三反相控制信号XCKB’、及第四反相控制信号XCKW’以外，均与所述第三实施例相同。
具体地，本发明的多路复用器控制电路可用于驱动液晶显示器和有机发光二极管显示器等各类显示装置。
综上所述，本发明提供一种多路复用器控制电路，该多路复用器控制电路包括：驱动芯片、逻辑电路、以及多路复用器，所述驱动芯片用于向逻辑电路提供两个或三个脉冲信号，所述逻辑电路包括多个或非门及多个缓冲器，可通过或非门与缓冲器的配合将两个脉冲信号转换为三个控制信号或者将三个脉冲信号转换为四个控制信号，实现通过数量较少的引脚输出数量较多的控制信号，从而减少驱动芯片输出的引脚数量，降低生产成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种多路复用器控制电路，其特征在于，包括：驱动芯片(1)、与所述驱动芯片(1)电性连接的逻辑电路(2)、以及与所述逻辑电路(2)电性连接的多路复用器(3)；
所述驱动芯片(1)用于向所述逻辑电路(2)提供第一脉冲信号(V1)和第二脉冲信号(V2)；
所述逻辑电路(2)包括：第一双输入或非门(NOR1)、第二双输入或非门(NOR2)、第三双输入或非门(NOR3)、第一同相缓冲器(10)、第二同相缓冲器(20)、及第三同相缓冲器(30)；
所述第一双输入或非门(NOR1)的第一输入端和第二输入端分别接入第一脉冲信号(V1)和第二脉冲信号(V2)，输出端电性连接第一同相缓冲器(10)的输入端；所述第二双输入或非门(NOR2)的第一输入端接入第一脉冲信号(V1)，第二输入端电性连接第一双输入或非门(NOR1)的输出端，输出端电性连接第二同相缓冲器(20)的输入端；所述第三双输入或非门(NOR3)的第一输入端接入第二脉冲信号(V2)，第二输入端电性连接第一双输入或非门(NOR1)的输出端，输出端电性连接第三同相缓冲器(30)的输入端；
所述第一同相缓冲器(10)、第二同相缓冲器(20)、及第三同相缓冲器(30)的输出端分别向所述向多路复用器(3)输出第一控制信号(CKR)、第二控制信号(CKG)、及第三控制信号(CKB)。
2.如权利要求1所述的多路复用器控制电路，其特征在于，所述逻辑电路(2)还包括：第一反相器(F1)、第二反相器(F2)、及第三反相器(F3)；
所述第一反相器(F1)的输入端电性连接第一双输入或非门(NOR1)的输出端，所述第一反相器(F1)的输出端向多路复用器(3)输出第一反相控制信号(XCKR)；所述第二反相器(F2)的输入端电性连接第二双输入或非门(NOR2)的输出端，所述第二反相器(F2)的输出端输出向多路复用器(3)第二反相控制信号(XCKG)；所述第三反相器(F3)的输入端电性连接第三双输入或非门(NOR3)的输出端，所述第三反相器(F3)的输出端向多路复用器(3)输出第三反相控制信号(XCKB)。
3.如权利要求1所述的多路复用器控制电路，其特征在于，还包括：第一数据线(D1)、第二数据线(D2)、及第三数据线(D3)；
所述多路复用器(3)包括：第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、及第三薄膜晶体管(T3)；
第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、及第三薄膜晶体管(T3)的源极均接入输入信号(IN)，漏极分别电性连接第一数据线(D1)、第二数据线(D2)、及第三数据线(D3)，栅极分别接入第一控制信号(CKR)、第二控制信号(CKG)、及第三控制信号(CKB)。
4.如权利要求2所述的多路复用器控制电路，其特征在于，还包括：第一数据线(D1)、第二数据线(D2)、及第三数据线(D3)；
所述多路复用器(3)包括：第一传输门(TG1)、第二传输门(TG2)、及第三传输门(TG3)；
第一传输门(TG1)、第二传输门(TG2)、及第三传输门(TG3)的输入端均接入输入信号(IN)，输出端分别电性连接第一数据线(D1)、第二数据线(D2)、及第三数据线(D3)，高电位控制端分别接入第一控制信号(CKR)、第二控制信号(CKG)、及第三控制信号(CKB)，低电位控制端分别接入第一反相控制信号(XCKR)、第二反相控制信号(XCKG)、及第三反相控制信号(XCKB)。
5.如权利要求1所述的多路复用器控制电路，其特征在于，所述第一脉冲信号(V1)和第二脉冲信号(V2)的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括：先后进行的一第一阶段、一第二阶段、及一第三阶段；
在第一阶段，所述第一脉冲信号(V1)和第二脉冲信号(V2)均为低电位，所述第一控制信号(CKR)为高电位，第二控制信号(CKG)和第三控制信号(CKB)为低电位；
在第二阶段，所述第一脉冲信号(V1)为低电位，所述第二脉冲信号(V2)为高电位，所述第二控制信号(CKG)为高电位，第一控制信号(CKR)和第三控制信号(CKB)为低电位；
在第三阶段，所述第一脉冲信号(V1)为高电位，所述第二脉冲信号(V2)为低电位，所述第三控制信号(CKB)为高电位，第一控制信号(CKR)和第二控制信号(CKG)为低电位。
6.一种多路复用器控制电路，其特征在于，包括：驱动芯片(1’)、与所述驱动芯片(1’)电性连接的逻辑电路(2’)、以及与所述逻辑电路(2’)电性连接的多路复用器(3’)；
所述驱动芯片(1’)用于向所述逻辑电路(2’)提供第一脉冲信号(V1’)、第二脉冲信号(V2’)、及第三脉冲信号(V3’)；
所述逻辑电路(2)包括：第一三输入或非门(NOR1’)、第二三输入或非门(NOR2’)、第三三输入或非门(NOR3’)、第四三输入或非门(NOR4’)、第一同相缓冲器(10’)、第二同相缓冲器(20’)、第三同相缓冲器(30’)、及第四同相缓冲器(40’)；
所述第一三输入或非门(NOR1’)的第一输入端、第二输入端、及第三输入端分别接入第一脉冲信号(V1’)、第二脉冲信号(V2’)、及第三脉冲信号(V3’)，输出端电性连接第一同相缓冲器(10’)的输入端；所述第二三输入或非门(NOR2’)的第一输入端和第二输入端分别接入第一脉冲信号(V1’)、第二脉冲信号(V2’)，第三输入端电性连接所述第一三输入或非门(NOR1’)的输出端，输出端电性连接第二同相缓冲器(20’)的输入端；所述第三三输入或非门(NOR3’)的第一输入端和第二输入端分别接入第一脉冲信号(V1’)、第三脉冲信号(V3’)，第三输入端电性连接所述第一三输入或非门(NOR1’)的输出端，输出端电性连接第三同相缓冲器(30’)的输入端；所述第四三输入或非门(NOR4’)的第一输入端和第二输入端分别接入第二脉冲信号(V2’)、第三脉冲信号(V3’)，第三输入端电性连接所述第一三输入或非门(NOR1’)的输出端，输出端电性连接第四同相缓冲器(40’)的输入端；
第一同相缓冲器(10’)、第二同相缓冲器(20’)、第三同相缓冲器(30’)、及第四同相缓冲器(40’)的输出端分别向多路复用器(3’)输出第一控制信号(CKR’)、第二控制信号(CKG’)、第三控制信号(CKB’)、及第四控制信号(CKW’)。
7.如权利要求6所述的多路复用器控制电路，其特征在于，所述逻辑电路(2)还包括：第一反相器(F1’)、第二反相器(F2’)、第三反相器(F3’)、及第四反相器(F4’)；
所述第一反相器(F1’)的输入端电性连接第一三输入或非门(NOR1’)的输出端，所述第一反相器(F1’)的输出端向多路复用器(3’)输出第一反相控制信号(XCKR’)；所述第二反相器(F2’)的输入端电性连接第二三输入或非门(NOR2’)的输出端，所述第二反相器(F2’)的输出端输出向多路复用器(3’)第二反相控制信号(XCKG’)；所述第三反相器(F3’)的输入端电性连接第三三输入或非门(NOR3’)的输出端，所述第三反相器(F3’)的输出端向多路复用器(3’)输出第三反相控制信号(XCKB’)；所述第四反相器(F4’)的输入端电性连接第四三输入或非门(NOR4’)的输出端，所述第四反相器(F4’)的输出端向多路复用器(3’)输出第四反相控制信号(XCKW’)。
8.如权利要求6所述的多路复用器控制电路，其特征在于，还包括：第一数据线(D1’)、第二数据线(D2’)、第三数据线(D3’)、及第四数据线(D4’)；
所述多路复用器(3’)包括：第一薄膜晶体管(T1’)、第二薄膜晶体管(T2’)、第三薄膜晶体管(T3’)、及第四薄膜晶体管(T4’)；
第一薄膜晶体管(T1’)、第二薄膜晶体管(T2’)、第三薄膜晶体管(T3’)、及第四薄膜晶体管(T4’)的源极均接入输入信号(IN’)，漏极分别电性连接第一数据线(D1’)、第二数据线(D2’)、第三数据线(D3’)、及第四数据线(D4’)，栅极分别接入第一控制信号(CKR’)、第二控制信号(CKG’)、第三控制信号(CKB’)、及第四控制信号(CKW’)。
9.如权利要求7所述的多路复用器控制电路，其特征在于，还包括：第一数据线(D1’)、第二数据线(D2’)、第三数据线(D3’)、及第四数据线(D4’)；
所述多路复用器(3’)包括：第一传输门(TG1’)、第二传输门(TG2’)、第三传输门(TG3’)、及第四传输门(TG4’)；
第一传输门(TG1’)、第二传输门(TG2’)、第三传输门(TG3’)、及第四传输门(TG4’)的输入端均接入输入信号(IN’)，输出端分别电性连接第一数据线(D1’)、第二数据线(D2’)、第三数据线(D3’)、及第四数据线(D4’)，高电位控制端分别接入第一控制信号(CKR’)、第二控制信号(CKG’)、第三控制信号(CKB’)、及第四控制信号(CKW’)，低电位控制端分别接入第一反相控制信号(XCKR’)、第二反相控制信号(XCKG’)、第三反相控制信号(XCKB’)、及第四反相控制信号(XCKW’)。
10.如权利要求6所述的多路复用器控制电路，其特征在于，所述第一脉冲信号(V1’)、第二脉冲信号(V2’)、第三脉冲信号(V3’)的电位相组合产生多个连续进行的信号输出周期，每一个信号输出周期均包括：先后进行的一第一阶段、一第二阶段、一第三阶段、及一第四阶段；
在第一阶段，所述第一脉冲信号(V1’)、第二脉冲信号(V2’)、第三脉冲信号(V3’)均为低电位，所述第一控制信号(CKR’)为高电位，所述第二控制信号(CKG’)、第三控制信号(CKB’)、及第四控制信号(CKW’)为低电位；
在第二阶段，所述第一脉冲信号(V1’)和第二脉冲信号(V2’)均为低电位，所述第三脉冲信号(V3’)为高电位，所述第二控制信号(CKG’)为高电位，所述第一控制信号(CKR’)、第三控制信号(CKB’)、及第四控制信号(CKW’)为低电位；
在第三阶段，所述第一脉冲信号(V1’)和第三脉冲信号(V3’)均为低电位，所述第二脉冲信号(V2’)为高电位，所述第三控制信号(CKB’)为高电位，所述第一控制信号(CKR’)、第二控制信号(CKG’)、及第四控制信号(CKW’)为低电位；
在第四阶段，所述第二脉冲信号(V2’)和第三脉冲信号(V3’)均为低电位，所述第一脉冲信号(V1’)为高电位，所述第四控制信号(CKW’)为高电位，所述第一控制信号(CKR’)、第二控制信号(CKG’)、及第三控制信号(CKB’)为低电位。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710608570.2A CN107481684B (zh) | 2017-07-24 | 2017-07-24 | 多路复用器控制电路 |
| US15/571,011 US10255864B2 (en) | 2017-07-24 | 2017-10-19 | Demux control circuit |
| PCT/CN2017/106900 WO2019019434A1 (zh) | 2017-07-24 | 2017-10-19 | 多路复用器控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710608570.2A CN107481684B (zh) | 2017-07-24 | 2017-07-24 | 多路复用器控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481684A true CN107481684A (zh) | 2017-12-15 |
| CN107481684B CN107481684B (zh) | 2019-05-31 |
Family
ID=60595849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710608570.2A Active CN107481684B (zh) | 2017-07-24 | 2017-07-24 | 多路复用器控制电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107481684B (zh) |
| WO (1) | WO2019019434A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110058466A (zh) * | 2019-04-22 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| CN110189722A (zh) * | 2018-08-10 | 2019-08-30 | 友达光电股份有限公司 | 显示装置 |
| CN112599065A (zh) * | 2020-12-10 | 2021-04-02 | 惠科股份有限公司 | 显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113452357B (zh) * | 2021-06-18 | 2023-12-26 | 杭州士兰微电子股份有限公司 | Igbt的驱动电路和驱动方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101089929A (zh) * | 2006-06-14 | 2007-12-19 | 日本电气株式会社 | 检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法 |
| WO2007148873A1 (en) * | 2006-06-22 | 2007-12-27 | Atlab Inc. | Touch sensor and operating method thereof |
| CN101419345A (zh) * | 2007-10-22 | 2009-04-29 | 奇景光电股份有限公司 | 显示驱动器及其内建的测试电路 |
| US20120176391A1 (en) * | 2003-12-17 | 2012-07-12 | Jae Hyuck Woo | Shared Buffer Display Panel Drive Methods and Systems |
| CN104537994A (zh) * | 2014-12-30 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种应用于平板显示器的goa驱动电路及平板显示器 |
| US20150339998A1 (en) * | 2014-05-23 | 2015-11-26 | Au Optronics Corporation | Display device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232231B1 (ko) * | 1996-09-13 | 2000-03-02 | 김영환 | 비휘발성 메모리 소자의 데이터 기입 장치 및 방법 |
| CN104202034B (zh) * | 2014-08-13 | 2017-11-03 | 深圳市亚泰光电技术有限公司 | 一种可循环的多通道选择电路系统 |
| CN105471425B (zh) * | 2015-12-08 | 2018-05-01 | 无锡芯响电子科技有限公司 | 一种可实现异或门或者同或门复用的电路 |
| CN105450214B (zh) * | 2015-12-14 | 2018-08-03 | 武汉芯昌科技有限公司 | 一种复用的与门或门选择电路 |
| CN105897249B (zh) * | 2016-03-31 | 2018-09-28 | 珠海矽尚科技有限公司 | 一种基于管脚复用的数字修调系统 |
-
2017
- 2017-07-24 CN CN201710608570.2A patent/CN107481684B/zh active Active
- 2017-10-19 WO PCT/CN2017/106900 patent/WO2019019434A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120176391A1 (en) * | 2003-12-17 | 2012-07-12 | Jae Hyuck Woo | Shared Buffer Display Panel Drive Methods and Systems |
| CN101089929A (zh) * | 2006-06-14 | 2007-12-19 | 日本电气株式会社 | 检测系统及其检测电路、半导体装置、显示装置以及检测半导体装置的方法 |
| WO2007148873A1 (en) * | 2006-06-22 | 2007-12-27 | Atlab Inc. | Touch sensor and operating method thereof |
| CN101419345A (zh) * | 2007-10-22 | 2009-04-29 | 奇景光电股份有限公司 | 显示驱动器及其内建的测试电路 |
| US20150339998A1 (en) * | 2014-05-23 | 2015-11-26 | Au Optronics Corporation | Display device |
| CN104537994A (zh) * | 2014-12-30 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种应用于平板显示器的goa驱动电路及平板显示器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110189722A (zh) * | 2018-08-10 | 2019-08-30 | 友达光电股份有限公司 | 显示装置 |
| US10950165B2 (en) | 2018-08-10 | 2021-03-16 | Au Optronics Corporation | Display device |
| CN110189722B (zh) * | 2018-08-10 | 2021-09-17 | 友达光电股份有限公司 | 显示装置 |
| US11348509B2 (en) | 2018-08-10 | 2022-05-31 | Au Optronics Corporation | Display device |
| CN110058466A (zh) * | 2019-04-22 | 2019-07-26 | 深圳市华星光电技术有限公司 | 显示装置及其驱动方法 |
| CN112599065A (zh) * | 2020-12-10 | 2021-04-02 | 惠科股份有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019019434A1 (zh) | 2019-01-31 |
| CN107481684B (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102277072B1 (ko) | Goa 회로 구동 아키텍처 | |
| CN107481684B (zh) | 多路复用器控制电路 | |
| US8305322B2 (en) | Display substrate of flat panel display | |
| US20100289839A1 (en) | Liquid crystal display | |
| CN106448590A (zh) | 一种液晶显示面板的coa电路及显示装置 | |
| CN109307961A (zh) | 显示面板电路结构 | |
| CN107331360A (zh) | Goa电路及液晶显示装置 | |
| CN107689221A (zh) | Goa电路 | |
| WO2017028350A1 (zh) | 液晶显示装置及其goa扫描电路 | |
| CN109616068A (zh) | Goa扫描电路和液晶显示装置 | |
| CN107300794B (zh) | 液晶显示面板驱动电路及液晶显示面板 | |
| US10255864B2 (en) | Demux control circuit | |
| CN101567174A (zh) | 液晶显示面板和显示装置 | |
| US11210974B2 (en) | Driving circuit of display apparatus | |
| CN107797355A (zh) | 液晶显示装置及其检测方法 | |
| WO2024001098A1 (zh) | 显示装置、源极覆晶薄膜和驱动方法 | |
| US8063314B2 (en) | Pin definition layout of electronic paper display screen | |
| CN106708145A (zh) | 多通道供电电路 | |
| US11488559B2 (en) | Display assembly including a first display panel and a second display panel stacked over the first display panel for improving a contrast ratio, and display device | |
| CN107316596B (zh) | 阵列基板测试电路 | |
| WO2020073548A1 (zh) | 用于提高器件稳定性的goa单元 | |
| CN105929616B (zh) | 异形显示屏及其像素单元结构 | |
| WO2019127961A1 (zh) | 关断信号产生电路和显示装置 | |
| US20220122560A1 (en) | Display device and electronic device | |
| CN107507584B (zh) | 显示面板驱动装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |