CN101060322A

CN101060322A - 半导体集成电路

Info

Publication number: CN101060322A
Application number: CNA2007100965955A
Authority: CN
Inventors: 田中功
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-04-17
Filing date: 2007-04-16
Publication date: 2007-10-24
Also published as: JP2007288477A; US20070279082A1; US7498833B2; JP4799255B2

Abstract

本发明提供一种半导体集成电路，设置有：逻辑锥，其构成为可通过基板相互分离的结构控制基板电位；和基板供给电位切换部(110)，其根据被输入的触发信号，从第一基板供给线和第二基板供给线中的任意一个向逻辑锥供给基板电位。并且，将成为基板电位控制对象的逻辑锥的前级逻辑锥所输出的信号作为所述触发信号，输入到基板供给电位切换部(110)。由此，在具有由MOS晶体管构成的逻辑电路的半导体集成电路中，可实现高速动作、且可降低功能模块内未动作的逻辑锥(逻辑电路)的消耗电力。

Description

半导体集成电路

技术领域

本发明涉及具有由MOS晶体管构成的逻辑电路的半导体集成电路，尤其涉及一种以微细化工艺设计的半导体集成电路。

背景技术

通过微细化工艺可集成到半导体芯片上的晶体管数量正在飞跃式增长。因此，可利用高速动作的多个晶体管，在半导体芯片上集成化复杂的系统。在利用了这样的半导体芯片的系统LSI(半导体集成电路)中，降低消耗电力是一个课题，对此使系统LSI整体低电压化是有效的。

但是，为了维持高速动作，需要配合电源电压的降低来按比例缩小(scaling)MOS晶体管的阈值电位。该情况下存在着如下问题：基于阈值电位的降低而MOS晶体管不完全截止，所谓的亚阈值(subthreshold)电流增大，反而使得消耗电力增加。

针对该课题，在现有的半导体集成电路中提出了如下方案：可按每个功能模块(例如，如运算电路或存储电路那样具有规定的功能的组合的电路)控制基板电位，根据各功能模块处于激活状态和预备(stand by)状态中的哪一个动作模式，来控制各个功能模块的基板电位，从而防止亚阈值电流的增加(例如，参照专利文献1)。

在这样的控制基板电位的半导体集成电路中，动作时N型MOS晶体管的P型区域偏压至比接地电位高、且比PN结的正向电压低的电压。而且，P型MOS晶体管的N型区域偏压至比电源电压低、且比从电源电压中减去PN结的正向电压后得到的电压高的电压。由此，MOS晶体管的阈值电压下降，可进行高速动作。

另一方面，在预备时，使N型MOS晶体管的P型区域偏压至接地电位。并且，使P型MOS晶体管的N型区域偏压至电源电压。由此，MOS晶体管的阈值电压上升，亚阈值电流降低。

如上所述，通过控制基板电位，在动作时可实现高速动作，且在预备时可降低亚阈值电流。尤其是由于按每个搭载于半导体芯片的作为功能组合的功能模块来控制基板电位，因此该方式与以半导体芯片为单位进行电源电压等的控制相比，可实现由泄漏电流引起的消耗电力更少的半导体集成电路。

专利文献1：特开平8-204140号公报

但是，由于基板电位的控制始终与功能模块的动作模式对应地实施，因此，即使功能模块内的某一范围的逻辑电路(这也由MOS晶体管构成)的动作已完成，只要功能模块整体未转变到预备状态，则不会实施基板电位的控制。因此，直到基板电位的控制被实施的期间，构成动作已完成的逻辑电路的MOS晶体管的阈值电位被置于低的状态，消耗了由泄漏电流引起的浪费的功率。

发明内容

本发明着眼于所述问题而提出，其目的在于提供一种具有由MOS晶体管构成的逻辑电路的半导体集成电路，其可实现高速动作，且可降低功能模块内未动作的逻辑电路的消耗电力。

为了解决所述课题，技术方案1的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位；所述逻辑锥具有基板相互分离的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

所述电位切换部构成为：根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的基板电位切换为第一基板偏压供给电位以及比所述第一基板偏压供给电位浅的第二基板偏压供给电位中的任意一个。

而且，技术方案2的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的电源电位；

所述逻辑锥具有电源相互分离的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

所述电位切换部构成为：根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的电源电位切换为第一电源电位以及比所述第一电源电位低的第二电源电位中的任意一个。

并且，技术方案3的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位以及电源电位；

所述电位切换部构成为：在控制基板电位时，根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的基板电位切换为第一基板偏压供给电位以及比所述第一基板偏压供给电位浅的第二基板偏压供给电位中的任意一个；在控制电源电位时，根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的电源电位切换为第一电源电位以及比所述第一电源电位低的第二电源电位中的任意一个。

而且，技术方案4的发明是具有MOS晶体管的半导体集成电路，具备：功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的背栅电压，

所述逻辑锥具有可将背栅电压控制为相互不同电压的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

所述电位切换部构成为：根据作为所述输入信号而由任意的逻辑锥输出的信号，将所连接的逻辑锥的背栅电压切换为第一背栅电压以及比所述第一背栅电压低的第二背栅电压中的任意一个。

由此，可根据逻辑锥的动作状态，对构成逻辑锥的晶体管的阈值电位、电源电位、或阈值电位与电源电位两者进行控制。因此，可实现高速动作，且可降低功能模块内未动作的逻辑锥(逻辑电路)的消耗电力。

并且，技术方案5的发明根据技术方案2或3所述的半导体集成电路，其特征在于，还具备电平移动器，其将作为所述输入信号而由所述逻辑锥输出的信号变换为适当的电压。

由此，逻辑锥所输出的信号被变换为适合于后级的逻辑锥与电位切换部的动作的电压。

而且，技术方案6的发明根据技术方案1所述的半导体集成电路，其特征在于，所述电位切换部具备：开关电路，其选择所述第一基板偏压供给电位以及所述第二基板偏压供给电位中的任意一个；和开关控制电路，其根据作为所述输入信号而由任意的逻辑锥输出的信号，切换所述开关电路。

并且，技术方案7的发明根据技术方案2所述的半导体集成电路，其特征在于，所述电位切换部具备：开关电路，其选择所述第一电源电位以及所述第二电源电位中的任意一个；和开关控制电路，其根据作为所述输入信号而由任意的逻辑锥输出的信号，切换所述开关电路。

由此，基板电位或电源电位被切换。

而且，技术方案8的发明根据技术方案6或7所述的半导体集成电路，其特征在于，所述开关电路包括MOS晶体管，所述开关电路中的MOS晶体管的栅极绝缘膜厚度，比构成所述逻辑锥的MOS晶体管的栅极绝缘膜厚度更厚。

并且，技术方案9的发明根据技术方案6或7所述的半导体集成电路，其特征在于，所述开关电路和所述开关控制电路包括MOS晶体管，所述开关控制电路中的MOS晶体管的栅极绝缘膜厚度，比所述开关电路所包含的MOS晶体管的栅极绝缘膜厚度更薄。

由此，可构成对范围宽的电压范围能保证耐压的电路。

而且，技术方案10的发明根据技术方案1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：当所连接的逻辑锥的动作完成时，进行所述切换。

由此，在逻辑锥的动作完成之后，基板电位或电源电位被切换。

并且，技术方案11的发明根据技术方案1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：根据所连接的逻辑锥的前级逻辑锥所输出的信号，进行所述切换。

而且，技术方案12的发明根据技术方案11所述的半导体集成电路，其特征在于，所述电位切换部构成为：根据所连接的逻辑锥的前一级的逻辑锥所输出的信号，进行所述切换。

由此，根据成为基板电位或电源电位控制对象的逻辑锥的前级的逻辑锥所输出的信号，基板电位或电源电位被切换。

并且，技术方案13的发明根据技术方案1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：根据所连接的逻辑锥的前级多个逻辑锥输出的信号，阶段性进行所述切换。

由此，根据成为基板电位或电源电位控制对象的逻辑锥的前级多个逻辑锥的输出组合，基板电位或电源电位被控制为阶段性变化。

而且，技术方案14的发明根据技术方案1～3中任意一项所述的半导体集成电路，其特征在于，由绝缘体上硅(SOI)结构的基板构成。

由此，可按每个逻辑锥控制基板电位或电源电位。

并且，技术方案15的发明根据技术方案1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部与各个逻辑锥对应设置，并与所述多个逻辑锥的排列平行地配置。

由此，可避免因布局上额外的分离而引起的面积增加，同时可实现更高速的阈值电位或电源电位的控制。

而且，技术方案16的发明是具有MOS晶体管的半导体集成电路，其根据所述MOS晶体管的激活状态的迁移，来改变所述MOS晶体管的阈值电位或电源电位。

由此，可与信号传递流并行地变更MOS晶体管的阈值电位与电源电位。

并且，技术方案17的发明根据技术方案1～4中任意一项所述的半导体集成电路，其特征在于，所述功能模块构成为与时钟信号同步动作，所述逻辑锥构成为在所述时钟信号的一个周期内完成动作。

由此，在功能模块与规定的时钟信号同步动作的半导体集成电路中，可控制基板电位等。

根据本发明，可实现高速动作，且可降低功能模块内未动作的逻辑电路的消耗电力。

附图说明

图1是表示实施方式1的半导体集成电路的构成的框图；

图2是表示能以逻辑锥为单位对MOS晶体管的阈值电位进行控制的半导体集成电路的芯片结构的例子的图；

图3是表示能以逻辑锥为单位控制MOS晶体管的阈值电位的半导体集成电路的芯片结构的另一例的图；

图4是表示可通过控制背栅的电位来控制MOS晶体管的阈值电位的半导体集成电路的芯片结构的另一例的图；

图5是表示实施方式1的半导体集成电路的动作状态的时序图；

图6是表示实施方式2的半导体集成电路的构成的框图；

图7是表示实施方式2的半导体集成电路的动作状态的时序图；

图8是表示实施方式3的半导体集成电路的构成的框图；

图9是表示实施方式3的半导体集成电路的动作状态的时序图；

图10是表示施加到MOS晶体管的电源电位与电路延迟的关系、电源电位与泄漏电流的关系的图；

图11是表示实施方式4的半导体集成电路的构成的框图；

图12是表示实施方式4的半导体集成电路的动作状态的时序图；

图13是表示实施方式5的半导体集成电路的构成的框图；

图14是表示实施方式5的半导体集成电路的动作状态的时序图；

图15是表示实施方式6的半导体集成电路的构成的框图；

图16是表示实施方式6的半导体集成电路的动作状态的时序图。

图中：100-半导体集成电路；101～103-逻辑锥；110-基板供给电位切换部；111-开关控制电路；112～113-开关电路；120-基板供给电位切换部；121-开关控制电路；122～123-开关电路；200-半导体集成电路；300-半导体集成电路；311～313-电平移动器(level shifter)；330-电源供给电位切换部；331-开关控制电路；332～333-开关电路；340-电源供给电位切换部；341-开关控制电路；342～343-开关电路；400-半导体集成电路；500-半导体集成电路；510-基板供给电位切换部；511-开关控制电路；520-基板供给电位切换部；521-开关控制电路；600-半导体集成电路；601a～601d、602a～602c、603a～603b、604-逻辑锥；610-基板供给电位切换部。

具体实施方式

下面，参照附图，对本发明的实施方式进行说明。

(发明的实施方式1)

(半导体集成电路100的构成)

图1是表示本发明的实施方式1所涉及的半导体集成电路100的构成框图。如该图所示，半导体集成电路100具备逻辑锥(logic cone)101～103、以及基板供给电位切换部110～120。

逻辑锥101～103的每一个是由MOS晶体管构成的逻辑电路的集合(电路组)，规定的逻辑锥集合起来，例如构成如运算电路与存储电路那样的功能模块。在图1中虽未特别图示，但一般半导体集成电路100中含有多个功能模块。另外，在图1中，CLK是系统时钟，各功能模块与系统时钟CLK同步动作。

而且，逻辑锥101～103接受规定的输入信号来进行动作(即，接受规定的输入信号而被激活)。具体而言，逻辑锥101在输入的信号SN0为高电平(以下记为H电平)时被激活，逻辑锥102在逻辑锥101输出的信号SN1为H电平时被激活，逻辑锥103在逻辑锥102输出的信号SN2为H电平时被激活。这样，逻辑锥101～103被串行连接，通过前级逻辑锥的输出信号传递至后级的逻辑锥，使得各逻辑锥的激活状态迁移。如上所述，由于功能模块与系统时钟CLK同步动作，因此即使在系统时钟CLK的一个周期内，构成功能模块的逻辑锥其激活状态也会迁移。另外，信号SN0等信号是根据各逻辑锥动作后的结果而得到的逻辑信号(例如运算的中间结果等)，不必是例如预备信号那样仅为电路的激活而被使用的信号。

并且，逻辑锥101～103具有各自的基板相互分离的结构，能以逻辑锥为单位对构成各逻辑锥的MOS晶体管的阈值电位进行控制。具体而言，例如在图2、图3、图4所示的芯片结构中，能实现以逻辑锥为单位的阈值电位控制。

图2所示的芯片的结构是三重阱结构。在该结构中，P沟道MOS晶体管(以下表示为PMOSTr)由P型扩散层p和N型阱(nwell)构成，N沟道MOS晶体管(以下表示为NMOSTr)由N型扩散层n和P型阱(pwell)构成。晶体管的基板分别为nwell和pwell。PMOSTr用基板偏压VBP1供给给nwell，NMOSTr用基板偏压VBN1供给给pwell。为了对两个逻辑锥(LC1、LC2)施加不同的基板偏压，在阱层的下层设置有N型分离层NISO。以这样的结构构成半导体集成电路，对P型晶片的基板Psub进行基板偏压控制，从而能按逻辑锥单位控制MOS晶体管的阈值电位。

另外，图3是SOI(Silicon on Insulator)结构的芯片的例子。该结构中，在P型晶片基板Psub的表面形成基于氧化膜的绝缘层INS，其上构成了MOS晶体管。在逻辑锥LC1、LC2之间，用绝缘分离层INS来分离基板。通过采用该结构，可降低成为基板偏压控制对象的逻辑锥的基板电容。因此，能更容易地控制按各逻辑锥的基板偏压，并可控制MOS晶体管的阈值电位。

此外，图4是具备所谓双栅结构的MOS晶体管的芯片的例子。在形成于半导体基板表面的MOS晶体管中，除了形成于所述半导体基板表面的源极、漏极区域、和隔着绝缘膜形成的通常的栅电极之外，还在所述源极和漏极区域之间设置有背栅(back gate)。通过对背栅施加偏压，可控制MOS晶体管的阈值电位。即，与控制基板偏压同样，可按逻辑锥进行MOS晶体管的阈值控制。另外，在该图中，表示了二维构造下的双栅结构，但在成为三维构造的双栅结构的所谓Fin-FET结构中，也同样可进行阈值电位的控制。

在实施方式1中，举例说明了通过控制基板电位来对采用了图3或图4所示的芯片结构的半导体集成电路控制MOS晶体管的阈值电位的情况。

基板供给电位切换部110具备开关控制电路111以及开关电路112～113，并根据被输入的触发信号，从第一基板供给线和第二基板供给线的任意一个向逻辑锥102供给基板电位。另外，第一基板供给线的电位是与逻辑锥中的MOS晶体管的源极电位相等的电位，第二基板供给线的电位被设定为供给比第一基板供给线的电位浅的基板电位(正向偏压(forwardbias))。

开关控制电路111在被输入的触发信号(信号SN1)为低电平(以下记为L电平)时，控制为使开关电路113断开，使开关电路112接通，向逻辑锥102供给第一基板供给线的电位，在被输入的触发信号为H电平时，控制为使开关电路113接通，使开关电路112断开，从第二基板供给线向逻辑锥102供给电位。

并且，开关控制电路111在从供给了正向偏压的状态(开关电路113接通的状态)开始经过一定时间后，恢复为使开关电路113断开，使开关电路112接通。所述的“一定时间”通过考虑逻辑锥102内的逻辑电路的信号传递结束的时间而设定。

开关电路112是连接于逻辑锥102的基板供给节点(后述)和第一基板供给线之间的开关，通过开关控制电路111如上述那样被控制接通/断开。这里，基板供给节点在图1中为BBN1，与图2中的nwell或pwell连接。

开关电路113是连接于逻辑锥102的基板供给节点和第二基板供给线之间的开关，通过开关控制电路111如上述那样被控制接通/断开。

具体而言，上述的开关控制电路111和开关电路112～113由MOS晶体管构成，开关电路112～113通过控制MOS晶体管的栅电极的电压而被控制接通/断开。

基板供给电位切换部120具有与基板供给电位切换部110相同的构成，取代由基板供给电位切换部110输入的信号SN1，而被输入信号SN2作为触发信号，对逻辑锥103的基板供给节点(图1中的BBN2)，从第一基板供给线和第二基板供给线中的任意一个供给基板电位。

具体而言，基板供给电位切换部120具备：开关控制电路121和开关电路122～123，开关控制电路121和开关电路122～123分别对应于基板供给电位切换部110中的开关控制电路111和开关电路112～113。

另外，通过适当设定逻辑锥的大小与基板供给电位切换部110、120的基板电位供给能力的关系，可调整各逻辑锥的基板电位的迁移时间。即，可不阻碍逻辑锥101～103的高速性地进行基板电位的控制。

(半导体集成电路100的动作)

根据图5的时序图，对上述半导体集成电路100的动作进行说明。

在图5所示的时刻T0，由于分别输入到逻辑锥101～103的信号SN0、SN1、SN2为L电平，因此各逻辑锥处于非动作状态。另外，在到时刻T2为止的初始状态下，通过基板供给电位切换部110供给第一基板供给线的电位(与逻辑锥102中的MOS晶体管的源极电位等电位)，作为逻辑锥102的基板电位。

在时刻T1，若信号SN0变化为H电平，则逻辑锥101内的逻辑电路进行规定的动作。结果，在时刻T2逻辑锥101所输出的信号SN1变为H电平。由此，开关电路112～113发生切换，第二基板供给线的电位被选择，向逻辑锥102供给比第一基板供给线的电位浅的基板偏压、所谓的正向体偏压(forward body bias)。若向基板供给正向偏压，则构成逻辑锥102的MOS晶体管的阈值电位变小，因此可进行高速动作。

然后，通过逻辑锥102内的逻辑电路进行规定的动作，在时刻T3逻辑锥102输出的信号SN2变为H电平。由此，开关电路122～123发生切换，选择第二基板供给线，向逻辑锥103的基板供给节点BBN2供给正向体偏压。若向基板供给节点BBN2供给正向体偏压，则逻辑锥103可进行高速动作。

进而，若从信号SN1的迁移开始经过一定时间到达时刻T4，则通过开关控制电路111使得开关电路112～113再次被切换，选择第一基板供给线。由此，向基板供给节点BBN1供给与逻辑锥102中的MOS晶体管的源极电位相等的电位，使得MOS晶体管的阈值电位比向基板供给正向偏压的状态增大。由此，构成逻辑锥102的MOS晶体管的亚阈值电流(泄漏电流)减少。

若阈值电压增大，则逻辑锥102内的逻辑电路无法高速动作，但逻辑锥102内的逻辑电路的动作(信号传递)已完成。即，逻辑锥102只要保持数据即可，无法高速动作不会成为问题。

若从信号SN2的迁移开始经过一定时间到达时刻T6，则同样通过开关控制电路121使得开关电路122～123再次被切换，选择第一基板供给线。由此，逻辑锥103中的泄漏电流减少。

如上所述，根据本实施方式，由于以逻辑锥为单位控制阈值电位，因此与以功能模块为单位控制消耗电力相比，可更细致地控制消耗电力。即，可实现高速动作，且可降低功能模块内未动作的逻辑锥(逻辑电路)的消耗电力。

另外，在本实施方式中，基板偏压的状态如上述那样取两个不同的电位状态。因此，例如当所述第一基板供给线的电位为-Vdd、所述第二基板供给线的电位为2Vdd时，在基板供给电位切换部110、120中，需要控制相当于3Vdd的宽电压范围。

通常，由于逻辑锥在电源电压Vdd与接地电位GND之间的电压下被使用，所以，使用基于膜厚较薄的栅极绝缘膜的晶体管(下面将这样的晶体管称为“薄膜晶体管”)。因此，当使控制基板偏压用的电路(开关控制电路111与开关电路112等)在所述的相当于3Vdd的宽电压范围内动作时，有可能超过薄膜晶体管的耐压，产生栅极绝缘膜的破坏或晶体管的接合部的破坏。

鉴于此，在这样的情况下，对用于控制基板偏压的电路，需要使用栅极绝缘膜比逻辑锥中所使用的薄膜晶体管厚的MOS晶体管(将这样的晶体管称为“厚膜晶体管”)。

具体而言，在本实施方式中，通过使构成基板供给电位切换部110的开关控制电路111、开关电路112～113、以及构成基板供给电位切换部120的开关控制电路121、开关电路122～123，由厚膜晶体管构成，会成为对范围宽的电压范围可保证耐压的电路构成。其中，若开关控制电路121将输出2Vdd侧的电路与输出-Vdd侧的电路分离，使得不对栅极施加相当于3Vdd的偏压，则也可构成2Vdd的耐压。即，开关控制电路121可由比开关电路122～123薄的栅极绝缘膜的晶体管构成。

而且，在本实施方式中为了简化说明，将到逻辑锥的基板供给线作为所述第一基板供给线以及所述第二基板供给线这两条线来进行了说明，但当逻辑电路由CMOS构成时，也可个别地控制P沟道MOS晶体管(下面表示为PMOSTr)、N沟道MOS晶体管(下面表示为NMOSTr)的基板电位。在该情况下，只要对NMOSTr、PMOSTr的每一个分别设置一组所述第一基板供给线、第二基板供给线即可。

(发明的实施方式2)

图6是表示本发明的实施方式2所涉及的半导体集成电路200的构成框图。另外，在下面说明的各实施方式中，对于具有与所述实施方式1等同样功能的构成要素，标注相同的标记并省略说明。

如图6所示，半导体集成电路200与实施方式1的半导体集成电路100相比，输入到基板供给电位切换部110和基板供给电位切换部120的触发信号不同。即，在半导体集成电路200中，取代信号SN1对基板供给电位切换部110输入信号SN0作为触发信号。并且，取代信号SN2对基板供给电位切换部120输入信号SN1作为触发信号。

根据图7的时序图，对上述的半导体集成电路200的动作进行说明。在图7所示的时刻T0，由于分别输入到逻辑锥101～103的信号SN0、SN1、SN2为L电平，因此各逻辑锥处于非动作状态。另外，在到时刻T1为止的初始状态下，通过基板供给电位切换部110选择第一基板供给线的电位(与逻辑锥102中的MOS晶体管的源极电位等电位)，作为逻辑锥102的基板电位。

在时刻T1，通过信号SN0迁移为H电平，使得开关电路112～113被切换，选择第二基板供给线。由此，作为基板电位，所谓的正向体偏压被供给到基板供给节点BBN1。若向基板供给正向偏压，则由于构成逻辑锥的MOS晶体管的阈值电位降低，因此可进行高速动作。

然后，逻辑锥101内的逻辑电路根据信号SN0的迁移而进行规定的动作，结果，在时刻T2成为逻辑锥102的输入的信号SN1变为H电平。

通过在时刻T2信号SN1迁移为H电平，使得开关电路122～123切换，第二基板供给线被选择。由此，向基板节点BBN2供给正向体偏压，逻辑锥103可高速进行动作。

接着，通过逻辑锥102内的逻辑电路进行规定的动作，在时刻T3，成为逻辑锥103的输入的信号SN2会变为H电平。

然后，若从信号SN1的迁移开始经过一定时间到达时刻T4，则从开关控制电路111输出的向开关电路112～113的控制信号再次切换，使得第一基板供给线被选择。由此，向基板节点BBN1供给与MOS晶体管的源极电位相等的电位，MOS晶体管的阈值电位比向基板供给正向偏压的状态增大。由此，构成逻辑锥102的MOS晶体管的亚阈值泄漏电流减少。

若阈值电压增大，则逻辑锥102内的逻辑电路无法高速动作，但逻辑锥102内的逻辑电路的信号传递已完成。即，逻辑锥102只要保持数据即可，无法高速动作不会成为问题。

同样，在时刻T6，通过开关控制电路121使得开关电路122～123再次切换，选择第一基板供给线。由此，逻辑锥103转移到泄漏电流少的状态(低泄漏状态)。

如上所述，在本实施方式中，由于将输入到基板电位控制对象的逻辑锥的前级逻辑锥的信号作为开关控制电路的触发信号来使用，所以，逻辑锥可在实际动作之前控制阈值电位。因此，即使当逻辑锥的规模小、逻辑锥的动作在更短时间内结束时，也能在动作完成之前控制阈值电位。即，本实施方式适用于进一步减小逻辑锥的规模、想要实现更细致的阈值控制的情况。

(发明的实施方式3)

图8是表示本发明实施方式3的半导体集成电路300的构成框图。如该图所示，半导体集成电路300包括：逻辑锥101～103、电平移动器311～313、以及电源供给电位切换部330、340。

电平移动器311将逻辑锥101的前级逻辑锥(未图示)所输出的信号SN0变换为适合于逻辑锥101动作的电压，并作为信号SN0B输出给逻辑锥101和电源供给电位切换部330。

电平移动器312向逻辑锥102和电源供给电位切换部340输出将逻辑锥101的输出变换为适合于逻辑锥102动作的电压的信号(信号SN1B)。

电平移动器313向逻辑锥103和逻辑锥103后级的电源供给电位切换部(未图示)输出将逻辑锥102的输出变换为适合于逻辑锥103的动作的电压的信号(信号SN2B)。

电源供给电位切换部330具备开关控制电路331以及开关电路332～333，根据被输入的触发信号(信号SN0B)，从VDDH供给线和VDDL供给线的任意一个向逻辑锥102供给电源电位。另外，从VDDH供给线供给的电位是比从VDDL供给线供给的电位低的电位。

开关控制电路331在被输入的触发信号(信号SN0B)为L电平时，控制为使开关电路333断开，使开关电路332接通，向逻辑锥102供给VDDL供给线的电位；在被输入的触发信号为H电平时，控制为使开关电路333接通，使开关电路332断开，从VDDH供给线向逻辑锥102供给电位。

并且，开关控制电路331在从VDDH供给线供给了电位的状态(开关电路333接通的状态)开始经过一定时间后，恢复为使开关电路333断开，使开关电路332接通。如此恢复开关的状态的时间，通过考虑逻辑锥102中的逻辑电路的信号传递结束的时间而设定。

开关电路332是连接于逻辑锥102的基板供给节点(图8中的VVN0)和VDDL供给线之间的开关，通过开关控制电路331如上述那样被控制接通/断开。而且，开关电路333是连接于逻辑锥102的电源供给节点和VDDH供给线之间的开关，通过开关控制电路331如上述那样被控制接通/断开。

电源供给电位切换部340具有与电源供给电位切换部330相同的构成。电源供给电位切换部340取代由电源供给电位切换部330输入的信号SN0B，而被输入信号SN1B，对逻辑锥103的电源供给节点(图8中的VVN1)从VDDH供给线和VDDL供给线中的任意一个供给电源电位。

具体而言，电源供给电位切换部340具备开关控制电路341和开关电路342～343。开关控制电路341和开关电路342～343分别对应于电源供给电位切换部330中的开关控制电路331和开关电路332～333。

(半导体集成电路300的动作)

根据图9的时序图，对上述半导体集成电路300的动作进行说明。

在图9所示的时刻T0，由于分别输入到逻辑锥101～103的信号SN0B、SN1B、SN2B为L电平，因此各逻辑锥处于非动作状态。另外，在到时刻T1为止的初始状态下，从VDDL供给线供给电源电位。

这里，图10中表示了施加到MOS晶体管的电源电位与电路延迟的关系、电源电位与泄漏电流的关系。如该图所示，具有如下所述的性质：若提高所供给的电位，则泄漏电流增大但延迟时间减小，反之，若降低所供给的电位，则泄漏电流减少但延迟时间增大。即，与从VDDL供给线供给电源电位的情况相比，从VDDH供给线供给电源电位时泄漏电流大，但能更高速地进行动作。

在时刻T1，若SN0B变为H电平，则开关电路332～333切换，从VDDH供给线向逻辑锥102供给电源电位。

然后，逻辑锥101内的逻辑电路根据SN0B的变化进行规定的动作，结果，在时刻T2逻辑锥101所输出的信号SN1变为H电平。信号SN1通过电平移动器312而被变换为适合于逻辑锥102的电压的信号(信号SN1B)，并输出到开关控制电路341和逻辑锥102。

由此，开关电路342～343被切换，从VDDH供给线向逻辑锥103供给电源电位。若向逻辑锥103供给比VDDL供给线高的电位，则逻辑锥103能更高速地进行动作。

接着，通过逻辑锥102内的逻辑电路进行规定的动作，在时刻T3处逻辑锥102输出的信号SN2变为H电平。信号SN2通过电平移动器313被变换为适合于逻辑锥103的电压的信号(信号SN2B)，并输出到逻辑锥103、以及逻辑锥103后级的电源供给电位切换部(未图示)。

进而，若从SN1的迁移开始经过一定时间到达时刻T4，则通过开关控制电路331使得开关电路332～333再次被切换，从VDDL供给线供给电源电位。由此，构成逻辑锥102的MOS晶体管的亚阈值电流(泄漏电流)减少。

若电源电位降低，则逻辑锥102内的逻辑电路无法高速动作，但逻辑锥102内的逻辑电路的动作(信号传递)已完成。即，逻辑锥102只要保持数据即可，无法高速动作不会成为问题。

同样，在时刻T5处通过开关控制电路341使得开关电路342～343再次切换，从VDDL供给线向逻辑锥103供给电源电位。由此，逻辑锥103其泄漏电流减少。

如上所述，根据本实施方式，由于以逻辑锥为单位控制电源电位，因此与以功能模块为单位控制消耗电力相比，可更细致地控制消耗电力。即，可实现高速动作，且可降低功能模块内未动作的逻辑锥(逻辑电路)的消耗电力。

而且，由于将输入到电源电位控制对象的逻辑锥的前级逻辑锥的信号作为开关控制电路的触发信号而使用，所以，逻辑锥可在实际动作之前控制电源电位。因此，即使当逻辑锥的规模小、逻辑锥的动作在更短时间内结束时，也能在动作完成之前控制电源电位。即，本实施方式适用于进一步减小逻辑锥的规模、想要实现更细致的电源电位的控制的情况。

另外，在本实施方式中，虽然通过在各逻辑锥之间设置电平移动器，可将从VDDH供给线供给的电源电位和从VDDL供给线供给的电源电位设定为任意的电源电位，但当这些电位的差小时，也可省略电平移动器。

并且，作为触发信号，不仅如上所述是两个前面的逻辑锥所输出的信号，而且例如可使用一个前面的逻辑锥所输出的信号、或多个逻辑锥所输出的信号。

(发明的实施方式4)

图11是表示本发明的实施方式4所涉及的半导体集成电路400的构成框图。半导体集成电路400是控制各逻辑锥的基板电位和电源电位两者的半导体集成电路。

如图11所示，将半导体集成电路200和半导体集成电路300组合而构成。另外，半导体集成电路400是由于VDDH供给线和VDDL供给线的电位差小，所以省略了电平移动器311～313的例子。

半导体集成电路400按照图12的时序图所示的方式控制各逻辑锥的基板电位和电源电位。各开关电路的切换定时、基板电位、电源电位迁移的定时与半导体集成电路200、300同样。

一般，若降低晶体管的阈值电位，则只要电源电位相同，动作速度就变快。即，若逻辑锥在动作中降低阈值电位，则即使将电源电位降低至规定的电位也能维持动作速度。因此，在本实施方式中，从VDDH供给线供给比实施方式3的半导体集成电路300低的电位，能以更低的消耗电力进行动作。

即，根据本实施方式，通过组合由半导体集成电路200和半导体集成电路300带来的消耗电力降低效果，可获得更大的消耗电力降低的效果。

(发明的实施方式5)

图13是表示本发明的实施方式5所涉及的半导体集成电路500的构成框图。本实施方式与实施方式2相比，其不同点在于，在逻辑锥的动作结束之后将基板偏压恢复至原来的低泄漏状态的定时的控制方法不同。半导体集成电路500具体如图13所示，包括逻辑锥101～103、以及基板供给电位切换部510、520。

基板供给电位切换部510具备开关电路112～113、以及开关控制电路511，根据被输入的两个触发信号(SN0和SN2)，从第一基板供给线和第二基板供给线的任意一个向逻辑锥102供给基板电位。

具体而言，开关控制电路511在被输入的触发信号(信号SN0)为L电平时，控制为使开关电路113断开，使开关电路112接通，向逻辑锥102供给第一基板供给线的电位，在被输入的触发信号为H电平时，控制为使开关电路113接通，使开关电路112断开，从第二基板供给线向逻辑锥102供给电位。

并且，开关控制电路511在从第二基板供给线供给了电位的状态(开关电路113接通的状态)下，当成为基板电位的控制对象的逻辑锥(即逻辑锥102)所输出的信号(SN2)变为H电平时，恢复为使开关电路113断开，使开关电路112接通。

基板供给电位切换部520具有与基板供给电位切换部510相同的构成，取代由基板供给电位切换部510输入的信号SN0而被输入信号SN1，并取代信号SN2而被输入信号SN3。

具体而言，基板供给电位切换部520具备开关电路122～123和开关控制电路521。开关电路122～123和开关控制电路521分别对应于基板供给电位切换部510中的开关电路112～113和开关控制电路511。

半导体集成电路500按照图14的时序图所示的方式控制各逻辑锥的基板电位和电源电位。

即，与实施方式2的半导体集成电路200同样，将信号SN0作为触发，从第二基板供给线向逻辑锥102的基板供给正向偏压。由此，构成逻辑锥102的MOS晶体管的阈值电位降低，使得逻辑锥102可进行高速动作。

若逻辑锥102的动作完成而输出H电平的信号SN2，则开关控制电路511控制为使开关电路112接通，使开关电路113断开。由此，从第一基板供给线向基板节点BBN1供给电位(与MOS晶体管的源极电位等电位)。即，与向基板供给正向偏压的状态相比，MOS晶体管的阈值电位变大，构成逻辑锥102的MOS晶体管的亚阈值电流减少。

同样，在逻辑锥103中，若在动作完成后输出H电平的信号SN3，则通过基板供给电位切换部520从第一基板供给线供给电位，从而亚阈值电流减少。

如上所述，在实施方式1～4中，由于预先估计逻辑锥的动作准确结束的时间，来确定恢复为低泄漏状态的定时，所以，对于到恢复基板电位为止的时间需要设置足够的容限。但是，通过本实施方式，由于根据逻辑锥的动作结果得到的信号，使基板电位恢复为低泄漏状态，因此可更高速地转移到低泄漏状态，从而可消除引起误动作的可能性，实现稳定的半导体集成电路。

另外，在本实施方式中，可取代基板电位而控制电源电位，或控制基板电位和电源电位两者。

(发明的实施方式6)

图15是表示本发明的实施方式6所涉及的半导体集成电路600的构成框图。如该图所示，半导体集成电路600包括逻辑锥601a～601d、602a～602c、603a～603b、604、以及基板供给电位切换部610。

各逻辑锥是与实施方式1等中的逻辑锥101同样的逻辑电路的集合(电路组)，其输入输出按照图15所示的方式连接。例如，逻辑锥602a接受逻辑锥601a所输出的信号SN1a以及逻辑锥601b所输出的信号SN1b从L电平向H电平的迁移而动作。而且，逻辑锥603a接受逻辑锥602a所输出的信号SN2a以及逻辑锥602b所输出的信号SN2b从L电平向H电平的迁移而动作。并且，逻辑锥604a接受逻辑锥603a所输出的信号SN3a以及逻辑锥603b所输出的信号SN3b从L电平向H电平的迁移而动作。

即，若信号SN1a迁移为H电平，则逻辑锥604动作的概率上升，若信号SN2a迁移为H电平，则其概率会进一步上升。

基板供给电位切换部610被输入三个触发信号(第一～第三触发信号)，根据所输入的触发信号的迁移，来控制逻辑锥604的基板电位。详细而言，若第一触发信号迁移为H电平，则基板供给电位切换部610使基板电位下降至V1，若第二触发信号迁移为H电平，则使基板电位下降至V2，若第三触发信号迁移为H电平，则使基板电位下降至V3。其中，V1＞V2＞V3。

在本实施方式中，向基板供给电位切换部610输入信号SN1a作为第一触发信号，输入信号SN2a作为第二触发信号，输入信号SN3a作为第三触发信号。

而且，当成为基板电位控制对象的逻辑锥(即逻辑锥604)所输出的信号(SN4a)变为H电平时，基板供给电位切换部610使基板电位恢复至与MOS晶体管的源极电位相等的电位。

在上述的半导体集成电路600中，如图16所示，信号SN1a、SN2a以及SN3a按该顺序(即，逻辑锥604动作的概率上升的顺序)从L电平迁移为H电平。因此，动作的概率越大，逻辑锥604的基板电位被基板供给电位切换部610控制得越低。

即，根据本实施方式，由于随着逻辑锥动作的概率增大，基板电位被阶段性控制，因此在变为逻辑锥实际开始动作的状态时，可直接转变为可高速动作的状态。反之，在逻辑锥的动作未开始时，容易使基板电位恢复至低泄漏状态。

另外，在图15的例子中，仅对逻辑锥604设置了基板供给电位切换部610，但对其他逻辑锥也可设置基板供给电位切换部610。而且，在本实施方式中，还可取代基板电位而控制电源电位，或者控制基板电位和电源电位两者。

另外，上述的各实施方式中所说明的信号的电平与其意义的关系只是例示，并不限定于上述的例子。

而且，在将实施方式1、2、4、5、6应用于图4所示的具备所谓双栅结构的MOS晶体管的芯片结构的半导体集成电路中时，只要取代由基板供给电位切换部110或基板供给电位切换部120控制基板电位，而控制背栅的电位即可。

并且，在实施方式1、2、4、5、6中，表示了第一基板供给线的电位与逻辑锥中的MOS晶体管的源极电位等电位、第二基板供给线的电位是供给浅的基板电位(正向偏压)的电位的例子，但只要第一基板供给线的电位不是成为比第二基板供给线的基板供给电平浅的基板电位(正向偏压)的方向即可。例如，当向第一基板供给线供给比源极电位深的方向(所谓的反偏压)的电位时，可进一步抑制亚阈值电流，因此，可期待泄漏电流的降低效果进一步增大的效果。

而且，在上述的各实施方式中，用开关电路实现了基板电位与电源电位的切换，但作为切换的机构并不限定于此。例如，可由小规模电源电路或DAC(数字模拟转换器)等构成。在该情况下，通过变换按逻辑锥供给的电压电平，可根据电路速度控制基板偏压值。

而且，在实施方式1～5中，说明了根据一个输入信号的迁移进行基板电位与电源电位的控制的例子，但当成为基板电位或电源电位的控制对象的逻辑锥从多个逻辑锥接受信号而动作时，只要按照从多个逻辑锥向开关控制电路输入信号并根据这些信号的迁移来切换基板电位的方式，构成基板供给电位切换部或电源供给电位切换部即可。

并且，只要基板供给电位切换部与电源供给电位切换部和逻辑锥的排列平行(即，沿着逻辑锥的信号传递的方向)配置，则可避免因布局上额外的分离而引起的面积增加，同时可实现更高速的阈值电位与电源电位的控制。

而且，在各实施方式中，对各功能模块与系统时钟CLK同步动作的同步系统的例子进行了说明，但在非同步系统中，也可进行上述的阈值电位与电源电位的控制。在非同步的系统中，根据针对功能模块的请求信号，一些逻辑锥进行动作，并根据该逻辑锥的输出使得下一个逻辑锥动作。即，即使在非同步系统中，也可以根据各逻辑锥的输出，与同步系统同样地进行阈值电位与电源电位的控制。

(工业上的可利用性)

本发明涉及的半导体集成电路具有可实现高速动作、且可降低在功能模块内未动作的逻辑电路的消耗电力的效果，作为具有由MOS晶体管构成的逻辑电路的半导体集成电路等是有用的。

Claims

1.一种半导体集成电路，具有MOS晶体管，

该半导体集成电路具备：

功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和

电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位，

所述逻辑锥具有基板相互分离的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

2.一种半导体集成电路，具有MOS晶体管，

该半导体集成电路具备：

功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和

电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的电源电位，

3.一种半导体集成电路，具有MOS晶体管，

该半导体集成电路具备：

功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和

电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的基板电位以及电源电位，

4.一种半导体集成电路，具有MOS晶体管，

该半导体集成电路具备：

功能模块，其具有多个由多个逻辑电路构成的逻辑锥；和

电位切换部，其至少与一个所述逻辑锥连接，控制所连接的逻辑锥的背栅电压，

所述逻辑锥具有可将背栅电压控制为相互不同的电压的结构，接受规定的输入信号而动作，输出与所述输入信号对应的信号，

5.根据权利要求2或3所述的半导体集成电路，其特征在于，

还具备电平移动器，其将作为所述输入信号而由所述逻辑锥输出的信号变换为适当的电压。

6.根据权利要求1所述的半导体集成电路，其特征在于，

所述电位切换部具备：

开关电路，其选择所述第一基板偏压供给电位以及所述第二基板偏压供给电位中的任意一个；和

开关控制电路，其根据作为所述输入信号而由任意的逻辑锥输出的信号，切换所述开关电路。

7.根据权利要求2所述的半导体集成电路，其特征在于，

所述电位切换部具备：

开关电路，其选择所述第一电源电位以及所述第二电源电位中的任意一个；和

8.根据权利要求6或7所述的半导体集成电路，其特征在于，

所述开关电路包括MOS晶体管，

所述开关电路中的MOS晶体管的栅极绝缘膜厚度，比构成所述逻辑锥的MOS晶体管的栅极绝缘膜厚度更厚。

9.根据权利要求6或7所述的半导体集成电路，其特征在于，

所述开关电路和所述开关控制电路包括MOS晶体管，

所述开关控制电路中的MOS晶体管的栅极绝缘膜厚度，比所述开关电路所包含的MOS晶体管的栅极绝缘膜厚度薄。

10.根据权利要求1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：当所连接的逻辑锥的动作完成时，进行所述切换。

11.根据权利要求1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：根据所连接的逻辑锥的前级的逻辑锥所输出的信号，进行所述切换。

12.根据权利要求11所述的半导体集成电路，其特征在于，

所述电位切换部构成为：根据所连接的逻辑锥的前一级逻辑锥所输出的信号，进行所述切换。

13.根据权利要求1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部构成为：根据所连接的逻辑锥的前级的多个逻辑锥所输出的信号，阶段性进行所述切换。

14.根据权利要求1～3中任意一项所述的半导体集成电路，其特征在于，由绝缘体上硅(SOI)结构的基板构成。

15.根据权利要求1～4中任意一项所述的半导体集成电路，其特征在于，所述电位切换部与各个逻辑锥对应设置，并与所述多个逻辑锥的排列平行地配置。

16.一种半导体集成电路，具有MOS晶体管，

该半导体集成电路根据所述MOS晶体管的激活状态的迁移，改变所述MOS晶体管的阈值电位或电源电位。

17.根据权利要求1～4中任意一项所述的半导体集成电路，其特征在于，所述功能模块构成为与时钟信号同步动作，

所述逻辑锥构成为在所述时钟信号的一个周期内完成动作。