JP5325594B2 - 演算回路 - Google Patents
演算回路 Download PDFInfo
- Publication number
- JP5325594B2 JP5325594B2 JP2009024847A JP2009024847A JP5325594B2 JP 5325594 B2 JP5325594 B2 JP 5325594B2 JP 2009024847 A JP2009024847 A JP 2009024847A JP 2009024847 A JP2009024847 A JP 2009024847A JP 5325594 B2 JP5325594 B2 JP 5325594B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- processing circuit
- processing
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
情報パケットを受け取り処理を施して出力する、縦続接続された複数の処理回路と、
上記複数の処理回路のうちの1つの処理回路での情報パケットの処理状況と、その1つの処理回路よりも前段側の処理回路での情報パケットの処理状況とに応じて、その1つの処理回路への電力の供給および供給電力の遮断を行なう、各処理回路に対応して設けられた複数の電力制御回路とを有することを特徴とする。
上記1つの処理回路に対応して設けられた上記電力制御回路が、前段の処理回路からの予告通知信号を受けてその1つの処理回路への電力供給を開始するとともに、後段の処理回路からの受信通知信号を受けてその1つの処理回路への供給電力を遮断するものであることも好ましい。
11 第1の電源分離領域
11a 第1のパケットカウンタ
12 第2の電源分離領域
12a 第2のパケットカウンタ
13 第3の電源分離領域
13a 第3のパケットカウンタ
21 第1の電力制御回路
21_1,22_1,23_1,24_1,25_1,51_2 オアゲート
21_2,22_2,23_2,51_4 NMOSトランジスタ
21_3,22_3,23_3,30,51_6 電力供給線
22 第2の電力制御回路
23 第3の電力制御回路
24 第4の電力制御回路
25 第5の電力制御回路
41 電源分離領域
51 電力制御回路
51_1 正エッジ検出回路
51_3 フリップフロップ
51_5 負エッジ検出回路
Claims (3)
- 情報パケットを受け取り処理を施して出力する、縦続接続された複数の処理回路と、
前記複数の処理回路のうちの1つの処理回路での情報パケットの処理状況と、該1つの処理回路よりも前段側の処理回路での情報パケットの処理状況とに応じて、該1つの処理回路への電力の供給および供給電力の遮断を行なう、各処理回路に対応して設けられた複数の電力制御回路と、
前記複数の処理回路のそれぞれに対応して設けられた、受け取った情報パケットの数と処理を終えて出力した情報パケットの数とに基づいて対応する処理回路において処理が進行中の情報パケットのパケット数を格納し、該格納したパケット数に応じた信号を出力するパケットカウンタとを有し、
前記電力制御回路が、前記1つの処理回路および前記1つの処理回路よりも前段側の処理回路に対応して設けられた前記パケットカウンタが出力する信号に応じて、該1つの処理回路への電力の供給および供給電力の遮断を行うことを特徴とする演算回路。 - 前記1つの処理回路に対応して設けられた前記電力制御回路が、該1つの処理回路よりも所定段数だけ前段の処理回路での情報パケットの処理の開始時点で該1つの処理回路への電力供給を開始するとともに、該1つの処理回路での情報パケットの処理の終了時点で該1つの処理回路への供給電力を遮断するものであることを特徴とする請求項1記載の演算回路。
- 情報パケットを受け取り処理を施して出力する、縦続接続された複数の処理回路と、
前記複数の処理回路のうちの1つの処理回路での情報パケットの処理状況と、該1つの処理回路よりも前段側の処理回路での情報パケットの処理状況とに応じて、該1つの処理回路への電力の供給および供給電力の遮断を行なう、各処理回路に対応して設けられた複数の電力制御回路とを有し、
前記1つの処理回路が、前段の処理回路から情報パケットの送信を予告する予告通知信号を受け取るとともに、後段の処理回路から情報パケットの受信を通知する受信通知信号を受け取るものであって、
前記1つの処理回路に対応して設けられた前記電力制御回路が、前段の処理回路からの予告通知信号を受けて該1つの処理回路への電力供給を開始するとともに、後段の処理回路からの受信通知信号を受けて該1つの処理回路への供給電力を遮断するものであることを特徴とする演算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024847A JP5325594B2 (ja) | 2009-02-05 | 2009-02-05 | 演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024847A JP5325594B2 (ja) | 2009-02-05 | 2009-02-05 | 演算回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010183339A JP2010183339A (ja) | 2010-08-19 |
JP2010183339A5 JP2010183339A5 (ja) | 2012-03-15 |
JP5325594B2 true JP5325594B2 (ja) | 2013-10-23 |
Family
ID=42764525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009024847A Expired - Fee Related JP5325594B2 (ja) | 2009-02-05 | 2009-02-05 | 演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5325594B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102234840B1 (ko) * | 2014-03-14 | 2021-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 연산 회로, 반도체 장치, 및 전자 기기 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255159B2 (ja) * | 1999-10-13 | 2002-02-12 | 株式会社日立製作所 | 半導体集積回路 |
JP2002297271A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | 半導体装置 |
JP4799255B2 (ja) * | 2006-04-17 | 2011-10-26 | パナソニック株式会社 | 半導体集積回路 |
WO2008114342A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Microelectronics Limited | 電源スイッチ回路及び半導体集積回路装置 |
-
2009
- 2009-02-05 JP JP2009024847A patent/JP5325594B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010183339A (ja) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2965459B1 (en) | Clock recovery circuit for multiple wire data signals | |
JP5967926B2 (ja) | イメージプロセッシングパイプラインに対するグローバルアーミング(globalarming)方法 | |
JP2007248381A (ja) | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 | |
JP2008085592A (ja) | 半導体集積回路装置 | |
US10785057B2 (en) | Programmable and reconfigurable frame processor | |
JP5206040B2 (ja) | パケット処理装置、省電力装置及び電源供給方法 | |
JP2005065044A (ja) | 論理処理回路、半導体デバイス及び論理処理装置 | |
JP5325594B2 (ja) | 演算回路 | |
US7929655B2 (en) | Asynchronous multi-clock system | |
US10031870B2 (en) | Semiconductor device and control method thereof | |
JP2009206918A (ja) | 送信回路 | |
JP2009267546A (ja) | 情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法 | |
JP5162877B2 (ja) | クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム | |
JP2010206775A (ja) | 並行シリアル通信方法 | |
US8400188B2 (en) | Methods, systems and arrangements for edge detection | |
WO2004063836A2 (en) | Method and system for clock domain crossing and format adaptation using synchronous handshake protocol | |
JP5296620B2 (ja) | 信号中継回路 | |
JP2004295701A (ja) | シリアル通信装置 | |
KR102694980B1 (ko) | 신호수신회로, 신호수신장치 및 수신신호의 클럭복원방법 | |
JP2008072164A (ja) | 送信デバイス及び電気回路並びに消費電流安定化方法 | |
JP4768642B2 (ja) | トライステートバス回路 | |
JP2009033553A (ja) | 半導体装置 | |
JP2006201856A (ja) | 半導体集積回路 | |
JP2007235501A (ja) | フリップフロップ回路及び半導体集積回路 | |
JP6386216B2 (ja) | ノイズ除去回路およびノイズ除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120126 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130516 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5325594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |