JP2007235501A - フリップフロップ回路及び半導体集積回路 - Google Patents
フリップフロップ回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP2007235501A JP2007235501A JP2006054322A JP2006054322A JP2007235501A JP 2007235501 A JP2007235501 A JP 2007235501A JP 2006054322 A JP2006054322 A JP 2006054322A JP 2006054322 A JP2006054322 A JP 2006054322A JP 2007235501 A JP2007235501 A JP 2007235501A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- latch unit
- flip
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
Abstract
【解決手段】 開示されるフリップフロップ回路は、マスターラッチ部1とスレーブラッチ部2とを有している。このフリップフロップ回路は、マスターラッチ部1の出力信号OUT1又はこれを所定時間遅延した信号と、スレーブラッチ部2の出力信号OUT2又はこれを所定時間遅延した信号とを比較し、一致した場合に一致信号を出力するエクスクルーシブオア回路3と、一致信号に基づいてマスターラッチ部1及びスレーブラッチ部2へのクロック信号CKT及びクロック反転信号CKBの供給を停止するアンド回路4とを備えている。
【選択図】 図1
Description
また、請求項3記載の発明は、請求項1又は2に記載のフリップフロップ回路に係り、前記ゲート手段は、外部から供給されるクロック信号と前記一致信号との論理積をとるアンド回路であることを特徴としている。
また、請求項5記載の発明は、請求項1乃至4のいずれかに記載のフリップフロップ回路に係り、前記スレーブラッチ部の内部には、前記縦続接続された複数個のインバータ回路が設けられていることを特徴としている。
また、請求項6記載の発明に係る半導体集積回路は、請求項1乃至5のいずれかに記載のフリップフロップ回路を含むことを特徴としている。
図1は、本発明の実施の形態1に係るフリップフロップ回路の構成を示す回路図である。本発明の実施の形態1に係るフリップフロップ回路は、マスターラッチ部1と、スレーブラッチ部2と、エクスクルーシブオア回路3と、アンド回路4と、インバータ回路5〜8とから構成されている。
図3は、本発明の実施の形態2に係るフリップフロップ回路の構成を示す回路図である。図3において、図1の各部に対応する部分には同一の符号を付け、その説明を省略する。本発明の実施の形態2に係るフリップフロップ回路においては、図1に示すスレーブラッチ部2に換えて、スレーブラッチ部31が新たに設けられている。スレーブラッチ部31が図1に示すスレーブラッチ部2と異なる点は、インバータ回路24に換えて、インバータ回路群32が新たに設けられている点である。
例えば、上述した実施の形態2では、5個のインバータ回路が縦続接続されたインバータ回路群32を用いる例を示したが、これに限定されない。例えば、縦続接続されるインバータ回路の個数は奇数個であれば何個でも良いし、インバータ回路群32に換えて回路遅延性能が遅いインバータ回路を使用しても良い。上述の実施の形態2で得られる効果と同じ効果が得られることは言うまでもない。さらに、複数個のインバータ回路が縦続接続されたインバータ回路群は、図1に示すインバータ回路24の箇所に挿入するだけでなく、インバータ回路14の箇所に挿入しても良く、またマスターラッチ部1及びスレーブラッチ部2の内部ではなく、エクスクルーシブオア回路3の2つの入力端のいずれか一方の前段に挿入しても良い。
2,31 スレーブラッチ部
3 エクスクルーシブオア回路(データ比較手段)
4 アンド回路(ゲート手段)
5〜8,13,14,23,24 インバータ回路
11,12,21,22 トランスファーゲート
32 インバータ回路群
Claims (6)
- マスターラッチ部とスレーブラッチ部とを有するフリップフロップ回路において、
前記マスターラッチ部の出力信号若しくはデータ入力信号又はこれらを所定時間遅延した信号と、前記スレーブラッチ部の出力信号又はこれを所定時間遅延した信号とを比較し、一致した場合に一致信号を出力するデータ比較手段と、
前記一致信号に基づいて前記マスターラッチ部及び前記スレーブラッチ部へのクロック信号の供給を停止するゲート手段と
を備えていることを特徴とするフリップフロップ回路。 - 前記データ比較手段は、エクスクルーシブオア回路であることを特徴とする請求項1に記載のフリップフロップ回路。
- 前記ゲート手段は、外部から供給されるクロック信号と前記一致信号との論理積をとるアンド回路であることを特徴とする請求項1又は2に記載のフリップフロップ回路。
- 前記所定時間の信号の遅延は、縦続接続された複数個のインバータ回路により行うことを特徴とする請求項1乃至3のいずれかに記載のフリップフロップ回路。
- 前記スレーブラッチ部の内部には、前記縦続接続された複数個のインバータ回路が設けられていることを特徴とする請求項1乃至4のいずれかに記載のフリップフロップ回路。
- 請求項1乃至5のいずれかに記載のフリップフロップ回路を含むことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054322A JP2007235501A (ja) | 2006-03-01 | 2006-03-01 | フリップフロップ回路及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054322A JP2007235501A (ja) | 2006-03-01 | 2006-03-01 | フリップフロップ回路及び半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007235501A true JP2007235501A (ja) | 2007-09-13 |
Family
ID=38555636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054322A Pending JP2007235501A (ja) | 2006-03-01 | 2006-03-01 | フリップフロップ回路及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007235501A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887015B2 (en) | 2011-07-15 | 2014-11-11 | Renesas Electronics Corporation | Apparatus and method for designing semiconductor device, and semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286609A (ja) * | 1988-05-13 | 1989-11-17 | Nec Ic Microcomput Syst Ltd | D型フリップフロップ回路 |
JPH04306013A (ja) * | 1991-04-03 | 1992-10-28 | Mitsubishi Electric Corp | ラッチ回路装置 |
JPH08274594A (ja) * | 1995-03-28 | 1996-10-18 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路 |
JPH1041789A (ja) * | 1996-07-22 | 1998-02-13 | Mitsubishi Electric Corp | マスタースレーブ・d型フリップフロップ回路 |
JPH10163820A (ja) * | 1996-12-05 | 1998-06-19 | Kawasaki Steel Corp | 半導体装置 |
JPH10200384A (ja) * | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 遅延回路 |
JP2001308686A (ja) * | 2000-04-24 | 2001-11-02 | Fujitsu Ltd | フリップフロップ |
-
2006
- 2006-03-01 JP JP2006054322A patent/JP2007235501A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286609A (ja) * | 1988-05-13 | 1989-11-17 | Nec Ic Microcomput Syst Ltd | D型フリップフロップ回路 |
JPH04306013A (ja) * | 1991-04-03 | 1992-10-28 | Mitsubishi Electric Corp | ラッチ回路装置 |
JPH08274594A (ja) * | 1995-03-28 | 1996-10-18 | Nippon Telegr & Teleph Corp <Ntt> | フリップフロップ回路 |
JPH1041789A (ja) * | 1996-07-22 | 1998-02-13 | Mitsubishi Electric Corp | マスタースレーブ・d型フリップフロップ回路 |
JPH10163820A (ja) * | 1996-12-05 | 1998-06-19 | Kawasaki Steel Corp | 半導体装置 |
JPH10200384A (ja) * | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 遅延回路 |
JP2001308686A (ja) * | 2000-04-24 | 2001-11-02 | Fujitsu Ltd | フリップフロップ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8887015B2 (en) | 2011-07-15 | 2014-11-11 | Renesas Electronics Corporation | Apparatus and method for designing semiconductor device, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7409631B2 (en) | Error-detection flip-flop | |
US7855575B1 (en) | Wide voltage range level shifter with symmetrical switching | |
US6720813B1 (en) | Dual edge-triggered flip-flop design with asynchronous programmable reset | |
US8166286B2 (en) | Data pipeline with large tuning range of clock signals | |
US6489825B1 (en) | High speed, low power, minimal area double edge triggered flip flop | |
JP2014060669A (ja) | マスタスレーブ型フリップフロップ回路 | |
US7342425B1 (en) | Method and apparatus for a symmetrical odd-number clock divider | |
CN111697965B (zh) | 高速相位频率检测器 | |
JP2002055732A (ja) | デスキュー回路を有するクロック生成器 | |
JP2006344224A (ja) | クロック領域の境界間のクロックスキューの管理方法および管理装置 | |
JP2010273322A (ja) | 多数決回路付きフリップフロップ回路 | |
US7528630B2 (en) | High speed flip-flop | |
JP5261956B2 (ja) | 双方向シフトレジスタ | |
JP3945894B2 (ja) | 半導体装置及び信号入力状態検出回路 | |
JP2007235501A (ja) | フリップフロップ回路及び半導体集積回路 | |
JP2005348296A (ja) | 半導体集積回路 | |
KR102643441B1 (ko) | 반도체 장치의 클럭 생성 회로 | |
JP2007243617A (ja) | 差動出力分周回路 | |
KR20080010198A (ko) | 고속 동작을 위한 플립플롭 | |
US7400178B2 (en) | Data output clock selection circuit for quad-data rate interface | |
TWI583137B (zh) | 同步器正反器 | |
JP2010252012A (ja) | 半導体集積回路およびその動作方法 | |
CN209879362U (zh) | 一种不存在低电平交集的反向时钟发生电路 | |
JP7052971B2 (ja) | 半導体集積回路 | |
JP3655812B2 (ja) | デコード回路、デコード方法およびタイミングパルス生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20111110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |