JP2007288477A - 半導体集積回路 - Google Patents

Abstract

【課題】ＭＯＳトランジスタで構成された論理回路を有する半導体集積回路において、高速動作を実現しつつ、機能モジュール内で動作していないロジックコーン（論理回路）の消費電力を削減できるようにする。
【解決手段】基板が相互に分離された構造で、基板電位を制御できるように構成したロジックコーンと、入力されたトリガ信号に応じて、第１の基板供給線および第２の基板供給線の何れかからロジックコーンに基板電位を供給する基板供給電位切り替え部１１０を設ける。そして、基板電位制御の対象となっているロジックコーンよりも前段のロジックコーンが出力した信号を前記トリガ信号として基板供給電位切り替え部１１０に入力する。
【選択図】図１

Description

本発明は、ＭＯＳトランジスタで構成された論理回路を有する半導体集積回路に関し、特に微細化プロセスで設計された半導体集積回路に関するものである。

微細化プロセスにより、半導体チップに集積しうるトランジスタ数は飛躍的に増大した。このため、高速動作する多くのトランジスタを用いて、複雑なシステムを半導体チップ上に集積化することが可能となってきている。このような半導体チップを用いたシステムＬＳＩ（半導体集積回路）では、消費電力の削減が１つのテーマであり、これにはシステムＬＳＩ全体を低電圧化することが有効である。

しかし、高速動作を維持するためには、電源電圧の低下にあわせてＭＯＳトランジスタの閾値電位をスケーリングすることが必要になる。その場合には、閾値電位の低下によりＭＯＳトランジスタが完全にオフしなくなり、いわゆるサブシュレッショルド電流が増大して、逆に消費電力が増えてしまうという課題が存在する。

この課題に対し、従来の半導体集積回路には、機能モジュール（例えば演算回路やメモリ回路のように所定の機能のまとまりがある回路）ごとに基板電位を制御できるようにして、各機能モジュールがアクティブ状態およびスタンバイ状態の何れかの動作モードであるかに応じ、それぞれの機能モジュールの基板電位を制御して、サブシュレッショルド電流の増加を防ぐようにしたものがある（例えば、特許文献１を参照）。

このような基板電位を制御する半導体集積回路では、動作時には、Ｎ型ＭＯＳトランジスタのＰ型領域は、接地電位より高く、かつＰＮ接合の順方向電圧より低い電圧にバイアスする。また、Ｐ型ＭＯＳトランジスタのＮ型領域は、電源電圧より低く、かつ電源電圧からＰＮ接合の順方向電圧を減じた電圧より高い電圧にバイアスする。これにより、ＭＯＳトランジスタの閾値電圧が下がり高速動作が可能になる。

一方、スタンバイ時には、Ｎ型ＭＯＳトランジスタのＰ型領域を接地電位にバイアスする。また、Ｐ型ＭＯＳトランジスタのＮ型領域を電源電圧にバイアスする。これにより、ＭＯＳトランジスタの閾値電圧が上り、サブスレッショルド電流が低減する。

上記のように、基板電位を制御することにより、動作時に高速動作を実現しつつ、スタンバイ時にサブスレッショルド電流を低減することができる。特に、半導体チップに搭載された機能のまとまりとしての機能モジュールごとに基板電位が制御されているので、この方式は、半導体チップ単位で電源電圧等の制御を行なうのと比べ、リーク電流による消費電力がより少ない半導体集積回路を実現できる。
特開平８−２０４１４０号公報

しかしながら、基板電位の制御はあくまでも機能モジュールの動作モードに対応して実施されていることから、機能モジュール内のある範囲の論理回路（これもＭＯＳトランジスタで構成されている）の動作が完了していたとしても、機能モジュール全体がスタンバイ状態へ移行しない限りは基板電位の制御が実施されない。したがって、基板電位の制御が実施されるまでの期間は、動作が完了した論理回路を構成するＭＯＳトランジスタの閾値電位は低い状態に放置されており、リーク電流による無駄な電力を消費していた。

本発明は、前記の問題に着目してなされたものであり、ＭＯＳトランジスタで構成された論理回路を有する半導体集積回路において、高速動作を実現しつつ、機能モジュール内で動作していない論理回路の消費電力を削減できるようにすることを目的としている。

前記の課題を解決するため、請求項１の発明は、
ＭＯＳトランジスタを有する半導体集積回路であって、
複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの基板電位を制御する電位切り替え部とを備え、
前記ロジックコーンは、基板が相互に分離された構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの基板電位を、第１の基板バイアス供給電位および前記第１の基板バイアス供給電位よりも浅い第２の基板バイアス供給電位のうちの何れかに切り替えるように構成されていることを特徴とする。

また、請求項２の発明は、
ＭＯＳトランジスタを有する半導体集積回路であって、
複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの電源電位を制御する電位切り替え部とを備え、
前記ロジックコーンは、電源が相互に分離された構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの電源電位を、第１の電源電位および前記第１の電源電位よりも低い第２の電源電位のうちの何れかに切り替えるように構成されていることを特徴とする。

また、請求項３の発明は、
ＭＯＳトランジスタを有する半導体集積回路であって、
複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの基板電位および電源電位を制御する電位切り替え部とを備え、
前記電位切り替え部は、基板電位を制御する際は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの基板電位を、第１の基板バイアス供給電位および前記第１の基板バイアス供給電位よりも浅い第２の基板バイアス供給電位のうちの何れかに切り替え、電源電位を制御する際は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの電源電位を、第１の電源電位および前記第１の電源電位よりも低い第２の電源電位のうちの何れかに切り替えるように構成されていることを特徴とする。

また、請求項４の発明は、
ＭＯＳトランジスタを有する半導体集積回路であって、
複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンのバックゲート電圧を制御する電位切り替え部とを備え、
前記ロジックコーンは、バックゲート電圧を互いに異なる電圧に制御できる構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンのバックゲート電圧を、第１のバックゲート電圧および前記第１のバックゲート電圧よりも低い第２のバックゲート電圧のうちの何れかに切り替えるように構成されていることを特徴とする。

これらにより、ロジックコーンの動作状態に応じ、ロジックコーンを構成するトランジスタの閾値電位、電源電位、あるいは閾値電位と電源電位の両方が制御される。それゆえ、高速動作を実現しつつ、機能モジュール内で動作していないロジックコーン（論理回路）の消費電力を削減することが可能になる。

また、請求項５の発明は、
請求項２および請求項３のうちの何れか１項の半導体集積回路であって、
さらに、前記ロジックコーンが出力した信号を前記入力信号として適した電圧に変換するレベルシフタを備えていることを特徴とする。

これにより、ロジックコーンが出力した信号が、後段のロジックコーンや電位切替え部の動作に適した電圧に変換される。

また、請求項６の発明は、
請求項１の半導体集積回路であって、
前記電位切り替え部は、
前記第１の基板バイアス供給電位および前記第２の基板バイアス供給電位のうちの何れかを選択するスイッチ回路と、
何れかのロジックコーンが前記入力信号として出力した信号に応じて、前記スイッチ回路を切り替えるスイッチ制御回路と、
を備えていることを特徴とする。

また、請求項７の発明は、
請求項２の半導体集積回路であって、
前記電位切り替え部は、
前記第１の電源電位および前記第２の電源電位のうちの何れかを選択するスイッチ回路と、
何れかのロジックコーンが前記入力信号として出力した信号に応じて、前記スイッチ回路を切り替えるスイッチ制御回路と、
を備えていることを特徴とする。

これらにより、基板電位または電源電位が切り替えられる。

また、請求項８の発明は、
請求項６および請求項７のうちの何れか１項の半導体集積回路であって、
前記スイッチ回路は、ＭＯＳトランジスタを含むものであり、
前記スイッチ回路におけるＭＯＳトランジスタのゲート絶縁膜厚は、前記ロジックコーンを構成するＭＯＳトランジスタのゲート絶縁膜厚よりも厚いことを特徴とする。

また、請求項９の発明は、
請求項６および請求項７のうちの何れか１項の半導体集積回路であって、
前記スイッチ回路および前記スイッチ制御回路は、ＭＯＳトランジスタを含むものであり、
前記スイッチ制御回路におけるＭＯＳトランジスタのゲート絶縁膜厚は、前記スイッチ回路に含まれたＭＯＳトランジスタのゲート絶縁膜厚よりも薄いことを特徴とする。

これらにより、幅広い電圧範囲に対して耐圧保証できる回路を構成できる。

また、請求項１０の発明は、
請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
前記電位切り替え部は、接続されたロジックコーンの動作が完了した際に、前記の切り替えを行なうように構成されていることを特徴とする。

これにより、ロジックコーンの動作が完了した後に、基板電位または電源電位が切り替えられる。

また、請求項１１の発明は、
請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
前記電位切り替え部は、接続されたロジックコーンよりも前段のロジックコーンが出力した信号に応じて、前記の切り替えを行なうように構成されていることを特徴とする。

また、請求項１２の発明は、
請求項１１の半導体集積回路であって、
前記電位切り替え部は、接続されたロジックコーンよりも１つ前段のロジックコーンが出力した信号に応じて、前記の切り替えを行なうように構成されていることを特徴とする。

これらにより、基板電位や電源電位の制御対象となっているロジックコーンよりも前段のロジックコーンの出力に応じて、基板電位や電源電位が制御される。

また、請求項１３の発明は、
請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
前記電位切り替え部は、接続されたロジックコーンよりも前段の複数のロジックコーンが出力した信号に応じて、
前記の切り替えを段階的に行なうように構成されていることを特徴とする。

これにより、基板電位や電源電位の制御対象となっているロジックコーンよりも前段の複数のロジックコーンの出力の組み合わせに応じて、基板電位や電源電位が段階的に変化するように制御される。

また、請求項１４の発明は、
請求項１、請求項２、および請求項３のうちの何れか１項の半導体集積回路であって、
シリコン・オン・インシュレータ（ＳＯＩ）構造の基板で構成されることを特徴とする。

これにより、ロジックコーンごとに基板電位や電源電位を制御できる。

また、請求項１５の発明は、
請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
前記電位切り替え部は、それぞれのロジックコーンと対応して設けられるとともに、前記複数のロジックコーンの配列に平行して配置されていることを特徴とする。

これにより、レイアウト上の余分な分離による面積増を回避できると同時に、より高速な閾値電位や電源電位の制御が可能になる。

また、請求項１６の発明は、
ＭＯＳトランジスタを有する半導体集積回路であって、
前記ＭＯＳトランジスタの活性化状態の遷移に応じて、前記ＭＯＳトランジスタの閾値電位または電源電位を変更することを特徴とする。

これにより、信号伝播の流れと並行してＭＯＳトランジスタの閾値電位や電源電位が変更される。

また、請求項１７の発明は、
請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
前記機能モジュールは、クロック信号に同期して動作するように構成され、
前記ロジックコーンは、前記クロック信号の１サイクル内において、動作が完了するように構成されていることを特徴とする。

これにより、所定のクロック信号に同期して機能モジュールが動作する半導体集積回路において、基板電位等が制御される。

本発明によれば、高速動作を実現しつつ、機能モジュール内で動作していない論理回路の消費電力を削減できる。

以下、本発明の実施形態について図面を参照しながら説明する。

《発明の実施形態１》
（半導体集積回路１００の構成）
図１は、本発明の実施形態１に係る半導体集積回路１００の構成を示すブロック図である。半導体集積回路１００は、同図に示すように、ロジックコーン１０１〜１０３、および基板供給電位切り替え部１１０〜１２０を備えて構成されている。

ロジックコーン１０１〜１０３の各々は、ＭＯＳトランジスタで構成された論理回路の集合（回路群）であり、所定のロジックコーンが集合して、例えば演算回路やメモリ回路のような機能モジュールが構成される。図１では特には図示していないが、一般的には複数の機能モジュールが半導体集積回路１００に含まれている。なお、図１において、ＣＬＫはシステムクロックであり、各機能モジュールは、システムクロックＣＬＫに同期して動作する。

また、ロジックコーン１０１〜１０３は、所定の入力信号を受けて動作を行なう（すなわち所定の入力信号を受けて活性化される）。具体的には、ロジックコーン１０１は入力された信号ＳＮ０がハイレベル（以下、Ｈレベルと記載する）の場合に活性化され、ロジックコーン１０２はロジックコーン１０１が出力した信号ＳＮ１がＨレベルの場合に活性化され、ロジックコーン１０３はロジックコーン１０２が出力した信号ＳＮ２がＨレベルの場合に活性化されるようになっている。このように、ロジックコーン１０１〜１０３はシリアルに接続され、前段のロジックコーンの出力信号が次段のロジックコーンに伝播することにより、各ロジックコーンの活性化状態が遷移するようになっている。前述のように機能モジュールはシステムクロックＣＬＫに同期して動作するので、機能モジュールを構成するロジックコーンは、システムクロックＣＬＫの１サイクル内においても、活性化状態が遷移することになる。なお、信号ＳＮ０等の信号は、各ロジックコーンが動作した結果から得られる論理信号（例えば演算の途中結果など）であり、例えばスタンバイ信号のように回路の活性化だけのために使用される信号である必要はない。

また、ロジックコーン１０１〜１０３は、それぞれの基板が相互に分離された構造を有し、ロジックコーン単位で各ロジックコーンを構成するＭＯＳトランジスタの閾値電位を制御できるようになっている。具体的には、例えば図２、図３、図４に示すチップの構造で、ロジックコーン単位での閾値電位制御を実現できる。

図２に示すチップの構造は、３重ウェル構造である。この構造では、ＰチャネルＭＯＳトランジスタ（以下ＰＭＯＳＴｒと表す）は、Ｐ型拡散層ｐとＮ型ウェル（ｎｗｅｌｌ）から構成され、ＮチャネルＭＯＳトランジスタ（以下ＮＭＯＳＴｒと表す）は、Ｎ型拡散層ｎとＰ型ウェル（ｐｗｅｌｌ）から構成されている。トランジスタの基板は、それぞれｎｗｅｌｌとｐｗｅｌｌになる。ＰＭＯＳＴｒ用基板バイアスＶＢＰ１は、ｎｗｅｌｌに供給され、ＮＭＯＳＴｒ用基板バイアスＶＢＮ１は、ｐｗｅｌｌに供給される。２つのロジックコーン（ＬＣ１，ＬＣ２）に対して異なる基板バイアスを与えるために、ウェル層の下層にＮ型分離層ＮＩＳＯを設けている。このような構造で半導体集積回路を構成し、Ｐ型ウェハの基板Ｐｓｕｂに対して基板バイアス制御することによって、ロジックコーン単位ごとにＭＯＳトランジスタの閾値電位を制御できる。

また、図３は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のチップの例である。この構造では、Ｐ型ウェハ基板Ｐｓｕｂの表面に酸化膜による絶縁層ＩＮＳが形成され、その上にＭＯＳトランジスタが構成されている。ロジックコーンＬＣ１、ＬＣ２の間は、絶縁分離層ＩＮＳで基板が分離されている。この構造を用いることにより、基板バイアス制御の対象となるロジックコーンの基板容量を低減することが可能になる。それゆえ、より容易にロジックコーンごとの基板バイアスを制御して、ＭＯＳトランジスタの閾値電位を制御することが可能となる。

また、図４は、いわゆるダブルゲート構造のＭＯＳトランジスタを備えたチップの例である。半導体基板表面に形成されたＭＯＳトランジスタにおいて、前記半導体基板表面に形成されたソース、ドレイン領域と、絶縁膜を介して形成された通常のゲート電極に加え、前記ソースおよびドレイン領域間にバックゲートが設けられた構造である。バックゲートに対してバイアスを印加することにより、ＭＯＳトランジスタの閾値電位の制御が可能になる。すなわち、基板バイアスを制御するのと同様に、ロジックコーンごとにＭＯＳトランジスタの閾値制御が可能になる。なお、この図では２次元構造でのダブルゲート構造を示したが、３次元構造のダブルゲート構造となるいわゆるＦｉｎ−ＦＥＴ構造においても同様に閾値電位の制御が可能である。

実施形態１では、図３または図４に示すチップ構造が採用された半導体集積回路に対して、基板電位を制御することによって、ＭＯＳトランジスタの閾値電位が制御される例を説明する。

基板供給電位切り替え部１１０は、スイッチ制御回路１１１、およびスイッチ回路１１２〜１１３を備え、入力されたトリガ信号に応じて、第１の基板供給線および第２の基板供給線の何れかからロジックコーン１０２に基板電位を供給するようになっている。なお、第１の基板供給線の電位は、ロジックコーンにおけるＭＯＳトランジスタのソース電位と同電位であり、第２の基板供給線の電位は、第１の基板供給線の電位よりも浅い基板電位（フォワードバイアス）を供給するように設定されている。

スイッチ制御回路１１１は、入力されたトリガ信号（信号ＳＮ１）がローレベル（以下Ｌレベルと記載する）の場合に、スイッチ回路１１３をオフ、スイッチ回路１１２をオンに制御して、第１の基板供給線の電位をロジックコーン１０２に供給し、入力されたトリガ信号がＨレベルの場合にスイッチ回路１１３をオン、スイッチ回路１１２をオフに制御して、第２の基板供給線から電位をロジックコーン１０２に供給するようになっている。

また、スイッチ制御回路１１１は、フォワードバイアスを供給している状態（スイッチ回路１１３がオンの状態）から、一定時間が経過すると、スイッチ回路１１３をオフ、スイッチ回路１１２をオンに戻すようになっている。前記の「一定時間」は、ロジックコーン１０２内の論理回路における信号伝播が完了する時間を考慮して設定する。

スイッチ回路１１２は、ロジックコーン１０２の基板供給ノード（後述）と、第１の基板供給線との間に接続されたスイッチであり、スイッチ制御回路１１１によって、上記のようにオン・オフが制御されるようになっている。ここで、基板供給ノードとは、図１ではＢＢＮ１であり、図２におけるｎｗｅｌｌやｐｗｅｌｌと接続される。

スイッチ回路１１３は、ロジックコーン１０２の基板供給ノードと、第２の基板供給線との間に接続されたスイッチであり、スイッチ制御回路１１１によって、上記のようにオン・オフが制御されるようになっている。

上記のスイッチ制御回路１１１やスイッチ回路１１２〜１１３は、具体的にはＭＯＳトランジスタで構成され、スイッチ回路１１２〜１１３は、ＭＯＳトランジスタのゲート電極の電圧が制御されることによってオン・オフが制御される。

基板供給電位切り替え部１２０は、基板供給電位切り替え部１１０と同一の構成であり、基板供給電位切り替え部１１０で入力されていた信号ＳＮ１の代わりに、トリガ信号として信号ＳＮ２が入力され、ロジックコーン１０３の基板供給ノード（図１におけるＢＢＮ２）に対して、第１の基板供給線および第２の基板供給線の何れかから基板電位を供給するようになっている。

具体的に基板供給電位切り替え部１２０は、スイッチ制御回路１２１、およびスイッチ回路１２２〜１２３を備え、スイッチ制御回路１２１、およびスイッチ回路１２２〜１２３は、それぞれ基板供給電位切り替え部１１０におけるスイッチ制御回路１１１、およびスイッチ回路１１２〜１１３と対応している。

なお、ロジックコーンの大きさと、基板供給電位切り替え部１１０・１２０の基板電位供給能力との関係を適切に設定することにより、各ロジックコーンにおける基板電位の遷移時間を調整することができる。すなわち、ロジックコーン１０１〜１０３の高速性を阻害することなく基板電位の制御を行える。

（半導体集積回路１００の動作）
上記の半導体集積回路１００の動作を図５のタイミングチャートに基づいて説明する。

図５に示す時刻Ｔ０においては、ロジックコーン１０１〜１０３にそれぞれ入力される信号ＳＮ０、ＳＮ１、ＳＮ２はＬレベルなので、各ロジックコーンは非動作状態にある。また、時刻Ｔ２までの初期状態では、ロジックコーン１０２の基板電位として、第１の基板供給線の電位（ロジックコーン１０２におけるＭＯＳトランジスタのソース電位と同電位）が基板供給電位切り替え部１１０を介して供給されている。

時刻Ｔ１で信号ＳＮ０がＨレベルへ変化すると、ロジックコーン１０１内の論理回路が所定の動作を行う。その結果、時刻Ｔ２でロジックコーン１０１が出力した信号ＳＮ１がＨレベルに変化する。これにより、スイッチ回路１１２〜１１３が切り替わり、第２の基板供給線の電位が選択されて、ロジックコーン１０２には第１の基板供給線の電位よりも浅い基板バイアス、いわゆるフォワードボディバイアスが供給される。基板にフォワードバイアスが供給されると、ロジックコーン１０２を構成するＭＯＳトランジスタの閾値電位が小さくなるため、高速動作が可能になる。

次いで、ロジックコーン１０２内の論理回路が所定の動作を行うことにより、時刻Ｔ３においてロジックコーン１０２が出力する信号ＳＮ２がＨレベルに変化する。これにより、スイッチ回路１２２〜１２３が切り替わり、第２の基板供給線が選択されて、ロジックコーン１０３の基板供給ノードＢＢＮ２にフォワードボディバイアスが供給される。基板供給ノードＢＢＮ２にフォワードボディバイアスが供給されると、ロジックコーン１０３は高速に動作を行うことが可能になる。

さらに信号ＳＮ１の遷移から一定時間が経過して時刻Ｔ４になると、スイッチ制御回路１１１によってスイッチ回路１１２〜１１３が再び切り替えられて、第１の基板供給線が選択される。これにより、ロジックコーン１０２におけるＭＯＳトランジスタのソース電位と同電位が基板供給ノードＢＢＮ１へ供給されて、基板にフォワードバイアスが供給されている状態よりも、ＭＯＳトランジスタの閾値電位が大きくなる。これにより、ロジックコーン１０２を構成するＭＯＳトランジスタのサブスレッショルド電流（リーク電流）が減少する。

閾値電圧が大きくなると、ロジックコーン１０２内の論理回路は高速動作できないが、ロジックコーン１０２内の論理回路の動作（信号伝播）は完了している。すなわち、ロジックコーン１０２はデータを保持するだけで良く、高速動作できないことは問題とならない。

信号ＳＮ２の遷移から一定時間が経過して時刻Ｔ６になると、同様にスイッチ制御回路１２１によってスイッチ回路１２２〜１２３が再び切り替えられて、第１の基板供給線が選択される。これにより、ロジックコーン１０３におけるリーク電流が減少する。

上記のように、本実施形態によれば、ロジックコーン単位で閾値電位が制御されるので、機能モジュール単位での消費電力の制御に比べ、より細かく消費電力の制御ができる。すなわち、高速動作を実現しつつ、機能モジュール内で動作していないロジックコーン（論理回路）の消費電力を削減できる。

なお、本実施形態では、基板バイアスの状態が上記のように２つの異なる電位状態を取る。このため、例えば前記第１の基板供給線の電位が−Ｖｄｄ、前記第２の基板供給線の電位が２Ｖｄｄといった場合には、基板供給電位切り替え部１１０・１２０では３Ｖｄｄに相当する広い電圧範囲を制御する必要がある。

通常、ロジックコーンは電源電圧Ｖｄｄとグランド電位ＧＮＤの間の電圧で使用されるため、薄めの膜厚のゲート絶縁膜によるトランジスタが用いられる（以下このようなトランジスタを「薄膜トランジスタ」という）。したがって、基板バイアスを制御するための回路（スイッチ制御回路１１１やスイッチ回路１１２等）を、前記のような３Ｖｄｄ相当の広い電圧範囲で動作させる場合には、薄膜トランジスタの耐圧を超えてしまい、ゲート絶縁膜の破壊やトランジスタの接合部の破壊を生じる可能性がある。

そこで、このような場合には、基板バイアスを制御するための回路には、ロジックコーンに用いられる薄膜トランジスタよりも厚いゲート絶縁膜のＭＯＳトランジスタを使用する必要がある（このようなトランジスタを「厚膜トランジスタ」という）。

具体的に本実施形態においては、基板供給電位切り替え部１１０を構成するスイッチ制御回路１１１、スイッチ回路１１２〜１１３、および基板供給電位切り替え部１２０を構成するスイッチ制御回路１２１、スイッチ回路１２２〜１２３を厚膜トランジスタで構成することにより、幅広い電圧範囲に対して耐圧保証できる回路構成となる。ただし、スイッチ制御回路１２１は、２Ｖｄｄ側を出力する回路と−Ｖｄｄ側を出力する回路を分離し、ゲートに３Ｖｄｄ相当のバイアスがかからないようにすれば、２Ｖｄｄの耐圧でも構成可能である。すなわち、スイッチ制御回路１２１は、スイッチ回路１２２〜１２３よりも薄いゲート絶縁膜のトランジスタで構成できる。

また、本実施形態においては説明を簡略化するため、ロジックコーンへの基板供給線を前記第１の基板供給線、および前記第２の基板供給線の２つとして説明したが、論理回路がＣＭＯＳで構成される場合には、ＰチャネルＭＯＳトランジスタ（以下ＰＭＯＳＴｒと表す）、ＮチャネルＭＯＳトランジスタ（以下ＮＭＯＳＴｒと表す）の基板電位を個別に制御することも可能である。その場合には、ＮＭＯＳＴｒ、ＰＭＯＳＴｒのそれぞれに、前記第１の基板供給線、第２の基板供給線となる１組ずつを設ければよい。

《発明の実施形態２》
図６は、本発明の実施形態２に係る半導体集積回路２００の構成を示すブロック図である。なお、以下に説明する各実施形態において、前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

半導体集積回路２００は、図６に示すように、実施形態１の半導体集積回路１００と比べ、基板供給電位切り替え部１１０および基板供給電位切り替え部１２０に入力されるトリガ信号が異なっている。すなわち半導体集積回路２００では、基板供給電位切り替え部１１０に対しては、信号ＳＮ１に代えて信号ＳＮ０がトリガ信号として入力されている。また、基板供給電位切り替え部１２０に対しては、信号ＳＮ２に代えて信号ＳＮ１がトリガ信号として入力されている。

上記の半導体集積回路２００の動作を図７のタイミングチャートに基づいて説明する。図７に示す時刻Ｔ０においては、ロジックコーン１０１〜１０３にそれぞれ入力される信号ＳＮ０、ＳＮ１、ＳＮ２はＬレベルなので、各ロジックコーンは非動作状態にある。また、時刻Ｔ１までの初期状態では、ロジックコーン１０２の基板電位として、基板供給電位切り替え部１１０によって第１の基板供給線の電位（ロジックコーン１０２におけるＭＯＳトランジスタのソース電位と同電位）が選択されている。

時刻Ｔ１で信号ＳＮ０がＨレベルへ遷移することにより、スイッチ回路１１２〜１１３が切り替わり、第２の基板供給線が選択される。これにより、基板電位としていわゆるフォワードボディバイアスが基板供給ノードＢＢＮ１に供給される。基板にフォワードバイアスが供給されると、ロジックコーンを構成するＭＯＳトランジスタの閾値電位が低くなるため、高速動作が可能となる。

そして、ロジックコーン１０１内の論理回路が信号ＳＮ０の遷移に応じ、所定の動作を行なうと、その結果、時刻Ｔ２でロジックコーン１０２の入力となる信号ＳＮ１がＨレベルに変化する。

時刻Ｔ２で信号ＳＮ１がＨレベルへ遷移することにより、スイッチ回路１２２〜１２３が切り替わり、第２の基板供給線が選択される。これにより、基板ノードＢＢＮ２にフォワードボディバイアスが供給されて、ロジックコーン１０３は高速に動作を行うことが可能になる。

次いで、ロジックコーン１０２内の論理回路が所定の動作を行うことにより、時刻Ｔ３において、ロジックコーン１０３の入力となる信号ＳＮ２がＨレベルに変化する。

そして、信号ＳＮ１の遷移から一定時間が経過した時刻Ｔ４になると、スイッチ制御回路１１１から出力されるスイッチ回路１１２〜１１３への制御信号が再び切り替わり、第１の基板供給線が選択される。これにより、ＭＯＳトランジスタのソース電位と同電位が基板ノードＢＢＮ１へ供給され、基板にフォワードバイアスが供給されている状態よりも、ＭＯＳトランジスタの閾値電位が大きくなる。これにより、ロジックコーン１０２を構成するＭＯＳトランジスタのサブスレッショルドリーク電流が減少する。

閾値電圧が大きくなると、ロジックコーン１０２内の論理回路は高速動作できないことになるが、ロジックコーン１０２内の論理回路の信号伝播は完了している。すなわちロジックコーン１０２は、データが保持するだけで良く、高速動作できないことは問題とならない。

同様に時刻Ｔ６では、スイッチ制御回路１２１によって、スイッチ回路１２２〜１２３が再び切り替わり、第１の基板供給線が選択される。これにより、ロジックコーン１０３はリーク電流が少ない状態（低リーク状態）へ移行する。

上記のように本実施形態では、基板電位の制御対象のロジックコーンよりも前段のロジックコーンに入力される信号をスイッチ制御回路のトリガ信号として使用するので、ロジックコーンが実際に動作するよりも前に閾値電位を制御できる。それゆえ、ロジックコーンの規模が小さく、ロジックコーンの動作がより短時間に終了するような場合にも、動作完了前に閾値電位を制御できる。すなわち、本実施形態はロジックコーンの規模をより小さくして、より細かく閾値制御を実現したい場合に適している。

《発明の実施形態３》
図８は、本発明の実施形態３に係る半導体集積回路３００の構成を示すブロック図である。同図に示すように半導体集積回路３００は、ロジックコーン１０１〜１０３、レベルシフタ３１１〜３１３、および電源供給電位切替え部３３０・３４０を備えて構成されている。

レベルシフタ３１１は、ロジックコーン１０１よりも前段のロジックコーン（図示せず）が出力した信号ＳＮ０を、ロジックコーン１０１の動作に適した電圧に変換して、信号ＳＮ１Ｂとしてロジックコーン１０１と電源供給電位切替え部３３０に出力するようになっている。

レベルシフタ３１２は、ロジックコーン１０１の出力をロジックコーン１０２の動作に適した電圧に変換した信号（信号ＳＮ１Ｂ）をロジックコーン１０２と電源供給電位切替え部３４０に出力するようになっている。

レベルシフタ３１３は、ロジックコーン１０２の出力をロジックコーン１０３の動作に適した電圧に変換した信号（信号ＳＮ２Ｂ）をロジックコーン１０３と、ロジックコーン１０３よりも後段の電源供給電位切替え部（図示せず）に出力するようになっている。

電源供給電位切替え部３３０は、スイッチ制御回路３３１、およびスイッチ回路３３２〜３３３を備え、入力されたトリガ信号（信号ＳＮ０Ｂ）に応じて、ＶＤＤＨ供給線およびＶＤＤＬ供給線の何れかからロジックコーン１０２に電源電位を供給するようになっている。なお、ＶＤＤＨ供給線から供給される電位は、ＶＤＤＬ供給線から供給される電位よりも低い電位である。

スイッチ制御回路３３１は、入力されたトリガ信号（信号ＳＮ０Ｂ）がＬレベルの場合に、スイッチ回路３３３をオフ、スイッチ回路３３２をオンに制御して、ＶＤＤＬ供給線の電位をロジックコーン１０２に供給し、入力されたトリガ信号がＨレベルの場合にスイッチ回路３３３をオン、スイッチ回路３３２をオフに制御して、ＶＤＤＨ供給線から電位をロジックコーン１０２に供給するようになっている。

また、スイッチ制御回路３３１は、ＶＤＤＨ供給線から電位を供給している状態（スイッチ回路３３３がオンの状態）から、一定時間経過すると、スイッチ回路３３３をオフ、スイッチ回路３３２をオンに戻すようになっている。このようにスイッチの状態を戻す時間は、ロジックコーン１０２における論理回路の信号伝播が完了する時間を考慮して設定する。

スイッチ回路３３２は、ロジックコーン１０２の電源供給ノード（図８におけるＶＶＮ０）と、ＶＤＤＬ供給線との間に接続されたスイッチであり、スイッチ制御回路３３１によって、上記のようにオン・オフが制御されるようになっている。また、スイッチ回路３３３は、ロジックコーン１０２の電源供給ノードと、ＶＤＤＨ供給線との間に接続されたスイッチであり、スイッチ制御回路３３１によって、上記のようにオン・オフが制御されるようになっている。

電源供給電位切替え部３４０は、電源供給電位切替え部３３０と同一の構成である。電源供給電位切替え部３４０は、電源供給電位切替え部３３０で入力されていた信号ＳＮ０Ｂの代わりに信号ＳＮ１Ｂが入力され、ロジックコーン１０３の電源供給ノード（図８におけるＶＶＮ１）に対して、ＶＤＤＨ供給線およびＶＤＤＬ供給線の何れかから電源電位を供給するようになっている。

具体的に電源供給電位切替え部３４０は、スイッチ制御回路３４１、およびスイッチ回路３４２〜３４３を備えている。スイッチ制御回路３４１、およびスイッチ回路３４２〜３４３は、それぞれ電源供給電位切替え部３３０におけるスイッチ制御回路３３１、およびスイッチ回路３３２〜３３３と対応している。

（半導体集積回路３００の動作）
上記の半導体集積回路３００の動作を図９のタイミングチャートに基づいて説明する。

図９に示す時刻Ｔ０においては、ロジックコーン１０１〜１０３へそれぞれ入力される信号ＳＮ０Ｂ、ＳＮ１Ｂ、およびＳＮ２ＢはＬレベルなので、各ロジックコーンは非動作状態にある。また、時刻Ｔ１までの初期状態では、ＶＤＤＬ供給線から電源電位が供給されている。

ここで、ＭＯＳトランジスタへの電源電位と回路遅延との関係、電源電位とリーク電流との関係をそれぞれ図１０に示す。同図に示すように、供給する電位を高くすればリーク電流は増大するものの遅延時間は小さくなり、逆に供給する電位を低くすればリーク電流は減少するものの遅延時間は大きくなるという性質を有している。すなわち、ＶＤＤＨ供給線から電源電位を供給している場合には、ＶＤＤＬ供給線から電源電位を供給する場合よりもリーク電流は大きいが、より高速に動作を行うことができる。

時刻Ｔ１でＳＮ０ＢがＨレベルへ変化すると、スイッチ回路３３２〜３３３が切り替わり、ロジックコーン１０２には、ＶＤＤＨ供給線から電源電位が供給される。

そして、ロジックコーン１０１内の論理回路がＳＮ０Ｂの変化に応じ、所定の動作を行なうと、その結果、時刻Ｔ２でロジックコーン１０１が出力する信号ＳＮ１がＨレベルに変化する。信号ＳＮ１は、レベルシフタ３１２によって、ロジックコーン１０２に適した電圧の信号（信号ＳＮ１Ｂ）に変換されて、スイッチ制御回路３４１とロジックコーン１０２とに出力される。

これにより、スイッチ回路３４２〜３４３が切り替わり、ロジックコーン１０３にはＶＤＤＨ供給線から電源電位が供給される。ロジックコーン１０３にＶＤＤＬ供給線よりも高い電位が供給されると、ロジックコーン１０３は、より高速に動作を行うことが可能になる。

次いで、ロジックコーン１０２内の論理回路が所定の動作を行うことにより、時刻Ｔ３においてロジックコーン１０２が出力する信号ＳＮ２がＨレベルに変化する。信号ＳＮ２は、レベルシフタ３１３によって、ロジックコーン１０３に適した電圧の信号（信号ＳＮ２Ｂ）に変換されて、ロジックコーン１０３と、ロジックコーン１０３よりも後段の電源供給電位切替え部（図示せず）に出力される。

さらに、ＳＮ１の遷移から一定時間が経過した時刻Ｔ４になると、スイッチ制御回路３３１によってスイッチ回路３３２〜３３３が再び切り替えられて、ＶＤＤＬ供給線から電源電位が供給される。これにより、ロジックコーン１０２を構成するＭＯＳトランジスタのサブスレッショルド電流（リーク電流）が減少する。

電源電位が低くなると、ロジックコーン１０２内の論理回路は高速動作できないことになるが、ロジックコーン１０２内の論理回路の動作（信号伝播）は完了している。すなわちロジックコーン１０２は、データが保持するだけで良く、高速動作できないことは問題とならない。

同様に時刻Ｔ５ではスイッチ制御回路３４１によって、スイッチ回路３４２〜３４３が再び切り替わり、ロジックコーン１０３にはＶＤＤＬ供給線から電源電位が供給される。これにより、ロジックコーン１０３はリーク電流が減少する。

上記のように、本実施形態によれば、ロジックコーン単位で電源電位が制御されるので、機能モジュール単位での消費電力の制御に比べ、より細かく消費電力の制御ができる。すなわち、高速動作を実現しつつ、機能モジュール内で動作していないロジックコーン（論理回路）の消費電力を削減できる。

しかも、電源電位の制御対象のロジックコーンよりも前段のロジックコーンに入力される信号をスイッチ制御回路のトリガ信号として使用するので、ロジックコーンが実際に動作する前に電源電位を制御できる。それゆえ、ロジックコーンの規模が小さく、ロジックコーンの動作がより短時間に終了するような場合にも、動作完了前に電源電位を制御できる。すなわち、本実施形態はロジックコーンの規模をより小さくして、より細かく電源電位の制御を実現したい場合に適している。

なお、本実施形態においては、各ロジックコーンの間にレベルシフタを設けることにより、ＶＤＤＨ供給線から供給する電源電位とＶＤＤＬ供給線から供給する電源電位とを任意の電源電圧に設定することができるが、これらの電位の差が小さい場合には、レベルシフタを省略してもよい。

また、トリガ信号としては、上記のように２つ前のロジックコーンが出力した信号だけではなく、例えば１つ前のロジックコーンが出力した信号を用いたり、複数のロジックコーンが出力した信号を用いたりすることが可能である。

《発明の実施形態４》
図１１は、本発明の実施形態４に係る半導体集積回路４００の構成を示すブロック図である。半導体集積回路４００は、各ロジックコーンの基板電位と電源電位の両方を制御する半導体集積回路の例である。

図１１に示すように、半導体集積回路２００と半導体集積回路３００とを組み合わせて構成されている。なお、半導体集積回路４００は、ＶＤＤＨ供給線とＶＤＤＬ供給線の電位の差が小さいため、レベルシフタ３１１〜３１３が省略されている例である。

半導体集積回路４００は、各ロジックコーンの基板電位と電源電位とが図１２のタイミングチャートに示すように制御される。各スイッチ回路の切り替えタイミング、基板電位、電源電位の遷移するタイミングは、半導体集積回路２００・３００と同様である。

一般に、トランジスタの閾値電位を下げると、電源電位が同じであれば動作速度は速くなる。すなわち、ロジックコーンが動作中に閾値電位を下げれば、電源電位を所定の電位まで下げても動作速度を維持できる。したがって本実施形態では、実施形態３の半導体集積回路３００よりも低い電位をＶＤＤＨ供給線から供給して、より低い消費電力で動作させることが可能になる。

すなわち、本実施形態によれば、単に半導体集積回路２００と半導体集積回路３００とによる消費電力削減の効果を足し合わせたよりも、より大きな消費電力削減の効果を得ることが可能になる。

《発明の実施形態５》
図１３は、本発明の実施形態５に係る半導体集積回路５００の構成を示すブロック図である。本実施形態は、実施形態２と比べ、ロジックコーンの動作が完了してから、基板バイアスを元の低リーク状態に戻すタイミングの制御の仕方が異なっている。半導体集積回路５００は、具体的には図１３に示すように、ロジックコーン１０１〜１０３、および基板供給電位切り替え部５１０・５２０を備えて構成されている。

基板供給電位切り替え部５１０は、スイッチ回路１１２〜１１３、およびスイッチ制御回路５１１を備え、入力された２つのトリガ信号（ＳＮ０およびＳＮ２）に応じて、第１の基板供給線および第２の基板供給線の何れかからロジックコーン１０２に基板電位を供給するようになっている。

具体的にはスイッチ制御回路５１１は、入力されたトリガ信号（信号ＳＮ０）がＬレベルの場合に、スイッチ回路１１３をオフ、スイッチ回路１１２をオンに制御して、第１の基板供給線の電位をロジックコーン１０２に供給し、入力されたトリガ信号がＨレベルの場合にスイッチ回路１１３をオン、スイッチ回路１１２をオフに制御して、第２の基板供給線から電位をロジックコーン１０２に供給するようになっている。

また、スイッチ制御回路５１１は、第２の基板供給線から電位を供給している状態（スイッチ回路１１３がオンの状態）の場合に、基板電位の制御対象となっているロジックコーン（すなわちロジックコーン１０２）が出力した信号（ＳＮ２）がＨレベルになった場合に、スイッチ回路１１３をオフ、スイッチ回路１１２をオンに戻すようになっている。

基板供給電位切り替え部５２０は、基板供給電位切り替え部５１０と同一の構成であり、基板供給電位切り替え部５１０で入力されていた信号ＳＮ０の代わりに信号ＳＮ１が入力され、信号ＳＮ２の代わりに信号ＳＮ３が入力されている。

具体的に基板供給電位切り替え部５２０は、スイッチ回路１２２〜１２３、およびスイッチ制御回路５２１を備えている。スイッチ回路１２２〜１２３、およびスイッチ制御回路５２１は、それぞれ基板供給電位切り替え部５１０におけるスイッチ回路１１２〜１１３、およびスイッチ制御回路５１１と対応している。

半導体集積回路５００は、各ロジックコーンの基板電位と電源電位とが図１４のタイミングチャートに示すように制御される。

すなわち、実施形態２の半導体集積回路２００と同様にして信号ＳＮ０をトリガにして、第２の基板供給線からロジックコーン１０２の基板にフォワードバイアスが供給される。これにより、ロジックコーン１０２を構成するＭＯＳトランジスタの閾値電位が低くなって、ロジックコーン１０２は高速動作が可能になる。

ロジックコーン１０２の動作が完了してＨレベルの信号ＳＮ２が出力されると、スイッチ制御回路５１１は、スイッチ回路１１２をオン、スイッチ回路１１３がオフに制御する。これにより第１の基板供給線から電位（ＭＯＳトランジスタのソース電位と同電位）が基板ノードＢＢＮ１へ供給される。すなわち、基板にフォワードバイアスが供給されている状態よりも、ＭＯＳトランジスタの閾値電位が大きくなり、ロジックコーン１０２を構成するＭＯＳトランジスタのサブスレッショルド電流が減少する。

同様にロジックコーン１０３においても、動作が完了してＨレベルの信号ＳＮ３が出力されると、基板供給電位切り替え部５２０によって、第１の基板供給線から電位が供給され、サブスレッショルド電流が減少する。

上記のように、実施形態１〜４では、ロジックコーンの動作が確実に終了する時間を予め見積って、低リーク状態に戻すタイミングを決めていたので、基板電位を戻すまでの時間に十分なマージンを設ける必要があった。しかし、本実施形態によれば、ロジックコーンが動作した結果得られる信号に基づいて、基板電位を低リーク状態に戻すので、より高速に低リーク状態に移行することができ、誤動作を起こす可能性がなく安定な半導体集積回路を実現できる。

なお、本実施形態においても、基板電位の代わりに電源電位を制御したり、あるいは基板電位と電源電位の両方を制御したりしてもよい。

《発明の実施形態６》
図１５は、本発明の実施形態６に係る半導体集積回路６００の構成を示すブロック図である。同図に示すように半導体集積回路６００は、ロジックコーン６０１ａ〜６０１ｄ・６０２ａ〜６０２ｃ・６０３ａ〜６０３ｂ・６０４、および基板供給電位切り替え部６１０を備えて構成されている。

各ロジックコーンは、実施形態１等におけるロジックコーン１０１と同様の論理回路の集合（回路群）であり、図１５に示すように入出力が接続されている。例えばロジックコーン６０２ａは、ロジックコーン６０１ａの出力した信号ＳＮ１ａ、およびロジックコーン６０１ｂの出力した信号ＳＮ１ｂのＬレベルからＨレベルへの遷移を受けて動作する。また、ロジックコーン６０３ａは、ロジックコーン６０２ａが出力した信号ＳＮ２ａ、およびロジックコーン６０２ｂが出力した信号ＳＮ２ｂのＬレベルからＨレベルへの遷移を受けて動作する。さらにロジックコーン６０４は、ロジックコーン６０３ａが出力した信号ＳＮ３ａ、およびロジックコーン６０３ｂが出力した信号ＳＮ３ｂのＬレベルからＨレベルへの遷移を受けて動作する。

すなわち、信号ＳＮ１ａがＨレベルへ遷移するとロジックコーン６０４が動作する確率が上がり、ＳＮ２ａがＨレベルへ遷移するとその確率がさらに上がるということである。

基板供給電位切り替え部６１０は、３つのトリガ信号（第１〜第３のトリガ信号）が入力され、入力されたトリガ信号の遷移に応じて、ロジックコーン６０４の基板電位を制御するようになっている。詳しくは、基板供給電位切り替え部６１０は、第１のトリガ信号がＨレベルへ遷移すると基板電位をＶ１に下げ、第２のトリガ信号がＨレベルへ遷移すると基板電位をＶ２に下げ、第３のトリガ信号がＨレベルへ遷移すると基板電位をＶ３に下げるようになっている。ただし、Ｖ１＞Ｖ２＞Ｖ３である。

本実施形態では、第１のトリガ信号として信号ＳＮ１ａ、第２のトリガ信号として信号ＳＮ２ａ、第３のトリガ信号として信号ＳＮ３ａが基板供給電位切り替え部６１０に入力されている。

また、基板供給電位切り替え部６１０は、基板電位の制御対象となっているロジックコーン（すなわちロジックコーン６０４）が出力した信号（ＳＮ４ａ）がＨレベルになった場合には、基板電位をＭＯＳトランジスタのソース電位と同電位に戻すようになっている。

上記の半導体集積回路６００では、図１６に示すように、信号ＳＮ１ａ、ＳＮ２ａ、およびＳＮ３ａは、この順番（すなわちロジックコーン６０４が動作する確率が上がる順）でＬレベルからＨレベルへ遷移する。したがって、ロジックコーン６０４の基板電位は、動作する確率が大きくなるほど、基板供給電位切り替え部６１０によって低く制御される。

すなわち本実施形態によれば、ロジックコーンが動作する確率が大きくなるのにしたがって、基板電位が段階的に制御されるので、ロジックコーンが実際に動作を開始する状態になった場合には、直ちに高速動作が可能な状態に移行できる。逆に、ロジックコーンの動作が開始されなかった場合には、基板電位を低リーク状態に戻しやすい。

なお、図１５の例では、ロジックコーン６０４のみに対して基板供給電位切り替え部６１０が設けられているが、他のロジックコーンに対しても基板供給電位切り替え部を設けてもよい。また、本実施形態においても、基板電位の代わりに電源電位を制御したり、あるいは基板電位と電源電位の両方を制御したりできる。

なお、上記の各実施形態で説明した信号のレベルとその意味との関係は例示であり、上記の例に限定されるものではない。

また、実施形態１、２、４、５、６を図４に示すいわゆるダブルゲート構造のＭＯＳトランジスタを備えたチップ構造の半導体集積回路に適用する場合には、基板供給電位切り替え部１１０や基板供給電位切り替え部１２０で、基板電位を制御する代わりにバックゲートの電位を制御すればよい。

また、実施形態１、２、４、５、６では、第１の基板供給線の電位がロジックコーンにおけるＭＯＳトランジスタのソース電位と同電位であり、第２の基板供給線の電位が浅い基板電位（フォワードバイアス）を供給する電位である例を示したが、第１の基板供給線の電位は、第２の基板供給線の基板供給レベルよりも浅い基板電位（フォワードバイアス）となる方向でなければよい。例えば、第１の基板供給線にソース電位よりも深い方向（いわゆるリバースバイアス）の電位を供給した場合には、よりサブスレッショルド電流を抑えることが可能になるため、リーク電流の削減効果がより増大するという効果を期待できる。

また、上記の各実施形態では基板電位や電源電位の切り替えをスイッチ回路で実現していたが、切替えの手段としてはこれに限定するものではない。例えば、小規模な電源回路やＤＡＣ（デジタルアナログ変換器）などで構成してもよい。この場合には、ロジックコーンごとに供給する電圧レベルを変換することにより、回路速度に応じて基板バイアス値を制御することが可能になる。

また、実施形態１〜５では、１つの入力信号の遷移に応じて基板電位や電源電位の制御を行なう例を説明したが、基板電位や電源電位の制御対象となっているロジックコーンが、複数のロジックコーンから信号を受けて動作する場合には、スイッチ制御回路へ複数のロジックコーンから信号を入力し、それらの信号の遷移に基づいて基板電位を切り替えるように基板供給電位切り替え部や電源供給電位切替え部を構成すればよい。

また、基板供給電位切り替え部や電源供給電位切替え部は、ロジックコーンの配列と平行して（すなわちロジックコーンの信号が伝播する方向に沿って）配置すれば、レイアウト上の余分な分離による面積増を回避できると同時に、より高速な閾値電位や電源電位の制御が可能になる。

また、各実施形態では、各機能モジュールがシステムクロックＣＬＫに同期して動作する同期システムの例を説明したが、非同期のシステムにおいて、上記の閾値電位や電源電位の制御を行なってもよい。非同期のシステムでは、機能モジュールに対するリクエスト信号に基づいて何れかのロジックコーンが動作を行い、そのロジックコーンの出力によって次のロジックコーンが動作する。すなわち、非同期のシステムにおいても各ロジックコーンの出力によって、同期システムと同様に、閾値電位や電源電位の制御を行なうことが可能である。

本発明に係る半導体集積回路は、高速動作を実現しつつ、機能モジュール内で動作していない論理回路の消費電力を削減できるという効果を有し、ＭＯＳトランジスタで構成された論理回路を有する半導体集積回路等として有用である。

実施形態１の半導体集積回路の構成を示すブロック図である。 ロジックコーン単位でＭＯＳトランジスタの閾値電位を制御できる半導体集積回路のチップ構造の例を示す図である。 ロジックコーン単位でＭＯＳトランジスタの閾値電位を制御できる半導体集積回路のチップ構造の他の例を示す図である。 バックゲートの電位を制御してＭＯＳトランジスタの閾値電位を制御できる半導体集積回路のチップ構造の他の例を示す図である。 実施形態１の半導体集積回路の動作状態を示すタイミングチャートである。 実施形態２の半導体集積回路の構成を示すブロック図である。 実施形態２の半導体集積回路の動作状態を示すタイミングチャートである。 実施形態３の半導体集積回路の構成を示すブロック図である。 実施形態３の半導体集積回路の動作状態を示すタイミングチャートである。 ＭＯＳトランジスタへの電源電位と回路遅延との関係、電源電位とリーク電流との関係を示す図である。 実施形態４の半導体集積回路の構成を示すブロック図である。 実施形態４の半導体集積回路の動作状態を示すタイミングチャートである。 実施形態５の半導体集積回路の構成を示すブロック図である。 実施形態５の半導体集積回路の動作状態を示すタイミングチャートである。 実施形態６の半導体集積回路の構成を示すブロック図である。 実施形態６の半導体集積回路の動作状態を示すタイミングチャートである。

符号の説明

１００ 半導体集積回路
１０１〜１０３ ロジックコーン
１１０ 基板供給電位切り替え部
１１１ スイッチ制御回路
１１２〜１１３ スイッチ回路
１２０ 基板供給電位切り替え部
１２１ スイッチ制御回路
１２２〜１２３ スイッチ回路
２００ 半導体集積回路
３００ 半導体集積回路
３１１〜３１３ レベルシフタ
３３０ 電源供給電位切替え部
３３１ スイッチ制御回路
３３２〜３３３ スイッチ回路
３４０ 電源供給電位切替え部
３４１ スイッチ制御回路
３４２〜３４３ スイッチ回路
４００ 半導体集積回路
５００ 半導体集積回路
５１０ 基板供給電位切り替え部
５１１ スイッチ制御回路
５２０ 基板供給電位切り替え部
５２１ スイッチ制御回路
６００ 半導体集積回路
６０１ａ〜６０１ｄ・６０２ａ〜６０２ｃ・６０３ａ〜６０３ｂ・６０４ ロジックコーン
６１０ 基板供給電位切り替え部

Claims (17)

1. ＭＯＳトランジスタを有する半導体集積回路であって、
   複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
   少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの基板電位を制御する電位切り替え部とを備え、
   前記ロジックコーンは、基板が相互に分離された構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
   前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの基板電位を、第１の基板バイアス供給電位および前記第１の基板バイアス供給電位よりも浅い第２の基板バイアス供給電位のうちの何れかに切り替えるように構成されていることを特徴とする半導体集積回路。
2. ＭＯＳトランジスタを有する半導体集積回路であって、
   複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
   少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの電源電位を制御する電位切り替え部とを備え、
   前記ロジックコーンは、電源が相互に分離された構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
   前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの電源電位を、第１の電源電位および前記第１の電源電位よりも低い第２の電源電位のうちの何れかに切り替えるように構成されていることを特徴とする半導体集積回路。
3. ＭＯＳトランジスタを有する半導体集積回路であって、
   複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
   少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンの基板電位および電源電位を制御する電位切り替え部とを備え、
   前記電位切り替え部は、基板電位を制御する際は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの基板電位を、第１の基板バイアス供給電位および前記第１の基板バイアス供給電位よりも浅い第２の基板バイアス供給電位のうちの何れかに切り替え、電源電位を制御する際は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンの電源電位を、第１の電源電位および前記第１の電源電位よりも低い第２の電源電位のうちの何れかに切り替えるように構成されていることを特徴とする半導体集積回路。
4. ＭＯＳトランジスタを有する半導体集積回路であって、
   複数の論理回路からなるロジックコーンを複数有する機能モジュールと、
   少なくとも１つの前記ロジックコーンと接続され、接続されたロジックコーンのバックゲート電圧を制御する電位切り替え部とを備え、
   前記ロジックコーンは、バックゲート電圧を互いに異なる電圧に制御できる構造を有し、所定の入力信号を受けて動作して、前記入力信号に応じた信号を出力するものであり、
   前記電位切り替え部は、何れかのロジックコーンが前記入力信号として出力した信号に応じて、接続されたロジックコーンのバックゲート電圧を、第１のバックゲート電圧および前記第１のバックゲート電圧よりも低い第２のバックゲート電圧のうちの何れかに切り替えるように構成されていることを特徴とする半導体集積回路。
5. 請求項２および請求項３のうちの何れか１項の半導体集積回路であって、
   さらに、前記ロジックコーンが出力した信号を前記入力信号として適した電圧に変換するレベルシフタを備えていることを特徴とする半導体集積回路。
6. 請求項１の半導体集積回路であって、
   前記電位切り替え部は、
   前記第１の基板バイアス供給電位および前記第２の基板バイアス供給電位のうちの何れかを選択するスイッチ回路と、
   何れかのロジックコーンが前記入力信号として出力した信号に応じて、前記スイッチ回路を切り替えるスイッチ制御回路と、
   を備えていることを特徴とする半導体集積回路。
7. 請求項２の半導体集積回路であって、
   前記電位切り替え部は、
   前記第１の電源電位および前記第２の電源電位のうちの何れかを選択するスイッチ回路と、
   何れかのロジックコーンが前記入力信号として出力した信号に応じて、前記スイッチ回路を切り替えるスイッチ制御回路と、
   を備えていることを特徴とする半導体集積回路。
8. 請求項６および請求項７のうちの何れか１項の半導体集積回路であって、
   前記スイッチ回路は、ＭＯＳトランジスタを含むものであり、
   前記スイッチ回路におけるＭＯＳトランジスタのゲート絶縁膜厚は、前記ロジックコーンを構成するＭＯＳトランジスタのゲート絶縁膜厚よりも厚いことを特徴とする半導体集積回路。
9. 請求項６および請求項７のうちの何れか１項の半導体集積回路であって、
   前記スイッチ回路および前記スイッチ制御回路は、ＭＯＳトランジスタを含むものであり、
   前記スイッチ制御回路におけるＭＯＳトランジスタのゲート絶縁膜厚は、前記スイッチ回路に含まれたＭＯＳトランジスタのゲート絶縁膜厚よりも薄いことを特徴とする半導体集積回路。
10. 請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
    前記電位切り替え部は、接続されたロジックコーンの動作が完了した際に、前記の切り替えを行なうように構成されていることを特徴とする半導体集積回路。
11. 請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
    前記電位切り替え部は、接続されたロジックコーンよりも前段のロジックコーンが出力した信号に応じて、前記の切り替えを行なうように構成されていることを特徴とする半導体集積回路。
12. 請求項１１の半導体集積回路であって、
    前記電位切り替え部は、接続されたロジックコーンよりも１つ前段のロジックコーンが出力した信号に応じて、前記の切り替えを行なうように構成されていることを特徴とする半導体集積回路。
13. 請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
    前記電位切り替え部は、接続されたロジックコーンよりも前段の複数のロジックコーンが出力した信号に応じて、
    前記の切り替えを段階的に行なうように構成されていることを特徴とする半導体集積回路。
14. 請求項１、請求項２、および請求項３のうちの何れか１項の半導体集積回路であって、
    シリコン・オン・インシュレータ（ＳＯＩ）構造の基板で構成されることを特徴とする半導体集積回路。
15. 請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
    前記電位切り替え部は、それぞれのロジックコーンと対応して設けられるとともに、前記複数のロジックコーンの配列に平行して配置されていることを特徴とする半導体集積回路。
16. ＭＯＳトランジスタを有する半導体集積回路であって、
    前記ＭＯＳトランジスタの活性化状態の遷移に応じて、前記ＭＯＳトランジスタの閾値電位または電源電位を変更することを特徴とする半導体集積回路。
17. 請求項１、請求項２、請求項３、および請求項４のうちの何れか１項の半導体集積回路であって、
    前記機能モジュールは、クロック信号に同期して動作するように構成され、
    前記ロジックコーンは、前記クロック信号の１サイクル内において、動作が完了するように構成されていることを特徴とする半導体集積回路。
    

Images