CN101060012A - 确定电阻存储单元的电阻状态的电路和方法 - Google Patents

确定电阻存储单元的电阻状态的电路和方法 Download PDF

Info

Publication number
CN101060012A
CN101060012A CNA2007100966411A CN200710096641A CN101060012A CN 101060012 A CN101060012 A CN 101060012A CN A2007100966411 A CNA2007100966411 A CN A2007100966411A CN 200710096641 A CN200710096641 A CN 200710096641A CN 101060012 A CN101060012 A CN 101060012A
Authority
CN
China
Prior art keywords
read
storage unit
circuit
current
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100966411A
Other languages
English (en)
Inventor
J·C·埃各尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101060012A publication Critical patent/CN101060012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种用于确定正被读取的电阻存储单元的电阻状态的方法和电路。该方法包括通过比较取决于正被读取的存储单元的电阻状态的电流和参考电流来确定正被读取的存储单元的电阻状态，参考电流取决于至少一个参考电阻存储单元的电阻状态。读取电路可被构造为比较两个电流。正被读取的存储单元的电阻状态指示由存储单元存储的数据位。

Description

确定电阻存储单元的电阻状态的电路和方法
技术领域
本发明涉及一种确定电阻存储单元的电阻状态的电路和方法。
背景技术
传统上，通过利用运算放大器比较取决于存储单元的电阻状态的电压和从参考电阻存储单元获得的参考电压，来确定电阻存储单元的电阻状态，以及由此的存储在电阻存储单元中的数据位。参考存储单元用于提供参考电压，因为它将受到与正被读取的单元相同的温度和电压影响，并且它通常将以与正被读取的单元类似的方式受制造公差的影响。
电阻存储单元具有被编程的电阻，以便当被访问时具有高电阻值或低电阻值。传统电阻存储单元的一个例子是PMC(可编程金属化单元)，其利用对固态电解质薄膜中金属的毫微数量的电化学控制。PMC可具有例如104欧姆的低电阻值和例如109欧姆的高电阻值。低电阻值可表示具有逻辑1值的数据位并且高电阻值可表示具有逻辑0值的数据位(反之亦然)。传统电阻存储单元的另一个例子是相变存储单元，其具有非晶体状态的高电阻值和结晶状态的低电阻值。加热器元件用于加热相变存储单元的可编程体积并将可编程体积设置为非晶体状态或结晶状态。
发明内容
公开了一种用于确定被读取的电阻存储单元的电阻状态的方法和电路。该方法和电路的操作基于通过比较取决于存储单元的电阻状态的电流和参考电流来确定存储单元的电阻状态。
附图说明
为了更全面的理解本发明及其优点，现在结合附图来参考下面的描述，其中：
图1是用于确定电阻存储单元的电阻状态的电路的基本框图；
图2是实现读取电路的第一实施例的电路的示意图；
图3是实现读取电路的第二实施例的电路的示意图；
图4是实现读取电路的第三实施例的电路的示意图；和
图5是实现读取电路的第四实施例的电路的示意图。
具体实施方式
在下面的描述中，PMC(可编程金属化单元)仅作为实现本发明时所使用的电阻存储单元的一个例子提及。但是，本发明不应当被理解为限制于与PMC来使用。相变存储单元以及例如其它类型的具有可编程电阻的存储单元也可被使用。
当PMC正被读取时，存储单元的电阻两端的电压通常保持在100mV到200mV的范围内。在正被读取的PMC具有例如为104欧姆的低电阻值的低电阻状态的情况下，流经存储器电阻的典型电流会是10μA。在PMC具有例如为109欧姆的高电阻值的高电阻状态的情况下，流经存储器电阻的典型电流会是100pA。在下面的描述中，低电阻状态被分配以表示具有逻辑1值的数据位并且高电阻状态被分配以表示具有逻辑0值的数据位，尽管可替换地做出相反的分配。
本发明基于通过比较流经正被读取的电阻存储单元的电流和参考电流来读取电阻存储单元的内容，参考电流例如取决于流经一个或多个参考电阻存储单元的电流。
图1是用于确定电阻存储单元105的电阻状态的电路100的基本框图。所存储的数据位是逻辑1或逻辑0，这取决于存储单元105的电阻106的电阻状态。例如，如果确定了电阻106处于低电阻状态，则电阻存储单元105存储逻辑1。比较装置，在本例中是读取电路145被提供，以比较支路D中的电流和支路E中的电流，以便确定存储单元105的电阻状态，和由此的在其中存储的数据位。支路D中的电流取决于流经存储单元105的电流Icel1，并且因此取决于存储单元105的电阻106的值。分支E中的电流是参考电流Iref。一个或多个参考电阻存储单元110、115用作为用于提供参考电流Iref的装置。参考电阻存储单元110、115将经受与正被读取的存储单元106相同的温度、电压和电流影响，并通常将以与正被读取的存储单元105类似的方式受制造公差的影响。
参考电流Iref可取决于流经仅一个参考电阻存储单元的电阻的电流。例如，参考电流Iref可取决于流经参考电阻存储单元110的电阻111的电流I1。在该情况下，参考电阻存储单元110例如被设置为具有低电阻值。
当在特殊技术或实现方式中使用的电阻存储单元的高和低电阻状态具有相隔不是太大的电阻值时，流经处于低电阻状态的存储单元的电流与流经处于高电阻状态的存储单元的电流不会相差很大的量。在该情况下，通过使用两个参考电阻存储单元110、115来获得参考电流Iref是有利的。参考电流Iref因此将取决于流经参考电阻存储单元110的电流I1并还将取决于流经参考电阻存储单元115的电流I2。参考电阻存储单元115被设置为具有高电阻状态，其在本例中已经被分配有逻辑值0。参考电流Iref例如简单地等于流经参考电阻存储单元110和115的电流的总和，但是，该总和在某些情况下可与适当的因子相乘。实际上，流经参考电阻存储单元110、115中一个或两者的电流可与适当的因子相乘。重要的方面是就是简单地去获得参考电流Iref，参考电流Iref能与取决于流经存储单元105的电流Icell的电流比较，以使得存储单元105的电阻状态和由此的在存储单元105中存储的数据位能够被可靠地确定。
读取电路145根据支路D中的电流大小和支路E中的电流大小之间的关系来提供输出信号，out_n，支路E中的电流是参考电流Iref。如果读取电路145发现支路D中的电流高于参考电流Iref，则输出信号out_n指示存储器单元105具有低电阻状态并且存储具有逻辑1值的数据位。但是，如果读取电路145发现支路D中的电流低于参考电流Iref，则输出信号out_n指示存储器单元105具有高电阻状态并且存储具有逻辑0值的数据位。应当阐明的，读取电路145基本地用作为电流比较器，并且本领域技术人员现在应当能够以许多不同方式构造读取电路145。在本文中稍后提供了构造读取电路145的四个特殊例子。但是，本发明不应当被理解为限制于这些例子。
电流反射镜155可用于将流经存储单元105的电阻106的电流Icell反射到读取电路145的支路D中。因此，电流反射镜155用作为用于将电流Icell馈送到读取电路145的装置。类似地，电流反射镜135可用于将流经参考电阻存储单元110的电阻111的电流I1反射到读取电路145的另一条支路E中。因此，电流反射镜135用作为用于将电流I1馈送到读取电路145的装置。当可选择地提供第二参考电阻存储单元115时，电流反射镜140可被提供用来将流经第二参考电阻存储单元115的电阻116的电流I2反射到读取电路145的支路E中，使得支路E中的参考电流Iref将是来自电流反射镜135和电流反射镜140的电流的总和。电流反射镜140因此用作为用于将电流I2馈送到读取电路145的装置。电流反射镜155、电流反射镜135和电流反射镜140的反射系数应当被选择成以使读取电路145能够清楚地确定支路D中的电流较大还是支路E中的参考电流Iref较大的方式来合作。以这种方式，在存储单元105中存储的数据位可被清楚地确定。
取决于正被使用的特殊电阻存储单元，可能需要提供电平移动器。例如，当PMC正被使用时，PMC的电阻两端的电压通常需要被限制为在100mV到200mV的范围内。电平移动器装置，具体的为电平移动器120、125和130已经为此目的被提供。通过移动每个电阻存储单元105、110和115与相应电流反射镜155、135和140之间的电压，每个电阻存储单元105、110和115的电阻106、111和116两端的电压可被限制到想要的值。电平移动器120、125和130可被设计成包括选择晶体管，用于访问电阻存储单元105、110和115。包括选择晶体管的电平移动器设计可类似于在DRAM(动态随机访问存储器)中使用的传统设计。选择晶体管的栅极可连接到字线并且选择晶体管的漏极可连接到位线。
可选地，还可能将恒定电流添加到流经参考电阻存储单元110、115和要读取的存储单元105的电流。例如，可添加恒定电流，以使其流经支路B和C中的电流反射镜135、155到接地，并且在一个选择中还经过支路A中的电流反射镜140到接地，以便增加电流反射镜(135、155和可能的140)以及读取电路145中的电流。在理论上，这会加速读取电路145中的评估。但是当添加这种恒定电流时，存在风险，即流经支路D和E的所评估电流仅仅稍微不同并且零和一之间的安全判断所需的评估因此将变长。这种附加的恒定电流还可在其它位置被添加，例如直接添加到读取电路145的支路D和E。
反相器160可被提供用来驱动更高的电容负载。在由于读取电路145的特殊实现而必要的一些情况下，反相器160可将输出(out)拉到芯片的满逻辑电平。
下面将提供读取电路145的四个特殊实施例145A、145B、145C和145D。这些实施例仅仅作为例子提供并且本发明不应被理解为必须限制于使用这些特殊实施例。在所有实施例中，类似的电路组件将用相同的参考标记来表示。
这些读取电路145A、145B、145C和145D可用少量晶体管来实现，使得电路布局可放置在比较小和窄的网格中。因此，存储器芯片可包括多个足以使大量单元被并行读取且放大的信号被切换到数据总线上的读取电路145A、145B、145C或145D。类似于在传统DRAM中配置的读取放大器，例如，对于每四个位线在布局中提供一个读取电路145A、145B、145C或145D。当与为实现传统运算放大器所要求的区域比较，读取电路145A、145B、145C和145D的每一个使用芯片上相对小的区域。读取电路145A、145B、145C和145D可以十分简单地实现，且大的晶体管不是降低电压偏移误差所需要的，这却是例如当使用传统运算放大器时从电阻存储单元读取数据位所需要的。芯片的满逻辑电平或非常接近该电平的电平在每个读取电路145A、145B、145C和145D的输出处获得，并且为此不需要附加的电平移动器。
图2是用于确定电阻存储单元105的电阻状态的电路100A的示意图。电路100A实现用于读取电阻存储单元105的读取电路145A的第一示例实施例。利用NFET N32和N33来将读取电路145A构造为电流反射镜，并用点划线来表示。
由PFET P21和P22形成的反射镜将流经参考单元110的电流I1反射到读取电路145A的支路E中。可选地，由PFET P11和P12形成的电流反射镜将流经参考单元115的电流I2附加地反射到读取电路145A的支路E中。由PFET P31和P32形成的电流反射镜将流经电阻存储单元105的电流Icell反射到读取电路145A的支路D中。在该实施例中，由PFET P31和P32形成的电流反射镜具有1∶1的反射率。读取电路145A接着利用1∶2的反射率将来自支路D的流Icell反射到输出支路E中。
PFET P32和P22反抗读取电路145A的NFET N32和N33，使得当仅使用一个参考单元110时，读取电路145A的节点Z将被拉到分配给逻辑0的电压或分配给逻辑1的电压，这取决于流经电阻存储单元105的电流Icell的两倍是否大于流经参考单元110的电流I1。在当使用两个参考单元的情况下，读取电路145A的节点Z将被拉到分配给逻辑0的电压或分配给逻辑1的电压，这取决于流经电阻存储单元105的电流Icell的两倍是否大于分别流经参考单元110和115的电流I1和I2的总和。
反射率的其它组合也是可能的。由PFET P31和P32形成的反射镜和由NFET N32和N33形成的反射镜例如合作提供由电流反射镜P21和P22提供的放大系数的至少1.5倍、例如2倍(并且也可能是P11和P12放大系数的2倍)。
由提供给读取电路145A的较小电流确定流经支路E的最大电流。在当逻辑1存储在电阻存储单元105中时的情况下，由10μA的参考电流限制从N32反射到N33的电流，其在使用PMC时为20μA。在当逻辑0存储在电阻存储单元105中时的情况下，从N32反射到N33的电流限制流经支路E大约为200pA的电流，从N32反射到N33的电流在使用PMC时大约为200pA。
反相器160可被提供用来驱动更高的电容负载并可将输出(out)拉到芯片的满逻辑电平，同时提供最小泄漏电流。这可能对于通过将节点Z预充电到位于分配给逻辑0和逻辑1的电位间的中间电位来加速开关时间是有利的，但是在该情况下，切换可被要求为对高泄漏电流的测量。一个或多个未示出的开关晶体管可用来接通和关断由N32和N33形成的电流反射镜。
图3是用于确定电阻存储单元105的电阻状态的电路100B的示意图。电路100B实现用于读取电阻存储单元105的读取电路145B的第二示例实施例。读取电路145B包括NFET N31和N22，它们以与在电平移动器中连接这种晶体管类似的方式被交叉耦合。
取决于支路D中的电流较大还是支路E中的电流较大，节点Y和Z中的一个将被拉到分配给逻辑1的电压。NFET N31和N22的交叉耦合将引起节点Y和Z中的另一个同时被拉到分配给逻辑0的电压。由于充电到逻辑1电压的支路中的NFET被关断，所以放大倍数增加。由于电流只能流过一个分支D或E，所以还减小了电流。由PFET P31和P32形成的电流反射镜的反射率已经被设置为1∶2。其它反射率可被使用，例如1∶1.5。可替换地，所有电流反射镜的反射率可被调整到适当的值，只要读取电路145B可区分反射到支路D中的电流和支路E中的参考电流。
提供了一个或多个未示出的晶体管，用来接通读取电路145B，以便读取存储单元105。这可能对于预充电节点Y和Z到逻辑0电压、逻辑1电压、或到逻辑0和逻辑1电压之间的电平是有利的，以便加速电路145B的开关时间。但是，在该情况下，所需要的是提供开关以避免当电路100B被关断时的高泄漏电流。此外，通过使用一个或多个适当的晶体管来关断NFET N31和N22来防止泄漏电流。
图4是用于确定电阻存储单元105的电阻状态的电路100C的示意图。电路100C实现用于读取电阻存储单元105的读取电路145C的第三示例实施例。读取电路145C基于读出放大器——时钟控制锁存器——其在DRAM(动态随机访问存储器)中使用。在节点Z上获得存储器芯片的满电压电平，因此不需要为此目的提供电平移动器。由P33、N34和P23、N23形成的反相器的交叉耦合能够有高的放大倍数和速度。读取电路145C使小的晶体管能够在与利用运行放大器的实现比较时使用，因为降低电压偏移误差不需要大的晶体管。
由PFET P31和P32形成的电流反射镜将流经电阻存储单元105的电流Icell反射到读取电路145C的支路D中。该反射镜例如具有用于增加反射到支路D的电流的反射率。在该示例实施例中，反射率已经被设置为1∶2。反射率可以更高，例如1∶3，或更低，例如1∶1.5，只要读取电路145C可区分来自电阻存储单元105的反射电流和来自参考单元110或单元110和115的反射电流。还可能使读取电路145C能够通过设置由P21和P22形成的电流反射镜的反射率以及还可能由P11和P12形成的电流反射镜的反射率来区别反射电流，以相对于流经参考单元的电流来降低一个或多个反射电流的值。
当PMC正被读取时，参考电阻存储单元110存储逻辑1，其对应于大约104欧姆的参考值。流经参考电阻存储单元110的电流将因此处于大于10μA的范围内。
电平移动器120、125和130可被设计成包括选择晶体管，用来以类似于DRAM中使用的设计的方式来访问存储单元105、110和115。选择晶体管的栅极可连接到字线并且选择晶体管的漏极可连接到位线。
当一个参考单元110用于提供参考电流时，读取电路145C的节点Z将被拉到分配给逻辑0或逻辑1的电压，这取决于流经电阻存储单元105的电流Icell的两倍是否大于流经参考单元110的电流I1。当使用两个参考单元110、115时，读取电路145C的节点Z将被拉到分配给逻辑0或逻辑1的电压，这取决于流经电阻存储单元105的电流Icell的两倍是否大于流经参考单元110的电流I1和流经参考单元115的电流I2的总和。
晶体管P99和输入信号en_n被用于将读取电路145C接通和关断。当读取电路145C被关断时，晶体管N98和N99可用于将每个节点Y和Z放置到定义的电压值，使得当读取电路145C被接通时，读取电路145C从定义的电压值开始。定义的电压值例如可以是零伏特或分配给逻辑0和逻辑1的电压之间中间的电压。信号EQ和NFET N35用于均衡节点Y和Z。
节点Z处的输出信号out_n被拉到分配给逻辑0或逻辑1的电压，这取决于电阻存储单元105的电流Icell的两倍是小于参考电流Iref还是大于参考电流Iref，参考电流Iref从参考存储单元110或参考存储单元110和115获得。晶体管P33和N34以及晶体管P23和N23分别的交叉耦合同时引起相应的其它节点Z或Y更强烈地被拉到零。由于在被充电到逻辑1的支路中的NFET，N34或N23被关断，所以放大倍数增加，并且因为在每个支路中关断了一个晶体管，所以还减小了电流。
可在节点Z处提供反相器160以进一步放大输出信号。该反相器160可驱动更高的电容负载。
图5是用于确定电阻存储单元105的电阻状态的电路100D的示意图。电路100D实现用于读取电阻存储单元105的读取电路145D的第四示例实施例。读取电路145D类似于读取电路145C被构造，但是附加地还具有由N122和N123形成的减法电路和由N133和N132形成的减法电路。在本例中已经使用仅一个参考电阻存储单元110。
由PFET P21和P22b形成的电流反射镜将流经参考电阻存储单元110的电流I1反射到读取电路145D的支路G中。由PFET P21和P22a形成的电流反射镜将流经参考电阻存储单元110的电流I1反射到读取电路145D的支路F中。由PFET P31和P32b形成的电流反射镜具有1∶2的反射率并将流经正被读取的电阻存储单元105的电流Icell反射到支路D中。由PFET P31和P32a形成的电流反射镜具有1∶2的反射率并将流经正被读取的电阻存储单元105的电流Icell反射到支路E中。
一个减法电路由NFET N122和N123形成，其将电流I1反射到支路E中，其中从电流Icell中减去电流I1。另一个减法电路由NFET N132和N133形成，其将电流Icell反射到支路F中，其中从电流I1中减去电流Icell。
交叉耦合引起读取电路145D的节点Y和Z之间的电压差变得更大。节点Y和Z中的一个被拉得靠近正电源电压，而节点Y和Z的另一个被拉得靠近接地。如果2*Icell＞I1，则支路E(节点Y)将被向上拉得靠近正电源电压并且支路F(节点Z)将被拉得靠近接地。如果I1＞2*Icell，则支路F将被向上拉得靠近正电源电压并且支路E将被拉得靠近接地。读取电路145D的该实施例的一个优点在于，拉到接地的节点不仅会由读取电路145D向下拉，还会由N122、N123或N133和N132形成的减法电路向下拉，即使是当读取电路145D还没有被接通时。
晶体管P99和输入信号en_n被用于将读取电路145D接通和关断。当读取电路145D被关断时，晶体管N98和N99可用于将每个节点Y和Z放置到定义的电压值，使得当读取电路145D被接通时，读取电路145D从定义的电压值开始。定义的电压值例如可以是零伏特或逻辑0和逻辑1之间中间的电压。信号EQ和NFET N35用于均衡节点Y和Z。可在节点Z处提供反相器160以驱动更高的电容负载。

Claims (33)

1.一种确定电阻存储单元的电阻状态的方法，该方法包括：
通过比较取决于正被读取的存储单元的电阻状态的电流和参考电流来确定正被读取的存储单元的电阻状态；
正被读取的存储单元的电阻状态指示由正被读取的存储单元存储的数据位。
2.根据权利要求1的方法，还包括：取决于至少一个参考电阻存储单元的电阻状态来获得参考电流。
3.根据权利要求2的方法，其中从由可编程金属化单元和相变存储单元构成的组中选择正被读取的存储单元和参考存储单元。
4.根据权利要求1的方法，还包括：取决于被设置为低电阻值的第一参考电阻存储单元的电阻状态和相对于第一参考电阻存储单元的低电阻值设置为高电阻值的第二参考电阻存储单元的电阻状态，来获得参考电流。
5.根据权利要求1的方法，还包括：
利用第一电流反射镜将取决于正被读取的存储单元的电阻状态的电流馈送到读取电路中；
利用第二电流反射镜将参考电流馈送到读取电路中，参考电流取决于至少一个参考电阻存储单元的电阻状态；和
使用读取电路来执行比较步骤。
6.根据权利要求5的方法，其中第一电流反射镜具有与第二电流反射镜不同的电流反射率。
7.根据权利要求5的方法，其中读取电路包括电流反射镜，该电流反射镜包括馈送有取决于正被读取的存储单元的电阻状态的电流的第一支路和馈送有参考电流的第二支路。
8.根据权利要求5的方法，其中读取电路包括多个交叉耦合的场效应晶体管。
9.根据权利要求5的方法，还包括：
利用第一电平移动器来移动正被读取的存储单元和第一电流反射镜之间的电压；和
利用第二电平移动器来移动参考存储单元和第二电流反射镜之间的电压。
10.根据权利要求1的方法，还包括：
通过从流经正被读取的存储单元的电流中减去流经参考存储单元的电流来获得取决于正被读取的存储单元的电阻状态的电流；和
通过从流经参考存储单元的电流中减去流经正被读取的存储单元的电流来获得参考电流。
11.一种确定电阻存储单元的电阻状态的方法，该方法包括：
利用第一电流反射镜将取决于正被读取的存储单元的电阻状态的电流馈送到读取电路中；
利用至少一个第二电流反射镜将参考电流馈送到读取电路中，参考电流取决于至少一个参考电阻存储单元的电阻状态；
使用第一电平移动器来限制正被读取的存储单元两端的电压；
使用至少一个第二电平移动器来限制参考存储单元两端的电压；和
使用读取电路通过比较参考电流和取决于正被读取的存储单元的电阻状态的电流，来确定正被读取的存储单元的电阻状态，正被读取的存储单元的电阻状态指示由正被读取的存储单元存储的数据位。
12.根据权利要求11的方法，其中从由可编程金属化单元和相变存储单元构成的组中选择正被读取的存储单元和参考存储单元。
13.根据权利要求11的方法，还包括：
取决于被设置为低电阻值的第一参考电阻存储单元的电阻状态和相对于第一参考电阻存储单元的低电阻值设置为高电阻值的第二参考电阻存储单元的电阻状态，来获得参考电流。
14.根据权利要求11的方法，其中读取电路包括电流反射镜，该电流反射镜包括馈送有参考电流的一个支路和馈送有取决于正被读取的存储单元的电阻状态的电流的另一支路；并且
其中读取电路包括从馈送有参考电流的支路获得指示数据的输出信号。
15.根据权利要求11的方法，其中读取电路包括多个交叉耦合的场效应晶体管。
16.根据权利要求11的方法，还包括：
通过从流经正被读取的存储单元的电流中减去流经参考存储单元的电流来获得取决于正被读取的存储单元的电阻状态的电流；和
通过从流经参考存储单元的电流中减去流经正被读取的存储单元的电流来获得参考电流。
17.一种存储电路，包括：
电阻存储单元；
至少一个参考电阻存储单元；和
读取电路，具有耦合到电阻存储单元的第一输入端和耦合到至少一个参考电阻存储单元的第二输入端，该读取电路还包括基于来自参考电阻存储单元的参考电流和取决于存储单元的电阻状态的电流之间的关系来承载输出信号的输出端。
18.根据权利要求17的电路，还包括：
第一电流反射镜，耦合在电阻存储单元和读取电路的第一输入端之间；和
第二电流反射镜，耦合在至少一个参考电阻存储单元和读取电路的第二输入端之间。
19.根据权利要求18的电路，还包括：
第一电平移动器，耦合在电阻存储单元和读取电路的第一输入端之间；和
第二电平移动器，耦合在至少一个参考电阻存储单元和读取电路的第二输入端之间。
20.根据权利要求17的电路，其中读取电路包括提供输出信号的电流反射镜，该电流反射镜包括馈送有取决于正被读取的存储单元的电阻状态的电流的第一支路和馈送有参考电流的第二支路。
21.根据权利要求17的电路，其中读取电路包括多个交叉耦合的场效应晶体管。
22、根据权利要求17的电路，其中电阻存储单元包括可编程金属化单元或相变存储单元，并且其中至少一个参考电阻存储单元包括可编程金属化单元或相变存储单元。
23.根据权利要求17的电路，其中读取电路包括：
用于从取决于存储单元的电阻状态的电流中减去参考电流的减法电路；和
用于从参考电流中减去取决于存储单元的电阻状态的电流的减法电路。
24.一种存储电路，包括：
电阻存储单元；
至少一个参考电阻存储单元；
读取电路，用于基于来自至少一个参考电阻存储单元的参考电流和取决于存储单元的电阻状态的电流之间的关系来提供输出信号；
第一电流反射镜，用于将取决于正被读取的存储单元的电阻状态的电流馈送到读取电路中；
第二电流反射镜，用于将参考电流馈送到读取电路中；
第一电平移动器，用于移动正被读取的存储单元和第一电流反射镜之间的电压；和
第二电平移动器，用于移动至少一个参考电阻存储单元和第二电流反射镜之间的电压。
25.根据权利要求24的电路，其中读取电路包括提供输出信号的电流反射镜，并且其中该提供输出信号的电流反射镜包括馈送有参考电流的第一支路和馈送有取决于正被读取的存储单元的电阻状态的电流的第二支路。
26.根据权利要求24的电路，其中读取电路包括多个交叉耦合的场效应晶体管。
27.根据权利要求24的电路，其中读取电路包括：
具有控制端的第一NFET、具有控制端的第二NFET、具有控制端的第一PFET、和具有控制端的第二PFET；
第一节点，连接第一NFET、第一PFET、第二NFET的控制端、和第二PFET的控制端；和
第二节点，连接第二NFET、第二PFET、第一NFET的控制端、和第一PFET的控制端；
第一节点被馈送有取决于正被读取的存储单元的电阻状态的电流；和
第二节点被馈送有参考电流。
28.根据权利要求24的电路，其中读取电路包括：
用于从取决于正被读取的存储单元的电阻状态的电流中减去参考电流的减法电路；和
用于从参考电流中减去取决于正被读取的存储单元的电阻状态的电流的减法电路。
29.根据权利要求24的电路，其中电阻存储单元包括可编程金属化单元或相变存储单元，并且其中至少一个参考电阻存储单元包括可编程金属化单元或相变存储单元。
30.一种用于确定正被读取的电阻存储单元的电阻状态的电路，包括：
用于提供参考电流的装置；和
比较装置，用于基于参考电流和取决于正被读取的存储单元的电阻状态的电流之间的关系来提供输出信号。
31.根据权利要求30的电路，还包括：
用于将取决于正被读取的存储单元的电阻状态的电流馈送到读取电路中的装置；和
用于将参考电流馈送到读取电路中的装置。
32.根据权利要求30的电路，还包括：
至少一个参考电阻存储单元，形成至少一部分的用于提供参考电流的装置；
电平移动装置，用于移动正被读取的存储单元和用于馈送取决于正被读取的存储单元的电阻状态的电流的装置之间的电压；和
电平移动装置，用来移动至少一个参考存储单元和用于将参考电流馈送到读取电路中的装置之间的电压。
33.根据权利要求30的电路，其中存储单元包括可编程金属化单元或相变存储单元，并且其中用于提供参考电流的装置包括至少一个可编程金属化单元或至少一个相变存储单元。
CNA2007100966411A 2006-04-19 2007-04-19 确定电阻存储单元的电阻状态的电路和方法 Pending CN101060012A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/406,803 US7495971B2 (en) 2006-04-19 2006-04-19 Circuit and a method of determining the resistive state of a resistive memory cell
US11/406803 2006-04-19

Publications (1)

Publication Number Publication Date
CN101060012A true CN101060012A (zh) 2007-10-24

Family

ID=38325485

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100966411A Pending CN101060012A (zh) 2006-04-19 2007-04-19 确定电阻存储单元的电阻状态的电路和方法

Country Status (6)

Country Link
US (1) US7495971B2 (zh)
EP (1) EP1847999B1 (zh)
JP (2) JP2007294092A (zh)
KR (1) KR100876740B1 (zh)
CN (1) CN101060012A (zh)
DE (1) DE102006028107A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077745A (zh) * 2012-12-24 2013-05-01 上海宏力半导体制造有限公司 存储单元的读取电路和存储器
CN103366790A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
CN108780658A (zh) * 2016-03-30 2018-11-09 高通股份有限公司 用于存储器位单元中的动态读取操作的延迟保持器电路的泄漏感知型激活控制
CN114300015A (zh) * 2021-12-30 2022-04-08 厦门半导体工业技术研发有限公司 存内数据处理电路及阻变存储器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495971B2 (en) 2006-04-19 2009-02-24 Infineon Technologies Ag Circuit and a method of determining the resistive state of a resistive memory cell
TWI298886B (en) * 2006-07-06 2008-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
JP4896830B2 (ja) * 2007-07-03 2012-03-14 株式会社東芝 磁気ランダムアクセスメモリ
TWI367485B (en) * 2007-09-21 2012-07-01 Higgs Opl Capital Llc Device controlling phase change storage element and method of increasing reliability of phase change storage element
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
US8271855B2 (en) * 2008-12-22 2012-09-18 Unity Semiconductor Corporation Memory scrubbing in third dimension memory
US8437171B1 (en) 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
WO2013015768A1 (en) * 2011-07-22 2013-01-31 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
KR102049306B1 (ko) * 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
TWI490864B (zh) * 2012-01-18 2015-07-01 Winbond Electronics Corp 電阻式記憶體
US9305643B2 (en) 2012-03-27 2016-04-05 Adesto Technologies Corporation Solid electrolyte based memory devices and methods having adaptable read threshold levels
US9208870B2 (en) 2012-09-13 2015-12-08 Adesto Technologies Corporation Multi-port memory devices and methods having programmable impedance elements
WO2014100024A1 (en) * 2012-12-18 2014-06-26 The Regents Of The University Of Michigan Resistive memory structure for single or multi-bit data storage
US9343147B2 (en) * 2013-03-08 2016-05-17 Microship Technology Incorporated Resistive random access memory (ReRAM) and conductive bridging random access memory (CBRAM) cross coupled fuse and read method and system
KR102150469B1 (ko) * 2014-04-04 2020-09-02 에스케이하이닉스 주식회사 저항성 메모리 장치
KR20150144550A (ko) 2014-06-17 2015-12-28 삼성전자주식회사 온-칩 저항 측정 회로 및 이를 포함하는 저항성 메모리 장치
JP6613630B2 (ja) * 2015-06-01 2019-12-04 凸版印刷株式会社 半導体集積回路
TWI611043B (zh) 2015-08-04 2018-01-11 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及記錄媒體
US10490270B2 (en) 2015-10-28 2019-11-26 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
US10984861B1 (en) 2017-07-12 2021-04-20 Adesto Technologies Corporation Reference circuits and methods for resistive memories

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2698998B1 (fr) * 1992-12-09 1995-02-03 Sgs Thomson Microelectronics Mémoire eeprom organisée en mots de plusieurs bits.
US6219290B1 (en) * 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
JP4066638B2 (ja) * 2000-11-27 2008-03-26 株式会社日立製作所 半導体装置
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
US6597598B1 (en) * 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US6621729B1 (en) 2002-06-28 2003-09-16 Motorola, Inc. Sense amplifier incorporating a symmetric midpoint reference
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
US6972989B2 (en) * 2003-10-10 2005-12-06 Infincon Technologies Ag Reference current distribution in MRAM devices
US7057924B2 (en) * 2004-01-15 2006-06-06 Infineon Technologies Ag Precharging the write path of an MRAM device for fast write operation
DE102004018715B3 (de) 2004-04-17 2005-11-17 Infineon Technologies Ag Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
US6972985B2 (en) * 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
US7495971B2 (en) 2006-04-19 2009-02-24 Infineon Technologies Ag Circuit and a method of determining the resistive state of a resistive memory cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366790A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
CN103077745A (zh) * 2012-12-24 2013-05-01 上海宏力半导体制造有限公司 存储单元的读取电路和存储器
CN108780658A (zh) * 2016-03-30 2018-11-09 高通股份有限公司 用于存储器位单元中的动态读取操作的延迟保持器电路的泄漏感知型激活控制
CN108780658B (zh) * 2016-03-30 2022-05-03 高通股份有限公司 用于存储器位单元中的动态读取操作的延迟保持器电路的泄漏感知型激活控制
CN114300015A (zh) * 2021-12-30 2022-04-08 厦门半导体工业技术研发有限公司 存内数据处理电路及阻变存储器

Also Published As

Publication number Publication date
EP1847999A2 (en) 2007-10-24
KR20070103691A (ko) 2007-10-24
US20070247892A1 (en) 2007-10-25
JP2007294092A (ja) 2007-11-08
EP1847999A9 (en) 2011-06-15
DE102006028107A1 (de) 2007-10-25
EP1847999A3 (en) 2008-05-07
EP1847999B1 (en) 2011-11-09
JP2011096364A (ja) 2011-05-12
US7495971B2 (en) 2009-02-24
KR100876740B1 (ko) 2009-01-09

Similar Documents

Publication Publication Date Title
CN101060012A (zh) 确定电阻存储单元的电阻状态的电路和方法
JP4859835B2 (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
US7272034B1 (en) Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272035B1 (en) Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7885131B2 (en) Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
US6128239A (en) MRAM device including analog sense amplifiers
US7596014B2 (en) Semiconductor device
US7668000B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US8654595B2 (en) Nonvolatile memory device with a clamping voltage generation circuit for compensating the variations in memory cell parameters
CN1162863C (zh) 具有单元电阻及对单元电阻估值的装置的磁电阻存储器
KR20190053854A (ko) Mos 트랜지스터 오프셋-상쇄 차동 전류-래치형 감지 증폭기
US20050105329A1 (en) Serial transistor-cell array architecture
KR101674907B1 (ko) 중간점 레퍼런스를 포함하는 랜덤 액세스 메모리 아키텍처
US7616488B2 (en) Current or voltage measurement circuit, sense circuit, semiconductor non-volatile memory, and differential amplifier
CN108630270B (zh) 非易失性半导体存储装置
Cheng et al. A high-speed current mode sense amplifier for Spin-Torque Transfer Magnetic Random Access Memory
CN107851451B (zh) 阻变型存储器
KR20190047610A (ko) 자기 터널 접합 기반의 메모리 디바이스
US6980455B2 (en) Remote sensed pre-amplifier for cross-point arrays
US10741255B1 (en) Sense amplifier reusing same elements for evaluating reference device and memory cells
CN111755044B (zh) 磁性存储器的读出电路及磁性存储器
Mustafa et al. Comparison of three different architectures for active resistive memories
CN1197088C (zh) 具有钳位电路的半导体集成电路装置
US20230091134A1 (en) Semiconductor memory device
JP2023074969A (ja) 半導体記憶装置、及び、半導体記憶装置の制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071024