CN101052933B

CN101052933B - 基准电路

Info

Publication number: CN101052933B
Application number: CN2004800441812A
Authority: CN
Inventors: 伊凡·科奇涅; 亚历山大·马卡罗夫
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2004-10-08
Filing date: 2004-10-08
Publication date: 2011-02-16
Anticipated expiration: 2024-10-08
Also published as: WO2006038057A1; CN101052933A; JP2008516328A; US20080048634A1; EP1810108A1; US7710096B2; WO2006038057A8

Abstract

一种基准电路(200，300)包括：第一电流发生器，其包括可操作地连接到第二晶体管(Q2，222)的第一晶体管(Q1，220)，并具有与该基准电路的正温度相关性对应的各基极电流(IbQ1，IbQ2)。电阻(r3 228)可操作地连接于该第一电流发生器并被布置来提供与该基准电路的负温度相关性对应的第二电流(Ir3)。第二电流发生器(m4224)可操作地连接于该电阻和该第一电流发生器，其产生作为该第二电流(Ir3)和基极电流(IbQ1，IbQ2)的总和的组合电流(I2)。以这种方式，曲率补偿的电压和/或电流基准电路的输出电压基本是线性的，并基本与该电路的工作温度无关。

Description

基准电路

技术领域

本发明涉及电压和电流基准电路。本发明可应用于，但不限于，提供独立于温度的、曲率补偿子带隙电压和电流基准的基准电路和布置。

背景技术

在多种电子电路中需要电压基准电路，以提供可靠的电压值。特别地，这种电路通常被设计为确保使得可靠的电压值基本独立于电子电路中的任何温度变化或对电子电路中元件的温度变化作用。值得注意的是，电压基准的温度稳定性因此成为关键因素。在某些电子电路中这是特别关键的，例如对于未来通信产品和技术，例如芯片上系统技术，其中要求所有数据获取函数的精确度。

在本发明的领域中，已知带隙电压基准用于产生非常接近于半导体带隙电压的输出电压。对于硅，该值约为1.2V。因此，可以理解对于硅的子带隙电压低于1.2V。

一般地，存在两个公知的基本要件(component)用于产生带隙电压基准输出。这种电子电路的第一要件通常是具有负温度系数的直接偏置二极管，例如双极型结型晶体管(BJT)装置的基极-发射极电压。这种电子电路的第二要件是直接偏置二极管的电压差，用于提供与绝对温度电压成比例的输出。这样，通过以合适的比例布置这些元件的输出，这些输出的总和能够提供几乎与温度无关的电压差。值得注意的，在当前的电子电路中，这种情况下的带隙电压基准的输出电压约为1.2V。

不幸的是，双极型晶体管的基极-发射极电压不随晶体管温度线性地改变。因此，以上述方式仅将两个元件相加的简单的带隙电路具有输出抛物线曲率响应和二阶温度相关性是公知的。因此，为了增加电压基准的温度稳定性，通常应用二阶补偿电路。

在正向偏置(forward-biased)的双极型晶体管的基极-发射极电压的温度相关性中可以看到电压基准的温度相关性，如方程式(1)所示：

Vbe = Vg 0 - (Vg 0 - {Vbe}_{R}) \frac{T}{T_{R}} - (n - x) \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (1)

其中：

Vg0：是硅的带隙电压，外推至开氏“0”度，

VbeR：是温度Tr下的基极-发射极电压，

T：是工作温度，

T_R：是基准温度，

n：是取决于过程但不取决于温度的参数，

x：如果偏置电流为PTAT且在该电流与温度无关时变为“0”，则x等于1，即，如果流经二极管的电流与温度无关，则Vbe根据其自身的温度参数而改变。在流经二极管的电流取决于温度的情况下，则Vbe根据其自身以及电流温度参数而改变。这样，如果偏置电流与温度成线性比例，则x＝1，如果偏置电流与温度无关，则x＝0。

k：玻尔兹曼(Boltzmann)常数，

q：电子电荷。

可以看到，(1)中的第一项是常量，第二项是温度的线性函数，最后一项是非线性函数。在一阶带隙基准电路中，通常仅(1)中的线性(第二)项得以补偿。(1)中的非线性项不被补偿，从而产生输出抛物线曲率。

图1示出常规的一阶带隙基准电路的示意图100，其中假定输出电压Vref 125具有准确的一阶温度补偿。该电路由基于Q1 120、Q2 122、m4 124、r1 126和电流镜110、112的具有正和负温度相关性的电流发生器组成。该电路进一步包括基于电阻器r2和作为二极管的Q3的输出级130。Q1 120产生具有负温度相关性的电流。Q1 120和Q2 122间的Vbe的差施加于电阻器r1 126。结果Q2的发射极电流与delta Vbe成比例，除以r1 126，并具有正温度相关性。

电流镜m1 110、m2 112和晶体管Q1 120、Q2 122以及m4 124产生负反馈，以补偿Q1 120的集电极电流和m1 110的漏极电流。电流镜m2 112和m3 114产生与Q2 122的集电极电流成比例的m3漏极电流。晶体管m4 124和电流镜m5 116、m6 118形成与Q1 120和Q2 122的基极电流成比例的m6漏极电流。m3 114和m6 118的漏极电流流经输出级，从而在具有负的温度相关性的二极管Q3和具有正的温度相关性的电阻器r2上产生电压降。在其温度系数彼此相等的情况下，则对输出电压(125)进行温度补偿。

准确的一阶温度补偿由下式表示：

V_{refBG} = Vg 0 - (n - x) \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (2)

其中：

VrefBG：是带隙基准的输出电压。

因此，常规带隙基准输出电压125约为Vgo，Vgo约为1.2V，具有式(2)中的非线性项引起的几毫伏(mV)的抛物线曲率。

但是，高性能电子设备特别是便携式通信设备的趋势是，需要使用1.5V或更低的电源电压。这样，在本发明的内容中，对于使用电池供电的便携式设备，例如音频播放器或照相机，1.5V是用于电池电压源(例如“A”型)的初始电压。如果电池是不能充电的，则该电压降至1V以下。

美国专利6157245描述了一种一起使用具有不同温度相关性的三电流的产生并使用准确曲率补偿方法的电路。美国专利6157245指出了该电路的显著缺陷，即它提出了五个“精确(critically)匹配”kohm电阻器-22.35，244.0，319.08，937.1和99.9。大电阻比率(达1∶42)和大范围的比率(从1∶4.5直到1∶42)是会有问题的，且预期会发生电阻器的过度误匹配。

此外，试图准确并精确匹配五个电阻器的修整(trimming)处理对于要实际使用的电路而言变得过于昂贵。因此，这种电路对批量生产的装置是非常不实用的。

P.Malcovati等人的题为“Curvature-Compensated BiCMOSBandgap with 1-V Supply Voltage(具有1V电源电压的曲率补偿的BiCMOS带隙)”的论文，载于IEEE Solid-State Circuits(固态电路)期刊第36卷第7期，2001年7月出版，第1076-1081页，也提出了一种复杂的电路，该电路包括运算放大器、五个精确匹配的电阻器以及三个精确匹配的双极型晶体管组。

这样，在本发明的领域中，需要这样的子带隙电压基准，其能够产生1.2V的若干分之几带隙，特别是与目前的子带隙电压基准相比具有温度稳定性。

发明内容

因此，本发明的优选实施例意图以单独的或任意组合的方式更好地减轻、缓和或消除一个或多个上述缺陷。

根据本发明，提供了一种如所附权利要求书所述的基准电路。

附图说明

图1示出了常规的一阶带隙电压基准电路的公知的示意图。

下面将参照附图详细描述本发明的典型实施例，其中：

图2示出采用根据本发明实施例的发明概念的一阶子带隙电压基准电路的示意图；

图3示出采用根据本发明的增强实施例的发明概念的二阶(准确曲率补偿的)子带隙电压基准电路的示意图；

图4示出一阶子带隙电压基准对准确曲率补偿的子带隙电压基准的典型曲线图；

图5示出使用本发明的电路的基准电压分布图；

图6示出对于利用本发明的电路测量的两个不同样本的基准电压对温度的图；以及

图7示出对于利用本发明的电路测量的两个不同样本的修整的基准电压对温度的图。

具体实施方式

参照改进子带隙电压基准电路的设计和操作描述本发明的优选实施例。但是，这里描述的发明点同样适用于子带隙电流基准电路，这也在本发明的考虑范围内。

特别地，在图1的现有技术的电路中，输出电压受二极管Q3上的电压降的限制，该输出电压不能减小到由二极管尺寸和流经的电流确定的值(通常为0.6V-0.8V)。但是，本发明的优选实施例提出了一种电路，该电路提供与电阻器r2和电流值I1、I2成比例的输出电压。以这种方式，通过对r2、I1和I2选择合适的值，可调整输出电压低于0.6V。

本发明的优选实施例由双极型和CMOS晶体管电路组成，以获得子带隙基准的直接(straightforward)曲率补偿。特别地，这些子电路以这样的方式组合，即基准的输出电压变成基本线性并与工作温度无关。可以设想这里描述的发明概念可同样应用于纯双极型电路配置，因为其基本上基于双极型二极管的指数温度相关性Vbe。

本发明的优选实施例提出了产生三电流的各个子电路。第一电流与绝对温度成比例。第二电流与双极型晶体管的基极-发射极电压成比例。第三电流与基极-发射极电压中的非线性项成比例并取决于温度。特别地，以这样的比率提供这些电流，即其总和在一阶方式和二阶方式两者中皆与温度无关。三电流的总和用于通过输出电阻器提供与温度无关的输出电压。

图2示出所提出的子带隙电压基准电路200的简化布局图。图2所示的电路包括PTAT电流发生器和Vbe/R电流发生器220、222，电流镜210-218以及具有接地的电阻器r2 230的输出级。PTAT电流发生器包括NPN晶体管Q1 220和Q2 222，电阻器r1 226，NMOS晶体管m4 224和有源电流镜电路CM1 210、212和214。

电阻器r3 228产生与Q1 220的Vbe除以电阻器r3 228的值成比例的电流。结果m4 224的漏极电流I2为Q1 220、Q2 222和电阻器r3 228的基极的总和。因此电流I1和I2具有正和负的温度相关性。流经电阻器r2 230的电流I1和I2均产生在带隙范围内成比例的输出电压225。

电流镜电路CM1迫使晶体管Q1和Q2的集电极电流相等(通常，Q1和Q2的集电极电流的关系为M∶K)。PTAT电流的表达式是从基极-发射极电压对集电极电流的相关性得出的。

特别地，图2的电流布局图比图1的公知电路相比提供了一些新的和增强的特征：

(i)通过改变电阻器r2的值而不影响电路的温度稳定性，基准电压可自由调整至从零(地电位)直到Vcc(电源电压电位)的任意方便的值。

(ii)可容易地获得简单的温度补偿电流基准。如果移除电阻器r2，则可以在该电路的输出端获得源电流。有利的是，利用NPN或NMOS电流镜可产生灌电流(sink current)。

(iii)图2的子带隙电压基准可通过准确的曲率补偿网络容易地“升级”，如下所述。这样可基本改善电路的温度稳定性。

下面提出应用于本发明优选实施例的准确的曲率补偿的描述。

常规的一阶带隙基准的输出电压可表示如下：

Ic = Ics \cdot ([\exp \frac{Vbe}{m \cdot Vt}] - 1) \approx Ics \cdot \exp \frac{Vbe}{m \cdot Vt}; (Vbe > > Vt) - - - (3)

其中：

Ics是集电极饱和电流，

“m”是非理想因子，

Vt是热电压，Vt＝kT/q，并可表示为(假定Icqi＝IcQ2＝I1)：

I 1 = \frac{1}{r 1} \cdot \frac{k \cdot T}{q} \cdot \ln N, - - - (4)

其中：

I1是PTAT电流，

N是Q2和Q1的发射极面积比。

根据图2，Vbe/R电流发生器包括带有电阻器r1 226、电阻器r3228、NMOS晶体管m4 224和电流镜电路CM2 216、218的NPN晶体管Q1 220和Q2 222。这样，Vbe/R电流发生器产生如下输出电流：

I 2 = \frac{{Vbe}_{Q 1}}{r 3} + {Ib}_{Q 1} + {Ib}_{Q 2} - - - (5)

其中：

I2为Vbe/R电流，

VbeQ1为晶体管Q1 220的基极-发射极电压，

IbQ1和IbQ2分别为为晶体管Q1 220和Q2 222的基极电流。

比较图1和图2的电路，可以看到图1的晶体管m4 124仅用作“betahelper(电流增益辅助)”，向Q1 120和Q2 122提供基极驱动。但是，有利的是，图2电路中的晶体管m4 224提供了附加的功能，即Vbe/R电流产生。这样，图2的晶体管m4 224执行两个功能：

(i)产生负温度电流；

(ii)提供Q1、Q2基极电流以同时补偿非线性。

因此，功能集成，即优选实施例中m4增加的功能性，是产生该装置性能的新性质的关键因素，且不会使电路设计过于复杂。特别地，图2中的电流I1和I2以这样的比例相加，即在一阶中其总和与温度无关。假定：

(VbeQ1/r3)＞＞(IbQ1+IbQ2)，

则温度无关性的条件由方程式(1)、(4)、(5)得出，如方程式(6)所示：

r 3 = \frac{r 1 \cdot e \cdot q}{k \cdot \ln N}, e = \frac{Vg 0 - {Vbe}_{Q 1 R}}{T_{R}} - - - (6)

其中：

“e”是基极-发射极电压的线性化温度系数，

VbeQ1R是温度T_R下晶体管Q1的基极-发射极电压。

电流I1和I2的总和流经输出电阻器r2，产生与温度无关的电压降(一阶)：

V_{refSBG} = \frac{r 2}{r 3} \cdot (Vg 0 - (n - x) \frac{k \cdot T}{q} \ln (\frac{T}{T_{R}})) - - - (7)

其中：

VrefsBG是子带隙基准的输出电压。

这样，所提出的一阶子带隙基准的输出电压为VrefsBG*r2/r3，具有类似的由方程式(7)的非线性项引起的抛物线曲率。一阶子带隙基准的输出电压的典型的温度相关性如图4所示。

下面参考图3，图中示出了本发明的二阶补偿电路的增强实施例的简化示意图。总的来说，图3所示的电路类似于图2所示的电路，但具有附加的补偿网络。附加的网络包括PMOS晶体管m7和m8 340，二极管连接的双极型晶体管Q3 330和电阻器r4 350。为了实现准确的曲率补偿，所有这些附加的元件以图3所示的方式组合，如前面所述。

根据方程式(1)，被方程式(4)的PTAT电流I1偏置的图2的晶体管Q1的基极-发射极电压，如下式给出：

{Vbe}_{Q 1} = V_{A} = Vg 0 - (Vg 0 - {Vbe}_{Q 1 R}) \cdot \frac{T}{T_{R}} - (n - 1) \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (8)

其中：

由于偏置电流是PTAT，故“x”等于“1”。

在该增强实施例中，二极管连接的双极型晶体管Q3被三电流I1、I2、I3的总和偏置。I1和I2的总和在一阶与温度无关(如方程式(4)、(5)、(6)所示)。如下所述，电流I3增加了三电流I1、I2、I3的总和的温度相关性。这样，晶体管Q3的基极-发射极电压以下式给出：

{Vbe}_{Q 3} = V_{B} = Vg 0 - (Vg 0 - {Vbe}_{Q 3 R}) \cdot \frac{T}{T_{R}} - n \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (9)

其中：

由于偏置电流与温度无关，故“x”等于“0”。

Q1和Q3的基极-发射极电压之差可由方程式(8)、(9)得出：

V_{A} - V_{B} = ({Vbe}_{Q 1 R} - {Vbe}_{Q 3 R}) \cdot \frac{T}{T_{R}} + \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (10)

其中：

VbeQ1R是温度T_R下晶体管Q1的基极-发射极电压，

VbeQ3R是温度T_R下晶体管Q3的基极-发射极电压。

如果方程式(10)的第一项等于零，Q1和Q3的基极-发射极电压之差仅与必须补偿的曲率电压成比例。

为了使VbeQ1R和VbeQ3R的值相等，Q1和Q3在基准温度下的发射极电流密度必须相等。流经Q1的电流为I1。流经Q3的电流为I1+I2(一阶)。但是，T＝T_R时I2＝I1。这样，使VbeQ1R和VbeQ3R的值相等的最简单的方式是将Q3用作两个并联的Q1晶体管，如图3所示。

这样，

V_{A} - V_{B} = \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (11)

方程式(11)所示的电压差施加于电阻器r4管脚，从而产生非线性电流I3：

I 3 = \frac{1}{r 4} \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) - - - (12)

在图2中，由于电流镜电路CM2，非线性电流I3和Vbe/R电流I2的总和流经晶体管m4和输出电阻器r2。这样，由于晶体管m4也参与非线性电流的产生，因此产生新的附加功能。

利用方程式(1)、(4)、(5)、(6)、(12)，现在可以得出基准电压的表达式：

V_{ref} = r 2 \cdot (I 1 + I 2 + I 3)

= r 2 \cdot (\frac{Vg 0}{r 3} - \frac{1}{r 3} \cdot (n - 1) \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) + \frac{1}{r 4} \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}})) - - - (13)

特别地，在方程式(13)中存在两个非线性项。根据本发明的优选实施例，当方程式(13)中的两个非线性项被消去时，可得到准确的曲率补偿：

\frac{1}{r 3} \cdot (n - 1) \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) = \frac{1}{r 4} \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{T}{T_{R}}) &RightArrow; - - - (14)

\frac{1}{r 3} \cdot (n - 1) = \frac{1}{r 4} &RightArrow; r 4 = \frac{r 3}{(n - 1)}

方程式(14)的表达式描述了对图3所示的子带隙电压基准的准确直接的曲率补偿的条件。如前面所述，“n”为与温度无关的过程参数，典型地具有“3.6”至“4.0”的范围内的值。

在方程式(14)中定义的条件下，基准电压的表达式因此变为：

V_{ref} = \frac{r 2}{r 3} \cdot Vg 0 - - - (15)

其中：

Vref为曲率补偿的子带隙基准的输出电压。

因此，从方程式(15)可以看到准确的曲率补偿技术，如本发明所提议的，在理论水平上基本消除了所有温度相关项和对数项。基准电压通过电阻器比率确定，有利地最低限度地受到该电阻实际值的影响。

下面参照图4至图7，从实现所述准确曲率补偿的方法的电路获得实验结果。该结果从以亚微米BiCMOS技术(SmartMOS 5HV+)实现的电路中获得。有利地，所提出的电路的实际实现达到2.9ppm/K的温度系数和-76dB的电源拒绝率(power supply rejection ratio)，而不需要用于曲率补偿的运算放大器或复杂电路。为了获得这样的低温度系数，使用4位线性和2位对数(非线性)修整电路。

下面参照图4，曲线图400示出一阶子带隙电压基准410的基准电压对采用根据本发明优选实施例的发明概念的准确曲率补偿的子带隙电压基准420。

在图4中，准确曲率补偿的子带隙电压基准的曲线图400示出曲率补偿的电压基准420的温度稳定性显著超出了未补偿的电压基准410的稳定性。

特别地，非预测的曲率410具有非抛物线特性，这可能是由热泄漏电流引起的(本领域技术人员可以理解这可包括在实际晶体管模型中)。因此，本领域技术人员还可以理解不同的误差和非理想情况，例如在电流镜中或在晶体管发射极区域中电压或面积不匹配，或者电阻器不匹配或温度系数也可引起其它不可预知的曲率误差。

下面参照图5，分布图500示出利用根据本发明的准确的曲率补偿方法的电路的基准电压的量。图5的分布图500示出对于默认修整状态在室温下测量的20个样本，其中该样本从相同的晶片中提取。实际上，分布图500示出发明概念起作用且可以产生精确的子带隙基准电压。然后估算该基准分布的平均值和标准偏差。

下面参照图6，图600示出在修整前基准电压对温度的实验结果。该图示出在温度范围上测量的三修整选择。第一个图包括在默认数目之上的附加四修整步骤610，第二个图包括默认数目的修整步骤620，第三个图包括比默认数目少四的修整步骤630。

从图6可以看到，在默认的非线性修整条件620下，该曲率仍未完全补偿。因此，优选实施非线性修整步骤，以获得基准电压的最小的温度系数。在采用根据前面所述的发明概念的准确的修整方法之后，该图说明对于基准电压的非线性和线性元件，可获得最小的温度系数。

下面参照图7，利用根据本发明的电路示出了对于两个不同的测量样本，修整了的基准电压对温度的图700。示出了三组样本710、720、730，其分别代表最小温度补偿(TC)点附近的线性修整步骤“N+1”、“N”、“N-1”。从图7可以看到，基准电压的抛物线曲率被完全消除。

本领域技术人员可以理解，尽管以上描述已经参照正金属氧化物半导体(PMOS)晶体管技术进行说明，但是可以用具有合适特性的PNP双极型晶体管技术代替PMOS器件。类似地，本领域技术人员可以理解NPN双极型晶体管(或实际上的HBT NPN晶体管)可代替上述负金属氧化物半导体(NMOS)晶体管。

因此，总的来说，公知的现有技术的基准电路包括产生具有正温度相关性并流经输出级的单一电流。相反地，本发明的优选实施例提出了产生两个电流(一个具有正的温度相关性，一个具有负的温度相关性，如图2)或产生三电流(具有附加的曲率补偿的电流)以产生与温度无关的(优选是曲率补偿的)输出电压。

将理解，上述基准电路及其操作目的是提供以下优点中的一个或多个：

(i)由于实现了某些功能集成，优选的电路仅使用三个精确匹配(critically matched)的电阻器，其比例优选为1∶3∶10；

(ii)优选的电路不使用运算放大器或其它复杂电路来获得直接的曲率补偿；

(iii)用于产生第一电流发生器的第二电流和基极电流(IbQ1，IbQ2)的总和的优选电路，提供基本与该电路的工作温度无关的该基准电路的输出电压；

(iv)可将该输出电压自由调节至从接地电位至电源电压电位的任意方便的值，而不改变该电路的温度稳定性；

(v)曲率补偿网络的提供使基准电路的输出电压补偿输出电压的非线性，并基本与该电路的工作温度无关；

(vi)由于最小电源电压可低于1.2V，因此其不限于输出电压值。

上面描述了本发明实施例的特定的和优选的实施方式，很清楚，本领域技术人员能够容易地应用发明概念的变化和修改。

特别地，可以理解，为了清楚起见，以上描述已经参照处理系统的不同的功能单元说明了本发明的实施例。但是，很明显，可以利用在不同功能单元之间的任何合适的功能分布而不偏离本发明。因此，参照特定功能单元仅被视为对提供所述功能的合适方法的参考，而不代表严格的逻辑或物理结构、组织或分割。

Claims

1.一种采用曲率补偿的基准电路(200，300)，包括：

第一电流发生器，其包括第一晶体管(Q1，220)并具有与该基准电路的正温度相关性对应的各基极电流(IbQ1，IbQ2)，该第一晶体管(Q1，220)包括操作连接到第二晶体管(Q2，222)基极端的基极端；

该基准电路特征在于：

第一电阻(r3228)，其操作连接到该第一电流发生器并被布置来提供与该基准电路的负温度相关性对应的第二电流(Ir3)；以及

第二电流发生器(m4224)，其操作连接到该电阻和该第一电流发生器，该第二电流发生器(m4224)产生作为该第二电流(Ir3)、第一晶体管(Q1)的基极电流和第二晶体管(Q2)的基极电流(IbQ1，IbQ2)、和流过第二电阻器(r4350)的第三电流(Ir4)的总和的组合电流(I2)，

其中该第一晶体管(Q1)和第二晶体管(Q2)的基极电流(IbQ1，IbQ2)、该第二电流(Ir3)、和该第三电流(Ir4)的总和被输入到包括第二电阻器(r4350)的曲率补偿网络(Q3330、r4350)，其中该曲率补偿网络(Q3330、r4350)产生与该基准电路(200，300)输出电压(Vref225，325)中的非线性项成比例的非线性电流，从而补偿该输出电压(225，325)中的非线性。

2.根据权利要求1的基准电路(200，300)，其特征进一步在于：该基极电流(IbQ1，IbQ2)、第二电流(Ir3)、和第三电流(Ir4)的总和被输入到输出电阻器(r2)，从而对电流进行转换，以形成曲率补偿的与温度无关的输出电压。

3.根据权利要求1的基准电路(200，300)，其特征进一步在于：电流镜电路，该电流镜电路操作连接到该第一电流发生器的第一晶体管(Q1)和第二晶体管(Q2)的相应集电极端并且操作连接到第二电流发生器的栅极端，其中，该电流镜电路被布置来迫使这些晶体管的集电极电流基本相等。

4.根据权利要求3的基准电路(200，300)，其特征进一步在于：该电流镜电路为双极型结型晶体管BJT或金属氧化物半导体MOS电流镜。

5.根据权利要求2的基准电路(200，300)，其特征进一步在于：第一电流发生器包括操作耦合到第二晶体管(Q2，222)的第三电阻器(r1)，并且温度无关由下式所示：

R 3 = \frac{R 1 \cdot e \cdot q}{k \cdot \ln N}, e = \frac{Vg 0 - Vb e_{Q 1 R}}{T_{R}}

其中，R3和R1是第一和第三电阻器(r1，r3)的相应电阻值，e是基极-发射极电压的线性化温度系数，VbeQ1R是温度T_R下晶体管Q1的基极-发射极电压，Vg0是硅的带隙电压，VbeR：是温度T_R下的基极-发射极电压，T_R是基准温度，N是第二晶体管(Q2)和第一晶体管(Q1)的发射极面积比。

6.根据权利要求1的基准电路(200，300)，其特征进一步在于：该基准电路(200，300)被配置来提供二阶补偿，该二阶补偿包括附加网络，该附加网络具有至少两个PMOS晶体管(m7、m8)、第三二极管连接的双极型晶体管(Q3330)和第二电阻器(r4350)，所述至少两个PMOS晶体管(m7、m8)的漏极端操作连接到第三二极管连接的双极型晶体管(Q3330)的集电极端和第二电阻器(r4350)。

7.根据权利要求6的基准电路(200，300)，其特征进一步在于：具有第三PMOS晶体管(m3)的第一电流镜电路(CM1)；其中：

该第三PMOS晶体管(m3)的栅极端连接到该第一电流镜(ml，m2310)的二极管连接的第二PMOS晶体管(m2)的漏极和栅极端；

该第三PMOS晶体管(m3)的源极连接到电源电压总线；以及

该第三PMOS晶体管(m3)的漏极连接到输出节点。

8.根据权利要求7的基准电路(200，300)，其特征进一步在于：具有第四PMOS晶体管(m5)的第二电流镜电路(CM2)，其中该第四PMOS晶体管(m5)的漏极和栅极连接到第五PMOS晶体管(m6)的栅极。

9.根据权利要求8的基准电路(200，300)，其特征进一步在于：该第四PMOS晶体管和第五PMOS晶体管的源极端连接到电源电压总线。

10.根据权利要求9的基准电路(200，300)，其特征进一步在于：该第五PMOS晶体管的漏极在输出节点处与第三PMOS晶体管的漏极连接。

11.根据权利要求8的基准电路(200，300)，其特征进一步在于，该基准电路产生第二温度相关电压，并包括第六PMOS晶体管(m8)和第七PMOS晶体管(m7)和二极管连接的双极型晶体管(Q3330)，该二极管连接的双极型晶体管(Q3330)包括NPN晶体管；

其中，该第六PMOS晶体管(m8)的栅极连接到该第二PMOS晶体管(m2)的栅极端和漏极端，并且该第七PMOS晶体管(m7)的栅极连接到二极管连接的第四PMOS晶体管(m5)的栅极端和漏极端。

12.根据权利要求11的基准电路(200，300)，其特征进一步在于：该第六和第七PMOS晶体管的源极连接到该电源电压总线。

13.根据权利要求12的基准电路(200，300)，其特征进一步在于：该第六PMOS晶体管和第七PMOS晶体管的漏极连接到发射极接地的NPN晶体管的基极和集电极。