CN101010790A - 晶片夹具 - Google Patents

晶片夹具 Download PDF

Info

Publication number
CN101010790A
CN101010790A CNA2005800298626A CN200580029862A CN101010790A CN 101010790 A CN101010790 A CN 101010790A CN A2005800298626 A CNA2005800298626 A CN A2005800298626A CN 200580029862 A CN200580029862 A CN 200580029862A CN 101010790 A CN101010790 A CN 101010790A
Authority
CN
China
Prior art keywords
pin
wafer
hole
wafer chuck
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800298626A
Other languages
English (en)
Other versions
CN100477143C (zh
Inventor
小笠原郁男
加藤仪保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101010790A publication Critical patent/CN101010790A/zh
Application granted granted Critical
Publication of CN100477143C publication Critical patent/CN100477143C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种晶片夹具，包括：突出没入在载置台上形成的多个沿铅垂方向的贯通孔的多个销，和使上述多个销升降、突出没入的升降机构，该晶片夹具构成为使上述多个销从上述载置台的载置面突出而进行晶片授受。在上述多个销的各个上端面上设置有与对应各贯通孔之间实质上不形成间隙的接受面部，设置有使该接受面与上述载置面对齐的单元。

Description

晶片夹具
技术领域
本发明涉及一种晶片夹具。更具体的说是涉及在探测器等的半导体制造装置中优选采用的晶片夹具。
背景技术
在很多半导体制造装置中设置有保持晶片的晶片夹具。并且，将晶片保持在晶片夹具的状态下进行各种处理。
晶片夹具，例如如图2A以及图2B所示，包括：载置晶片W，并且以可正反旋转的方式构成的载置台1；相对该载置台1的载置面1A进行突出没入的多个(例如3个)销2；连结这些销2的大致呈环形的连结具3；从该连结器具3的多处向直径方向的外方突出的凸轮随动件(cam follower)4A；配置在该凸轮随动件4A的下方且卡止该凸轮随动件4A的凸轮4B；和对上述销2总向下方施力的第一弹压机构5。上述第一弹压机构5包括：盘簧5A、以及从载置台1的下面下垂且贯通盘簧5A的轴5B。
伴随载置台的正反旋转，凸轮随动件4A随凸轮4B转动。由此，上述销2能够与第一弹压机构5协同动作，并在载置台上形成的贯通孔1B内沿轴方向移动(升降)，在载置台1上进行晶片W的授受。
作为上述晶片夹具，有在真空环境下使用的晶片夹具，也有在常压环境下使用的晶片夹具。
在晶片夹具中，如图3所示，也有将切割(Dicing)后的晶片W按每个切割用框架DF(dicing frame)进行授受的晶片夹具。
所谓切割用框架DF是指将晶片W分别切割成芯片T时使用的部件。切割后的晶片W如图4B所示的局部放大图，完全分割为各个芯片T，通过在表面形成有切入部的膜F被切割用框架DF保持。
例如，在探测装置中使用的如图3所示的晶片夹具，为了对晶片W进行检查，缸体机构6的多根杆6A上升至点划线所示的位置，多根杆6A的前端的多个接受具6B从探测装置内的搬运机构按照每个切割用框体DF接受切割后的晶片W。之后，在多个接受具6B返回到载置面1A下方的固定块体6C的过程中，如图3的点划线所示，切割用框体DF与晶片W被载置在载置面1A上。多个接受具6B到达从固定块体16C突出的支柱6D后，由于自重会下落的切割用框体DF的框架部分被支柱6D吸附保持。在此状态中，针对载置在载置面1A上的晶片W的每个芯片T进行电特性检查。
但是，如图2A及图2B所示的未经切割的晶片用的晶片夹具，如图4A及图4B所示，在载置台1上，经切割后的晶片按照每个切割用框体DF被载置时，销2从如图4A所示的点划线的位置下降至实线所示的位置，后退至载置台1的贯通孔1B内。此时，在销2的前端与支撑晶片W的薄膜F之间形成间隙，由此，在载置面1A上形成凹陷部。由于该凹陷部的存在，例如，如果为了对位于贯通孔1B上的芯片T进行电特性检查而施加探测器的针压，有损伤该芯片T的危险。而且，随着配线结构的高密度化而使每个芯片T小型化时，如图4B所示，芯片T的面积完全有可能小于贯通孔1B的面积。此时，无法对位于贯通孔1B上的芯片T施加检查所必须的来自探测器的针压，因而有可能无法进行电特性检查。
发明内容
本发明是鉴于上述现有技术的问题而提出的，其目的在于提供一种能够载置未经切割的晶片或被切割的晶片，并且晶片交接用的销进行升降的贯通孔不会成为障碍，能够可靠的进行电特性检查等处理的晶片夹具。
本发明涉及一种晶片夹具，其特征在于，包括突出没入在载置台上形成的多个铅垂方向的贯通孔的多个销、和使上述多个销升降、突出没入的升降机构，该晶片夹具构成为使上述多个销从上述载置台的载置面突出而进行晶片授受，在上述多个销的各上端面上设置有与对应的各个贯通孔之间实质上不形成间隙的接受面部，并且设有使该接受面与上述载置面对齐的单元。
根据本发明，即使隔着膜等将用切割用框体保持的晶片载置到载置台时，通过使接受面部与载置面对齐能够防止在贯通孔中形成凹陷部，因而能够可靠的进行检查等处理。
此外，本发明涉及的晶片夹具包括：突出没入在载置台上形成的多个铅垂方向的贯通孔的多个销；使上述多个销升降、突出没入的升降机构；和配置在载置台的周围、具有在铅垂方向移动的接受部的多个缸体机构，该晶片夹具构成为使上述多个缸体机构的接受部从上述载置台的载置面突出，对保持在切割用框体内的晶片进行授受，在上述多个销的各上端面设置有与对应的各贯通孔之间实质上不形成间隙的接受面部，并且设有使该接受面部与上述载置面对齐的单元。
根据本发明，隔着薄膜等将保持在切割用框体的晶片载置到载置台上时，通过使接受面与载置面对齐，能够防止在贯通孔中形成凹陷部，因而能够可靠的进行检查等处理。
使上述接受面与上述载置面对齐的单元，优选具有：在上述销中在该销的接受面部下侧形成的卡止面部；在上述贯通孔内与上述卡止面部接触而形成的卡止部；和使上述卡止面部与卡止部分别接触的弹压机构。
进一步，上述卡止部优选形成为在上述贯通孔内从收容上述销的上述接受面部的部分开始缩径的台阶部。
另外，从上述销的上述接受面部到上述卡止面部为止的部分优选具有倒圆锥台形状。
附图说明
图1A是表示本发明的晶片夹具的一个实施方式的关键部位的截面图，图1B及图1C是分别表示图1A的局部放大截面图。
图2A是表示对未经切割的晶片进行处理时采用的现有的晶片夹具的一个例子的截面图，图2B是表示图2A的局部放大侧面图。
图3是表示对切割后的晶片进行处理时采用的现有的晶片夹具的一个例子的截面图。
图4A是表示使用图2A及图2B所示的晶片夹具对进行切割后的晶片进行处理的状态的截面图，图4B是表示图4A的局部放大侧面图。
具体实施方式
以下，参照附图，对本发明的优选实施方式之一进行说明。
图1是表示本发明的晶片夹具的一个实施方式的关键部位的截面图，图1B及图1C是分别表示图1A的局部放大截面图。
如图1A所示，本实施方式中的晶片夹具10包括：载置未经切割的晶片或切割用框体DF保持的切割后的晶片W的从平面看为圆形状的载置台11；以相对于载置台11的载置面11A从贯通孔11B突出没入的方式在周边方向等间隔设置的多个(例如3个)销12；将这些销12一体连结的连结具13；从该连结具13的多处向直径方向的外方突出的凸轮随动件14A；配置在这些凸轮随动件14A的下方且卡止该凸轮随动件14A的凸轮14B；对上述销12总向下方施力的第一弹压机构15。
伴随载置台11的正反旋转，凸轮随动件14A随凸轮14B转动。由此，上述销12能够与第一弹压器件15协同动作，在载置台11内形成的贯通孔11B内在轴方向移动(升降)，在载置台11上对晶片W进行授受。
如图1A所示，第一弹压结构15包括：配置在载置台11的轴心附近并且从载置台11的下面下垂贯通连结具13的水平部件13A的多个升降引导棒15A；和将这些引导棒15A围合并且被安装在载置台11与水平部件13A之间的盘簧15B。由此，第一弹压机构15，与由凸轮随动件14A和凸轮14B构成的凸轮器件14协同动作，对连结具13总向下方施力，并连同对3个销12总向下方施力。而且，在升降引导棒15A的下端上形成有凸缘部，在该凸缘部接受水平部件13A。
另外，如图1A所示，晶片夹具10具有沿载置台11的外围边缘以规定的间隔配置的多个缸体机构16。多个缸体机构16形成以保持晶片W的状态对切割用框体DF进行授受的结构。即，缸体机构16如图1A所示，具有升降杆16A、和设置在该升降杆16A的上端的交接部(接受部)16B。本实施方式中的交接部16B具有缺口部，并且其平面形状大致呈“コ”字形。
另外，如图1A所示，在载置台11周围的配置有缸体机构16的部位上设置有固定块体16C。该固定块体16C的上面低于载置台11的载置面11A。之后，缸体机构16的升降杆16A，贯通固定块体16C，交接部16B在其缺口部朝向载置台11的外方的状态下，通过固定块体16C的上面而被支撑。
另外，在固定块体16C的上面设有具有连接有吸引装置(未图示)的吸引孔(未图示)的支柱16D。该支柱16D被设置在与交接部16B的缺口部相对应的位置上，交接部16B向固定块体16C下降时，形成能够通过吸引孔将切割用框体DF的外框吸附保持的结构。由于支柱16D在对切割用框体DF的薄膜F施加规定的拉力的状态下支撑该薄膜F，切割用框体DF的上面形成在低于载置面11A的位置上被支撑的高度。另外，通过支柱16D支撑的切割用框体DF的上面与载置台11的载置面11A的高度差在0～2.5mm范围内能够调节。
另外，如图1A至图1C所示，各个销12具有：从连结具13向垂直上方延伸的轴部12A、和在该轴部12A的上端形成大于该轴部12A的大直径的交接部(接受面部)12B。通过交接部12B对晶片W进行授受。交接部12B包括：接受晶片W的接受面12C、平行于该接受面12C且如后所述与贯通孔11B的缩径端面连接的卡止面12D。交接部12B具有接受面12C比卡止面12D直径大的倒圆锥台形状。
另外，如图1A及图1B所示，销12进行升降的贯通孔11B，由颈部11C、在颈部11C的上侧形成的筒状大径部11D、和在颈部11C的下侧形成的筒状的小径部11E构成。颈部11C的上面作为与销12的卡止面12D接触的卡止部11F形成。
下面针对销12与贯通孔11B的关系进行说明。销12的接受面12C形成比贯通孔11B的大径部11D仅仅稍小一点的直径，在接受面12C与大径部11D之间实质上没有间隙。另外，销12的卡止面12D，与直径大于贯通孔11B的颈部11C的内径的卡止部11F接合。即，销12的下降动作通过该卡止部11F而被制约。另外，贯通孔11B的大径部11D的轴方向的长度，与从销12的接受面12C到卡止面12D的长度实质上形成相同的尺寸。因此，销12，其下降端交接部12B被收容在贯通孔11B的大径部11D内，接受面12C位于与载置台11的载置面11A相同的平面内。即，贯通孔11B的卡止部11F与销12的卡止面12D具有将接受面12C与载置面11A对齐的功能和决定销12的下降端的功能。
另外，如图1A至图1C所示，在各销12的轴部12A上设有第二弹压机构17。第二弹压机构17具有对对应销12总向下方施力，使销12的接受面12C与载置台11的载置面11A总在同一平面对齐的功能。
本实施方式的第二弹压机构17包括：被固定在销12的轴部12A上且以仅比贯通孔11B的小径部11E稍小的直径形成的阻止环17A、以及在该阻止环17A与贯通孔11B的颈部11C之间被弹压安装的盘簧17B。销12的交接部12B通过该盘簧17B被向下方施力，卡止面12D被按压在卡止部11F上。因此，假设即使通过第一弹压机构15的运作多个销12的水平被破环，各个接受面12C部分即将从载置面11A突出，通过第二弹压机构17，多个销12的交接部12B被可靠的按压在贯通孔11B的卡止部11F，因此，多个销12的接受面12C能够可靠的与载置面11A对齐。
下面，针对晶片夹具10的动作进行说明。当切割后的晶片W以被切割用框体DF保持的状态，通过搬送机构(未图示)被搬送后，缸体机构16开始动作。通过缸体机构16的运行，交接部16B上升。交接部16B在图1A中的点划线所示的上升端接受切割用框体DF。之后，缸体机构16向反方向运行，如图1A中实线所示，交接部16B返回位于载置台11的载置面11A下方的固定块体16C的上面。在这个过程中，晶片W按每个切割用框体DF被载置在载置台11上。另外，由于自重要下落的切割用框体DF的外框部通过支柱16D被吸附保持。在该吸附保持状态下，对切割用框体DF的薄膜F施加规定的拉伸力。
晶片夹具10接受晶片W后，朝水平方向移动，进行晶片W与探测器(未图示)的定位。之后，载置台11上升，晶片W的电极衬垫与探测器接触。更详细的说，如图1B的箭头所示，对晶片W施加规定的针压。此时，电极衬垫与探测器电连接，因而能够进行规定的电特性检查。
如图1B所示，即使在切割后的芯片T大于晶片夹具10的贯通孔11B的情况下，有时芯片T横跨载置面11A与贯通孔11B双方而被配置。此时，如图1B中的箭头所示，即使针压与载置面11A中的针压相同，由于在贯通孔11B中销12的接受面12C接受芯片T，而且，销12的卡止面12D被贯通孔11B内的卡止部11F支撑，因而销12不会下沉，能够对芯片T进行可靠的检查。即，贯通孔11B不会成为检查的障碍。
另外，如图1C所示，即使芯片T小于贯通孔11B的开口部，该芯片T的整体位于贯通孔11B内，由于在贯通孔11B，销12的接受面12C在与载置面11A相同的平面接受芯片T，因此如图1C箭头所示，即使对贯通孔11B的针压与对载置面11A的针压相同，销12也不会下沉，因而能够对芯片T进行可靠的检查。即，贯通孔11B不会成为检查的障碍。
如上所述，根据本实施方式，由于在销12的上端面上形成相对于贯通孔11B实质上不形成间隙的接受面11C，同时还设有将接受面12C与载置台11的载置面11A对齐的单元，一般的晶片自不必说，即使对通过切割用框体DF(以及薄膜)被保持的切割后的每个芯片T而言，贯通孔11B的存在也不会成为障碍，能够可靠的进行检查等处理。
另外，根据本实施方式，由于将销12的接受面12C与载置台11的载置面11A对齐的单元包括：在销12中在接受面12C下侧形成的卡止面12D；以在贯通孔11B内与卡止面12D接触(或接合)的形式形成的卡止部11F；将上述卡止面12D与上述卡止部11F接触(或接合)的第二弹压机构17，即使对位于贯通孔11B的芯片T施加针压等外力，销12通过交接部12B的卡止面12D在卡止部11F停止。因此，销12不会下沉至贯通孔11B内，即，保持接受面12C与载置面11A在同一平面对齐的状态，能够对芯片T进行可靠的检查。
另外，在贯通孔11B中从收容接受面12C的大径部11D缩径的台阶部作为卡止部11F(以及颈部11C)而形成。其作为防止销12的下沉单元易于形成。另外，包括接受面12C与卡止面12D的销12的上端部具有倒圆锥台形状。这也与上述贯通孔11B的结构相同，作为可靠防止销12下沉的部件，易于形成。
此外，未经切割的晶片W，即，将不伴随切割用框体DF的晶片W载置在载置台11上时，与现有技术相同，可以采用多个销12以及凸轮结构14。
本发明并不局限于上述实施方式，可以根据需要对各个构成要素进行适宜的设计改动。另外，上述实施方式中，针对将晶片按每个切割用框体保持的晶片夹具进行了说明，但本发明也适用于仅仅保持晶片的晶片夹具。

Claims (5)

1.一种晶片夹具，其特征在于，包括：
突出没入在载置台上形成的多个铅垂方向的贯通孔的多个销；和
使所述多个销升降、突出没入的升降机构，
所述晶片夹具构成为：使所述多个销从所述载置台的载置面突出而进行晶片授受，
在所述多个销的各上端面上设置有与对应的各贯通孔之间实质上不形成间隙的接受面部，
设置有使该接受面部与所述载置面对齐的单元。
2.一种晶片夹具，其特征在于，包括：
突出没入在载置台上形成的多个铅垂方向的贯通孔的多个销；
使所述多个销升降、突出没入的升降机构；和
配置在载置台的周围，具有在铅垂方向移动的接受部的多个缸体机构，
所述晶片夹具构成为：使所述多个缸体机构的接受部从所述载置台的载置面突出而进行被保持在切割用框体内的晶片的授受，
在所述多个销的各个上端面上设置有与对应的各贯通孔之间实质上不形成间隙的接受面部，
设置有使该接受面部与所述载置面对齐的单元。
3.如权利要求1或2所述的晶片夹具，其特征在于，
使所述接受面部与所述载置面对齐的单元包括：
在所述销中，在该销的接受面部的下侧形成的卡止面部；
在所述贯通孔内与所述卡止面部接触而形成的卡止部；和
使所述卡止面部与所述卡止部分别接触的弹压机构。
4.如权利要求3所述的晶片夹具，其特征在于：
所述卡止部形成为在所述贯通孔内从收容所述销的所述接受面部的部分缩径的台阶部。
5.如权利要求3或4所述的晶片夹具，其特征在于：
从所述销的所述接受面部至所述卡止面部为止的部分具有倒圆锥台形状。
CNB2005800298626A 2004-09-06 2005-09-05 晶片夹具 Active CN100477143C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004258955A JP4559801B2 (ja) 2004-09-06 2004-09-06 ウエハチャック
JP258955/2004 2004-09-06

Publications (2)

Publication Number Publication Date
CN101010790A true CN101010790A (zh) 2007-08-01
CN100477143C CN100477143C (zh) 2009-04-08

Family

ID=36036321

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800298626A Active CN100477143C (zh) 2004-09-06 2005-09-05 晶片夹具

Country Status (6)

Country Link
US (1) US7411384B2 (zh)
JP (1) JP4559801B2 (zh)
KR (1) KR100854801B1 (zh)
CN (1) CN100477143C (zh)
TW (1) TWI389242B (zh)
WO (1) WO2006028040A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576464A (zh) * 2012-07-20 2014-02-12 上海微电子装备有限公司 一种推顶机构及具有该推顶机构的光刻装置
CN109075107A (zh) * 2016-04-18 2018-12-21 库库创作股份有限公司 干式蚀刻装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2014787B1 (en) 2006-10-03 2017-09-06 JX Nippon Mining & Metals Corporation Cu-Mn ALLOY SPUTTERING TARGET
JP5074883B2 (ja) * 2007-10-25 2012-11-14 東京エレクトロン株式会社 プローブ装置に用いられる載置装置
JP5356769B2 (ja) * 2008-10-15 2013-12-04 東京エレクトロン株式会社 載置台
JP5356962B2 (ja) * 2009-09-21 2013-12-04 東京エレクトロン株式会社 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
CN106338890B (zh) * 2015-07-15 2018-06-29 上海微电子装备（集团）股份有限公司 一种无源基底交接机构及方法
US10522385B2 (en) 2017-09-26 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer table with dynamic support pins
CN111613512B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体设备及其工艺腔室

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378173A (en) * 1976-12-22 1978-07-11 Toshiba Corp Manufacture of semiconductor device
JP3249765B2 (ja) * 1997-05-07 2002-01-21 東京エレクトロン株式会社 基板処理装置
JPH073833B2 (ja) * 1987-03-30 1995-01-18 東京エレクトロン株式会社 プローブ装置
JPH0728693Y2 (ja) * 1988-09-30 1995-06-28 株式会社島津製作所 ウェハ保持具
JP3182615B2 (ja) * 1991-04-15 2001-07-03 アネルバ株式会社 プラズマ処理方法および装置
JPH07302830A (ja) * 1994-05-09 1995-11-14 Hitachi Cable Ltd ウェハステージ及びウェハプロービング装置
JP2837829B2 (ja) * 1995-03-31 1998-12-16 松下電器産業株式会社 半導体装置の検査方法
KR0174773B1 (ko) * 1995-03-31 1999-04-01 모리시다 요이치 반도체장치의 검사방법
JP3535728B2 (ja) * 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
EP1209778B1 (en) * 1999-07-28 2004-10-06 Sumitomo Wiring Systems, Ltd. A wire control apparatus and a wire mount control method
US6485248B1 (en) * 2000-10-10 2002-11-26 Applied Materials, Inc. Multiple wafer lift apparatus and associated method
JP2003066109A (ja) * 2001-08-28 2003-03-05 Fujitsu Ltd 半導体試験装置及び半導体試験方法
JP4173309B2 (ja) * 2002-01-28 2008-10-29 東京エレクトロン株式会社 センタリング装置及び枚葉式検査装置
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103576464A (zh) * 2012-07-20 2014-02-12 上海微电子装备有限公司 一种推顶机构及具有该推顶机构的光刻装置
CN103576464B (zh) * 2012-07-20 2016-03-09 上海微电子装备有限公司 一种推顶机构及具有该推顶机构的光刻装置
CN109075107A (zh) * 2016-04-18 2018-12-21 库库创作股份有限公司 干式蚀刻装置
CN109075107B (zh) * 2016-04-18 2022-04-12 库库创作股份有限公司 干式蚀刻装置

Also Published As

Publication number Publication date
JP2006073963A (ja) 2006-03-16
US20070152691A1 (en) 2007-07-05
KR100854801B1 (ko) 2008-08-27
TWI389242B (zh) 2013-03-11
KR20070037514A (ko) 2007-04-04
WO2006028040A1 (ja) 2006-03-16
TW200614409A (en) 2006-05-01
US7411384B2 (en) 2008-08-12
JP4559801B2 (ja) 2010-10-13
CN100477143C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
CN100477143C (zh) 晶片夹具
US7624498B2 (en) Apparatus for detaching a semiconductor chip from a tape
KR100864195B1 (ko) 형성 가능한 다이 분리 장치
EP3540790A1 (en) Turnover mechanism and coating production line
JP2007208088A (ja) 半導体製造装置及び搬送キャリア
JP2001318119A (ja) Ｉｃパッケージの接続方法及びｉｃコンタクタ
KR100643714B1 (ko) 칩 분리장치
KR20080114679A (ko) Ｆｏｕｐ오프너의 ｆｏｕｐ도어 위치결정장치
CN110125995B (zh) 凝胶状部件处理装置
JP2007090469A (ja) 部品搬送装置および部品搬送方法
US20230238268A1 (en) Simultaneous bonding approach for high quality wafer stacking applications
US20060182528A1 (en) Cooling station lifter pins
KR102048371B1 (ko) 척 고정형 웨이퍼 푸셔 장치 및 웨이퍼 프로버
CN102024730B (zh) 载置机构、带划片框架的晶片的搬送方法
KR102036202B1 (ko) 회동 레버를 이용한 반도체칩의 네 코너 고정식 지지체
JP2008306543A (ja) 部品分割取り出し装置、及び部品分割取り出し方法
KR20090012808A (ko) 칩 분리 장치 및 방법
KR20010019114A (ko) 칩 분리 장치
WO2010052760A1 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
CN220420559U (zh) 载具及吸附结构
JPH098101A (ja) ダイエジェクタ装置
KR100530756B1 (ko) 미소형상 가공 프레스
JPH10109288A (ja) ガラス素板取扱治具
US9625522B2 (en) Adaptor structure and apparatus for testing a semiconductor package including the same
JP2021032605A (ja) 検査治具および電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant