CN101010757B - 叠层型电子部件的制造方法 - Google Patents

叠层型电子部件的制造方法 Download PDF

Info

Publication number
CN101010757B
CN101010757B CN200580029224.4A CN200580029224A CN101010757B CN 101010757 B CN101010757 B CN 101010757B CN 200580029224 A CN200580029224 A CN 200580029224A CN 101010757 B CN101010757 B CN 101010757B
Authority
CN
China
Prior art keywords
mentioned
electrode layer
raw cook
layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580029224.4A
Other languages
English (en)
Other versions
CN101010757A (zh
Inventor
佐藤茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101010757A publication Critical patent/CN101010757A/zh
Application granted granted Critical
Publication of CN101010757B publication Critical patent/CN101010757B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及叠层型电子部件的制造方法，该方法具有以下步骤：在第1支撑片(20)上形成电极层(12a)的步骤；在上述电极层(12a)的表面形成生片(10a)，获得具有电极层(12a)的生片(10a)的步骤；叠层上述具有电极层(12a)的生片(10a)，形成生芯片的步骤；和将上述生芯片进行烧结的步骤，其中在叠层上述具有电极层(12a)的生片(10a)之前，在上述具有电极层(12a)的生片(10a)的电极层相反一侧表面形成粘合层(28)，经由上述粘合层(28)叠层上述具有电极层(12a)的生片(10a)。

Description

叠层型电子部件的制造方法
技术领域
本发明涉及例如叠层陶瓷电容器等叠层型电子部件的制造方法，更具体地说，本发明涉及即使在使生片极薄时也可以获得堆叠性(叠层时的粘合性)高、有效防止由于涂料中溶剂的原因而导致的片浸蚀、可降低未粘合缺陷(未胶合)和短路故障率、且成本低的叠层型电子部件的制造方法。
背景技术
近年来，由于各种电子仪器的小型化，安装于电子仪器内部的电子部件的小型化和高性能化也随之发展。作为电子部件之一，有叠层陶瓷电容器，人们也要求该叠层陶瓷电容器小型化和高性能化。
为了促进该叠层陶瓷电容器的小型化和高容量化，强烈需求电介质层的薄层化，最近，烧结后将成为电介质层的电介质生片的厚度也减薄至数微米以下。
制造电介质生片时，通常首先要准备含有电介质粉末、粘合剂、增塑剂和有机溶剂(甲苯、乙醇、MEK等)的生片用涂料。接着，将该生片用涂料通过刮涂法等涂布于PET等载体薄膜上，然后加热干燥进行制造。
近年来，人们研究了将电介质粉末和粘合剂与溶剂混合，准备陶瓷悬浮液，然后将该悬浮液挤出成型，将所得薄膜状成型体进行双轴拉伸进行制备的方法。
对使用上述的陶瓷生片制造叠层陶瓷电容器的方法更具体地说明，则如下制造：按照规定图案，在电介质生片上印刷含有金属粉末和粘合剂的内部电极用糊剂，使其干燥，形成内部电极图案。然后，由上述陶瓷生片剥离载体片，将它们多层叠层，将其切成芯片状，制成生芯片。接着，烧结该生芯片，然后再形成外部电极。
但是，如果将内部电极用糊剂直接印刷在生片上，则内部电极用糊剂中的溶剂渗入生片中，发生所谓的片浸蚀现象。由于该溶剂的渗入而导致的片浸蚀是生片产生针孔的原因，同时多成为短路故障的原因。特别是在将电介质生片形成极薄时，该片浸蚀的影响显著，因此很难实现片的层间厚度的薄层化。
对于该问题，在下述专利文献1-4中提出了内部电极图案转印法：在支撑体片上形成内部电极图案后，使其干燥，另行准备干式电极图案。将该干式电极图案转印在各电介质生片的表面或电介质生片叠层体的表面。
但是，该专利文献1-4所示的技术中，特别是生片厚度很薄时，很难使电极图案层与生片表面良好粘合、进行高精度转印，并且，在转印步骤中，电介质生片部分破损，发生短路故障。并且，如上述专利文献1-4所示，如果形成电极图案层的生片直接叠层，则内部电极形成面与生片面之间的粘合力不足，产生粘合故障的问题。
为解决粘合故障或短路的问题，例如在专利文献5-7中公开了作为具有内部电板图案的生片，形成具有将上下两面夹在生片层中的结构的生片，将该生片叠层的方法.这些文献记载的方法中，例如将具有规定厚度的约一半左右的生片层彼此粘合，制成所需要的厚度(即一层的厚度).根据该方法，叠层时，使生片层彼此粘合，因此可以提高各片间的粘合力，同时可以降低由于针孔导致的短路故障.但是，该方法中，需要将生片层减至规定厚度的约一半左右，即减至极薄，因此很难对应生片进一步的薄层化.
专利文献8-13中，作为具有内部电极图案的生片，将2层或以上生片层重叠，使用由此形成的生片进行叠层的方法。根据这些文献的记载，可以抑制短路故障或层离的发生。但是，这些文献记载的方法中，为了使生片本身薄层化，必须将各生片层减薄更多，因此很难应对生片的进一步薄层化。
特别是这些文献中，使用将2层或以上具有数微米左右厚度的生片层重叠形成的生片。即，专利文献5、6中，将2-3层2-3μm左右的生片层重叠形成；专利文献7、8中，将2层6-7μm左右的生片层重叠形成；专利文献9、10中，将3-3.4μm左右的生片层和0.6-1μm左右的生片层重叠形成。因此，这些文献中很难对应薄层化。
专利文献1：日本特开昭63-51616号公报
专利文献2：日本特开平3-250612号公报
专利文献3：日本特开平5-159966号公报
专利文献4：日本特开平7-312326号公报
专利文献5：日本特开平7-297073号公报
专利文献6：日本特开2004-103983号公报
专利文献7：日本特开2004-119802号公报
专利文献8：日本特开平10-50552号公报
专利文献9：日本特开平11-144992号公报
专利文献10：日本特开平8-37128号公报
专利文献11：日本特开平5-101970号公报
专利文献12：日本特开2003-264120号公报
专利文献13：日本特开2003-272947号公报
发明内容
本发明鉴于上述状况，其目的在于提供即使在使生片极薄时，其堆叠性(叠层时的粘合性)高、可有效防止涂料中所含溶剂产生的片浸蚀、可降低未粘合缺陷(未胶合)和短路故障率、且成本低的叠层陶瓷电容器等叠层型电子部件的制造方法。
本发明人为实现上述目的进行了深入研究，结果发现：通过在具有电极层的生片的电极层相反一侧表面形成粘合层，经由该粘合层叠层具有电极层的生片，则可实现本发明的目的，从而完成了本发明。
即，本发明的叠层型电子部件的制造方法具有以下步骤：
在第1支撑片上形成电极层的步骤；
在上述电极层的表面形成生片，得到具有电极层的生片的步骤；
将具有上述电极层的生片叠层，形成生芯片的步骤；和
对上述生芯片进行烧结的步骤；
其中在将上述具有电极层的生片叠层之前，在上述具有电极层的生片的电极层相反一侧表面(与形成电极层的面相反一侧的表面)形成粘合层，经由上述粘合层叠层上述具有电极层的生片。
本发明的制造方法中，在具有电极层的生片的电极层相反一侧表面形成粘合层，经由该粘合层进行具有电极层的生片的叠层，形成生芯片。经由粘合层进行叠层，可以使堆叠性(叠层时的粘合性)提高，可防止未粘合缺陷(未胶合)和粘合故障。并且，本发明中，首先在第1支撑片上形成电极层，接着在该电极层的表面形成生片，制造具有电极层的生片。因此，在将内部电极用糊剂直接印刷于生片上时，可有效防止特别容易出问题的溶剂向生片中渗入(片浸蚀)，可降低短路故障率。由于可以防止溶剂的渗入，因此不会对电极层或生片的组成产生故障影响。
本发明中，由于是经由粘合层叠层具有电极层的生片，因此在叠层时无需高压或热，可以在更低压和低温下进行粘合。并且，即使生片极薄，生片也不会被破坏，可以良好叠层。
本发明中，上述生片不使用粘合层也可以在上述电极层的表面形成。上述生片的形成方法例如有：使用电介质糊剂的涂布法等厚膜形成方法，或者蒸镀、溅射等薄膜法等，特别优选通过使用口模式涂布机进行的口模式涂布法形成。不使用粘合层而在上述电极层的表面形成上述生片时，可以使制造步骤简化或降低制造成本。并且，本发明中，该情况也是经由上述粘合层进行具有电极层的生片的叠层，因此可以保持较高堆叠性(叠层时的粘合性)。
优选上述粘合层的厚度为0.02-0.3μm，更优选0.05-0.1μm。
本发明中，从防止层离和裂纹的角度考虑，优选使上述粘合层的厚度在上述范围。粘合层的厚度过薄，则粘合层的厚度比生片表面的凹凸更小，粘合性显著降低。另外，粘合层的厚度过厚，则容易与该粘合层的厚度相应地在烧结后的元件本体内部产生间隙，成为裂纹发生的起点，该体积份额的静电容量显著降低。另外，形成比生片所含的电介质颗粒的平均粒径更厚的粘合层，则容易与该粘合层厚度相应地在烧结后的元件本体内部产生间隙，使该体积份额的静电容量显著降低。
优选上述生片的厚度为1.5μm或以下，上述粘合层的厚度为上述生片厚度的1/10或以下。还优选上述电极层的厚度为1.5μm或以下。根据本发明，即使在使生片和电极层减薄至上述厚度的情况下，堆叠性仍很高，可以降低未粘合缺陷和短路故障率。
本发明中，上述生片和上述电极层的合计厚度优选为3.0μm或以下。本发明中，在使上述生片和电极层的厚度为上述范围时，其效果特别大。
本发明中，上述粘合层、生片和电极层的厚度是指干燥时的厚度。
优选上述生片含有以钛酸钡为主要成分的电介质颗粒，上述电介质颗粒的平均粒径为0.3μm或以下。电介质颗粒的平均粒径过大，则难以形成薄的生片。
优选上述生片中含有丙烯酸系树脂和/或缩丁醛系树脂作为粘合剂。形成薄的生片时，通过使用上述粘合剂，可以形成即使很薄也具有足够强度的生片。
优选上述粘合层含有与上述生片中所含粘合剂实质相同的有机高分子材料。这样生芯片在脱粘合剂时，粘合剂可在相同条件的脱粘合剂处理下由芯片中除去。
优选上述粘合层含有增塑剂，该增塑剂为邻苯二甲酸酯、二醇、己二酸、磷酸酯中的至少一种。通过以规定量含有该种增塑剂，可以发挥良好的粘合性。
优选上述粘合层含有除静电剂，该除静电剂含有咪唑啉系表面活性剂中的一种，上述除静电剂的重量基准添加量为上述有机高分子材料的重量基准添加量或以下.通过以规定量含有该种除静电剂，可获得抗静电效果.
上述粘合层可以含有电介质颗粒，该电介质颗粒可具有与上述生片中所含电介质颗粒的平均粒径同等或更小的平均粒径，可以含有与上述生片中所含电介质组成实质为同一种类的电介质组成。粘合层成为烧结后元件本体的一部分，因此优选含有实质上与生片中所含电介质颗粒为相同种类的电介质颗粒。粘合层需要控制其厚度，因此该电介质颗粒的平均粒径优选为同等或更小。
优选上述粘合层中所含的电介质颗粒的重量基准添加比例比上述生片中所含电介质颗粒的重量基准添加比例少。这样可以良好保持粘合层的粘合性。
优选上述电极层在上述第1支撑片的表面以规定图案形成，在未形成上述电极层的上述第1支撑片的表面形成与上述电极层实质上具有相同厚度的余白图案层，上述余白图案层由与上述生片为实质相同的材质构成。即，本发明中，优选预先在第1支撑片上形成电极层和余白图案层，在生片的表面形成规定图案的电极层、以及具有与其互补图案的余白图案层。
通过在未形成电极层的部分形成余白图案层，则消除规定图案的电极层导致的表面台阶高度差。因此，在将生片多层叠层后、在烧结前即使加压，叠层体的外面仍可保持平面，同时电极层不会在平面方向上发生位置偏移，并且可以防止电极层刺破生片而导致的短路的发生。本发明中，余白图案层是指通过与电极层互补的图案形成的电介质层。
优选在将上述具有电极层的生片叠层之前，由上述具有电极层的生片上剥离上述第1支撑片，在剥离了上述第1支撑片的状态下，将上述具有电极层的生片的电极层一侧表面叠层在其它生片上。
或者，在具有上述第1支撑片的状态下，将上述具有电极层的生片的电极层相反一侧表面叠层在其它生片上，
优选在将上述具有电极层的生片叠层后，由上述具有电极层的生片剥离上述第1支撑片。
本发明中，优选通过转印法或涂布法形成上述粘合层。
通过转印法形成上述粘合层时，优选上述粘合层最初在第2支撑片的表面可剥离地形成，按压在上述具有电极层的生片的电极层相反一侧表面，进行转印。
通过转印法形成上述粘合层，则可有效防止粘合层的成分向电极层和/或生片中渗入。因此，不会对电极层和/或生片的组成产生故障影响。并且，即使粘合层形成很薄时，粘合层的成分不会向电极层和/或生片中渗入，因此可保持较高的粘合性。
或者，通过涂布法形成上述粘合层时，优选通过口模式涂布法，将上述粘合层直接涂布在上述具有电极层的生片的电极层相反一侧表面而形成。
通过使用口模式涂布机的口模式涂布法形成上述粘合层，与通过转印法形成粘合层的情况相比，可以减少PET薄膜的使用量，同时可以缩短形成粘合层所需要的时间，可以改善生产准备时间和节奏。
由本发明制造的叠层型电子部件没有特别限定，例如有叠层陶瓷电容器、叠层电感元件等。
本发明中，电极层是以包含烧结后将成为内部电极层的电极糊剂膜的概念使用。
发明效果
根据本发明，在具有电极层的生片的电极层相反一侧表面形成粘合层，经由该粘合层叠层具有电极层的生片，因此可提供即使是生片极薄的情况下，堆叠性(叠层时的粘合性)仍很高、可降低未粘合缺陷(未胶合)、且低成本的叠层陶瓷电容器等叠层型电子部件的制造方法。并且，本发明中，在第1支撑片上形成电极层，接着在该电极层的表面形成生片，由此制造具有电极层的生片，因此可有效防止涂料中所含的溶剂向生片中的渗入(片浸蚀)，可以降低短路故障率。
附图简述
图1是本发明的一个实施方案的陶瓷电容器的概略截面图。
图2A是表示本发明的一个实施方案的电极层形成方法的主要部分截面图。
图2B是表示图2A后续工序的主要部分截面图。
图3A是表示本发明的一个实施方案的粘合层的形成方法的主要部分截面图。
图3B是表示图3A后续工序的主要部分截面图。
图3C是表示图3B后续工序的主要部分截面图。
图4A是表示本发明的一个实施方案的具有电极层的生片的叠层方法的主要部分截面图。
图4B是表示图4A后续工序的主要部分截面图。
图5A是表示图4B后续工序的主要部分截面图。
图5B是表示图5A后续工序的主要部分截面图。
图6A是表示本发明的另一实施方案的具有电极层的生片的叠层方法的主要部分截面图。
图6B是表示图6A后续工序的主要部分截面图。
图6C是表示图6B后续工序的主要部分截面图。
图7A是表示图6C后续工序的主要部分截面图。
图7B是表示图7A后续工序的主要部分截面图。
图7C是表示图7B后续工序的主要部分截面图。
实施发明的最佳方案
以下根据附图所示实施方案说明本发明。
首先，作为由本发明的方法制造的电子部件的一个实施方案，对叠层陶瓷电容器的整体构成进行说明。
如图1所示，本实施方案的叠层陶瓷电容器2具有电容器本体4和第1端子电极6、第2端子电极8。电容器本体4具有电介质层10和内部电极层12，上述内部电极层12在电介质层10之间交互叠层。交互叠层的一方内部电极层12与在电容器本体4的第1端部外侧形成的第1端子电极6的内侧电连接。交互叠层的另一内部电极层12与在电容器本体4的第2端部的外侧形成的第2端子电极8的内侧电连接。
本实施方案中，如后面详细的说明，如图2A、图2B所示，内部电极层12通过在载体片20上以规定图案形成电极层12a制造。
电介质层10的材质没有特别限定，例如由钛酸钙、钛酸锶和/或钛酸钡等电介质材料构成。各电介质层10的厚度没有特别限定，通常为数微米至数百微米。特别是本实施方案中，优选减薄至3μm或以下、更优选1.5μm或以下。
对于端子电极6和8的材质没有特别限定，通常使用铜或铜合金、镍或镍合金等。也可以使用银或银与钯的合金等。端子电极6和8的厚度没有特别限定，通常为10-50μm左右。
叠层陶瓷电容器2的形状或大小可根据目的或用途适当决定。叠层陶瓷电容器2为长方体形状时，通常为长(0.6-5.6mm，优选0.6-3.2mm)×宽(0.3-5.0mm，优选0.3-1.6mm)×厚(0.1-1.9mm，优选0.3-1.6mm)左右。
下面，对本实施方案的叠层陶瓷电容器2的制备方法的一个例子进行说明。
首先，为制造烧结后将构成图1所示的内部电极层12的电极层，准备电极糊剂。
电极糊剂是将含有各种导电性金属或合金的导电性材料、或者烧结后将成为上述导体材料的各种氧化物、有机金属化合物或树脂酸盐等与有机载体混练制备。
制备电极糊剂时所使用的导体材料可使用Ni或Ni合金以及它们的混合物。上述导体材料可以是球状、鳞片状等，其形状没有特别限定，还可以是将这些形状混合。导体材料的平均粒径通常可使用0.1-2μm，优选0.2-1μm左右。
有机载体含有粘合剂和溶剂。粘合剂例如有：乙基纤维素、丙烯酸树脂、聚乙烯醇缩丁醛、聚乙烯醇缩乙醛、聚乙烯醇、聚烯烃、聚氨酯、聚苯乙烯或它们的共聚物等，其中优选乙基纤维素、聚乙烯醇缩丁醛等缩丁醛系。
在电极糊剂中，相对于100质量份导体材料(金属粉末)，粘合剂优选含有4-10质量份。溶剂例如可使用萜品醇、丁基卡必醇、煤油、丙酮、乙酸异冰片酯等公知的。溶剂含量相对于糊剂整体优选20-55质量％左右。
为改善粘合性，电极糊剂中优选含有增塑剂或胶粘剂。增塑剂例如有邻苯二甲酸二辛酯或邻苯二甲酸苄基丁基酯等邻苯二甲酸酯、己二酸、磷酸酯、二醇类。电极糊剂中，相对于100质量份粘合剂，增塑剂的添加量优选10-300质量份，进一步优选10-200质量份。增塑剂或胶粘剂的添加量过多，则烧结前电极层的强度显著降低。优选电极糊剂中添加增塑剂和/或胶粘剂，以提高电极糊剂的粘合性和/或胶粘性。
使用该电极糊剂，以规定图案在作为第1支撑片的载体片20的表面形成电极层12a。形成电极层12a的方法有印刷法等厚膜形成方法，或者蒸镀、溅射等薄膜法等，本实施方案中，通过厚膜法的一种——丝网印刷法或凹版印刷法形成电极层12a。电极层12a的厚度优选为1.5μm或以下。
载体片20例如使用PET薄膜等，为改善剥离性，优选用硅树脂等进行涂层。这些载体片20的厚度没有特别限定，优选5-100μm。
如图2A所示，通过印刷法在载体片20的表面形成规定图案的电极糊剂层后，或者在其之前，在未形成电极层12a的载体片20的表面形成与电极层12a实质厚度相同的余白图案层24。余白图案层24由与后面详述的生片10a同样的材质构成。余白图案层24可通过与电极层12a或者后面详述的生片10a的同样的方法形成。电极层12a和余白图案层24根据需要进行干燥。干燥温度没有特别限定，优选70-120℃，干燥时间优选5-15分钟。
接着，如图2B所示，在载体片20上形成的电极层12a和余白图案层24的表面形成生片10a.生片10a在烧结后将构成图1所示的电介质层10.本实施方案中，也可以不使用粘合层，在电极层12a和余白图案层24的表面形成生片10a.通过不使用粘合层在电极层12a和余白图案层24上形成生片10a，可以高度保持叠层时的粘合力，且可以使制造步骤简化以及实现制造成本的降低.
生片10a是使用含有电介质原料的电介质糊剂，通过口模式涂布法等，在电极层12a和余白图案层24的表面形成。生片10a优选以0.5-30μm、更优选0.5-10μm左右的厚度形成，在电极层12a和余白图案层24上形成后进行干燥。生片10a的干燥温度优选50-100℃，干燥时间优选1-20分钟。干燥后生片10a的厚度与干燥前相比收缩为5-25％的厚度。干燥后的生片厚度优选1.5μm或以下，进一步优选生片10a按生片10a与电极层12a的合计厚度为3.0μm或以下而形成。
用于制造生片10a的电介质糊剂通常由有机溶剂系糊剂或水系糊剂构成，其中所述有机溶剂系糊剂是将电介质原料和有机载体混炼得到的。
电介质原料可从将形成复合氧化物或氧化物的各种化合物、例如碳酸盐、硝酸盐、氢氧化物、有机金属化合物等中适宜选择并混合使用。电介质原料通常使用平均粒径为0.3μm以下的粉末，优选使用0.2μm或以下的粉末。为了形成极薄的生片，优选使用比生片厚度还细的粉末。
有机载体是将粘合剂溶解于有机溶剂中形成的。有机载体中使用的粘合剂没有特别限定，可以使用乙基纤维素、聚乙烯醇缩丁醛、丙烯酸树脂等通常的各种粘合剂，优选丙烯酸树脂或聚乙烯醇缩丁醛等缩丁醛系树脂。
有机载体中使用的有机溶剂没有特别限定，可以使用萜品醇、乙醇、丁基卡必醇、丙酮、甲基乙基酮(MEK)、甲苯、二甲苯、乙酸乙酯、硬脂酸丁酯、乙酸异冰片酯等有机溶剂。另外，水系糊剂中的载体可以是将水溶性粘合剂溶解于水中形成。水溶性粘合剂没有特别限定，使用聚乙烯醇、甲基纤维素、羟乙基纤维素、水溶性丙烯酸树脂、乳液等。电介质糊剂中的各成分含有量没有特别限定，可以是通常的含有量，例如粘合剂为1-5质量％左右、溶剂(或水)为10-50质量％左右。
电介质糊剂中可根据需要含有选自各种分散剂、增塑剂、电介质、玻璃料、绝缘体、除静电剂等的添加物。不过它们的总含量优选为10质量％或以下。增塑剂有：邻苯二甲酸二辛酯或邻苯二甲酸苄基丁基酯等邻苯二甲酸酯、己二酸、磷酸酯、二醇类等。粘合剂树脂使用缩丁醛系树脂时，增塑剂相对于100质量份粘合剂树脂优选25-100质量份的含有量。增塑剂过少，则生片变脆，过多则增塑剂渗出，操作困难。
接着，如图3A所示，准备粘合层转印用片，该粘合层转印用片在与上述载体片20另行的作为第2支撑片的载体片26的表面形成粘合层28。载体片26由与载体片20同样的片构成。载体片26的厚度可以与载体片20相同厚度，也可以是不同厚度。
粘合层28含有粘合剂和增塑剂。粘合层28可以含有与构成生片10a的电介质相同的电介质颗粒，但形成厚度比电介质颗粒的粒径还薄的粘合层时，优选不含电介质颗粒。在粘合层28中含有电介质颗粒时，其电介质颗粒的粒径优选比生片中所含电介质颗粒的粒径小。
粘合层28的粘合剂例如由含有丙烯酸树脂、聚乙烯醇缩丁醛等缩丁醛系树脂、聚乙烯醇缩乙醛、聚乙烯醇、聚烯烃、聚氨酯、聚苯乙烯或它们的共聚物的有机物质或乳液构成。本实施方案中，上述粘合剂特别优选使用丙烯酸树脂或聚乙烯醇缩丁醛等缩丁醛系树脂。粘合层28中所含的粘合剂可以与生片10a中所含的粘合剂相同也可以不同，优选相同。
粘合层28的增塑剂没有特别限定，例如有邻苯二甲酸二辛酯或邻苯二甲酸双(2-乙基己酯)等邻苯二甲酸酯、己二酸、磷酸酯、二醇类等.粘合层28中所含的增塑剂可以与生片10a中所含的增塑剂相同，也可以不同.
在粘合层28中，相对于100质量份粘合剂，增塑剂为0-200质量份，优选20-200质量份，进一步优选30-70质量份。
还进一步优选粘合层28含有除静电剂，该除静电剂含有咪唑啉系表面活性剂中的一种，该除静电剂的重量基准添加量优选为粘合剂(有机高分子材料)的重量基准添加量或以下。在粘合层28中，相对于100质量份粘合剂，除静电剂的含量为0-200质量份，优选20-200质量，进一步优选50-100质量份。
粘合层28的厚度优选0.02-0.3μm，更优选0.05-0.1μm，并且优选比生片中所含的电介质颗粒的平均粒径薄。粘合层28的厚度优选为生片10a厚度的1/10或以下。
粘合层28的厚度过薄，则粘合力降低，过厚，则容易与该粘合层厚度相应地在烧结后元件本体内部产生间隙，使该体积份额的静电容量显著降低。
粘合层28通过例如棒涂法、口模式涂布法、逆转涂布法、浸涂法、吻涂法等方法，在作为第2支撑片的载体片26的表面形成，根据需要进行干燥。干燥温度没有特别限定，优选室温-80℃，干燥时间优选1-5分钟。
接着，在生片10a的表面形成粘合层28，得到图3C所示的叠层体单元U1a，其中所述生片10a是在图2B所示的电极层12a和余白图案层24上形成的。本实施方案中，粘合层28的形成方法采用转印法。即，如图3A、图3B所示，将载体片26的粘合层28按压在生片10a的表面，加热加压，然后剥离载体片26，如图3C所示，将粘合层28转印在生片10a的表面，得到叠层体单元U1a。
通过转印法形成粘合层28，则可有效防止粘合层的成分向生片10a、或向电极层12a或余白图案层24的渗入。因此，对生片10a、或电极层12a或余白图案层24的组成没有故障影响。并且，在将粘合层28形成很薄时，粘合层的成分不会向生片10a或电极层12a或余白图案层24中渗入，因此可保持较高的粘合性。
转印时的加热温度优选40-100℃，加压力优选0.2-15MPa。加压可以通过压力机加压、也可以通过压延辊加压，优选通过一对辊进行。
接着，将电极层12a和余白图案层24、生片10a、粘合层28依次叠层，制成叠层体单元，通过将叠层体单元多层叠层，形成生芯片。如图4A、图4B和图5A、图5B所示，叠层体单元的叠层经由粘合层28将各叠层体单元彼此粘合而进行。
以下对叠层方法进行说明。
首先，如图4A所示，由上述制备的叠层体单元U1a上剥离第1支撑片20，层叠在外层用生片30(将未形成电极层的10-30μm厚的生片多层叠层得到的厚度为100-200μm的叠层体)上。接着，准备通过与叠层体单元U1a同样的方法制作的另外的叠层体单元U1b。由准备的叠层体单元U1b上剥离第1支撑片20，将叠层体单元U1b制成第1支撑片20被剥离的状态。接着，如图4B所示，将第1支撑片20被剥离的叠层体单元U1b和叠层体单元U1a经由叠层体单元U1a的粘合层28粘合并叠层。
接着，如图5A、图5B所示，在叠层体单元U1b上同样地经由叠层体单元U1b的粘合层28粘合另外的叠层体单元U1c并叠层.将该图5A、图5B所示步骤重复进行，将多个叠层体单元叠层.接着，在该叠层体的上面叠层外层用生片30，进行最终加压，然后将叠层体切成规定尺寸，形成生芯片.最终加压时的压力优选10-200MPa，加热温度优选40-100℃.
将该生芯片进行脱粘合剂处理、烧结处理，然后进行热处理，使电介质层再氧化。
脱粘合剂处理可在常规条件下进行，但内部电极层的导体材料使用Ni或Ni合金等贱金属时，特别优选在下述条件下进行。
升温速度：5-300℃/小时、特别优选10-50℃/小时
保持温度：200-400℃、特别优选250-350℃
保持时间：0.5-20小时、特别优选1-10小时
气氛气体：加湿的N2和H2的混合气体。
烧结条件优选下述条件。
升温速度：50-500℃/小时、特别优选200-300℃/小时
保持温度：1100-1300℃、特别优选1150-1250℃
保持时间：0.5-8小时、特别优选1-3小时
冷却速度：50-500℃/小时、特别优选200-300℃/小时
气氛气体：加湿的N2和H2的混合气体等。
优选烧结时空气气氛中的氧分压以10-2pa或以下、特别是10-2-10-8Pa进行。超过上述范围，则内部电极层有氧化倾向，而氧分压过低，则内部电极层的电极材料发生异常烧结，有断续的倾向。
进行上述烧结后的热处理优选使保持温度或最高温度为1000℃或以上、进一步优选1000-1100℃下进行。热处理时的保持温度或最高温度低于上述范围，则电介质材料的氧化不充分，绝缘电阻寿命缩短；超过上述范围，则内部电极的Ni氧化，不仅容量降低，还与电介质基材反应，使寿命缩短。热处理时的氧分压为比烧结时的还原气氛高的氧分压，优选10-3a-1Pa，更优选10-2Pa-1Pa。低于上述范围，则电介质层2的再氧化困难，超过上述范围，则内部电极层12有氧化倾向。
除此之外的热处理条件优选下述条件。
保持时间：0-6小时、特别优选2-5小时，
冷却速度：50-500℃/小时、特别优选100-300℃/小时，
气氛用气体：加湿N2气体等。
将N2气或混合气体等加湿时，例如可以使用向加温的水中通入气体并使其鼓泡的装置等。此时，水温优选0-75℃左右。脱粘合剂处理、烧结和热处理可以各自连续进行，也可以独立进行。将它们连续进行时，优选在脱粘合剂处理后不冷却即改变气氛，接着升温至烧结时的保持温度，进行烧结，然后冷却，在到达热处理保持温度时改变气氛，进行热处理。另一方面，将它们独立进行时，烧结时，优选在N2气或加湿的N2气气氛下升温至脱粘合剂处理时的保持温度，然后改变气氛后，进一步继续升温，还优选冷却至热处理时的保持温度，然后再改变为N2气或加湿的N2气气氛，继续冷却。另外，热处理时，可以在N2气气氛下升温至保持温度，然后改变气氛，也可以使热处理的整个过程在加湿的N2气气氛下进行。
这样得到的烧结体(元件本体4)例如通过滚筒抛光、喷砂等进行端面抛光，烧结端子电极用糊剂，形成端子电极6、8。端子电极用糊剂的烧结条件例如优选在加湿的N2和H2的混合气体中，以600-800℃进行10分钟-1小时左右。还根据需要，通过在端子电极6、8上进行电镀等形成垫层。端子电极用糊剂可以与上述电极糊剂同样地制备。
上述制造的本发明的叠层陶瓷电容器通过钎焊接等贴装在印刷线路板上等，用于各种电子仪器等。
本实施方案中，对比较不会发生未粘合缺陷(未胶合)的问题的步骤，则不使用粘合层进行叠层。对于容易发生未粘合缺陷(未胶合)的步骤，则经由粘合层进行叠层。即，在电极层12a上形成生片10a时，不使用粘合层，因此可以使制造步骤简化或降低制造成本。并且，在将具有电极层12a的生片10a叠层时，则经由粘合层28进行叠层，因此可以提高粘合性，以及降低未粘合缺陷(未胶合)。因此，根据本实施方案的制造方法，即使在使生片为极薄时，仍可较高保持粘合性，同时可降低未粘合缺陷(未胶合)，且使制造步骤简化并可降低制造成本。
并且在本实施方案中，首先在载体片20上形成电极层12a和余白图案层24，接着在其上形成生片10a，由此制备具有电极层12a和余白图案层24的生片10a。为此，可有效防止涂料中所含的溶剂向生片中渗入(片浸蚀)，可降低短路故障率。另外，由于可防止溶剂的渗入，因此不会对电极层或生片的组成造成故障影响。
本发明并不限于上述实施方案，可在本发明范围内进行各种改变。
例如，本发明的方法并不限于叠层陶瓷电容器的制造方法，也可适用于其它叠层型电子部件的制造方法。
上述实施方案中，是通过转印法形成粘合层28，例如也可以通过口模式涂布法等，在生片10a上直接涂布，形成粘合层28。
上述实施方案中，在将各叠层体单元叠层之前，从叠层体单元上剥离载体片20，叠层叠层体单元，例如如图6A-图6C、图7A-图7C所示，可采用在叠层叠层体单元后，剥离载体片20的步骤。
即，如图6A、图6B所示，首先，经由粘合层28，在外层用生片30上粘合未剥离载体片20的叠层体单元U1a并叠层。接着，如图6C所示，从叠层体单元U1a上剥离载体片20。
接着，如图7A-图7C所示，同样地经由叠层体单元U1b的粘合层28，在叠层体单元U1a上粘合另外的叠层体单元U1b并叠层。接着将该图7A-图7C所示步骤重复进行，叠层多个叠层体单元。然后在该叠层体上面叠层外层用生片，进行最终加压，然后将叠层体切成规定尺寸，可形成生芯片。
实施例
以下通过详细的实施例进一步说明本发明，但本发明并不受这些实施例的限定。
实施例1
首先准备下述各糊剂。
生片用糊剂
首先，作为添加物(副成分)原料，准备1.48重量份(Ba、Ca)SiO3、1.01重量份Y2O3、0.72重量份MgCO3、0.13重量份MnO和0.045重量份V2O5。接着将准备的这些添加物(副成分)原料混合，得到添加物(副成分)原料混合物。
接着，使用球磨，将4.3重量份上述所得添加物原料混合物、3.11重量份乙醇、3.11重量份丙醇、1.11重量份二甲苯和0.04重量份分散剂混合并粉碎，得到添加物浆料。混合粉碎是使用250cc聚乙烯制树脂容器，加入450g
Figure G2005800292244D00161
的ZrO2介质，在圆周速度45m/分钟和16小时的条件下进行.粉碎后的添加物原料的粒径的中值粒径为0.1μm.
接着，使用球磨将11.65重量份上述所得添加物浆料、100重量份BaTiO3粉末(BT-02/化学工业(株))、35.32重量份乙醇、35.32重量份丙醇、16.32重量份二甲苯、2.61重量份邻苯二甲酸二辛酯(增塑剂)、7.3重量份矿物油精、2.36重量份分散剂、0.42重量份除静电剂、33.74重量份有机载体、43.81重量份MEK和43.81重量份2-丁氧基乙醇混合，得到生片用糊剂。通过球磨进行的混合是使用500cc聚乙烯制树脂容器，加入900g的ZrO2介质，在圆周速度45m/分钟和20小时的条件下进行。上述有机载体是在50℃的温度下，将15重量份聚合度为1450、缩丁醛化度为69％的聚乙烯缩丁醛树脂(积水化学工业(株)制备)以及42.5重量份乙醇和42.5重量份丙醇搅拌溶解制成。即，有机载体中树脂含量(聚乙烯醇缩丁醛树脂的量)为15重量％。
内部电极用糊剂
首先，与上述生片用糊剂同样地制备添加物原料混合物。
接着，将100重量份上述所得添加物原料混合物、150重量份丙酮、104.3重量份萜品醇、1.5重量份聚乙二醇系分散剂混合，制成浆料，通过粉碎机(アシザワ·フアインテツク(株)型号LMZ 0.6)将所得浆料粉碎，得到添加物浆料。
浆料中的添加物的粉碎是在圆周速度14m/分钟的条件下使转子旋转，使浆料在容器与浆料罐之间循环进行。容器是将直径0.1mm的ZrO2珠填充至容器容量的80％，另外，粉碎是使全部的浆料在容器内停留5分钟进行。粉碎后的添加物的中值粒径为0.1μm。
接着，使用旋转蒸发器，对粉碎后的添加物浆料，从浆料中蒸发除去丙酮，制备添加物原料分散于萜品醇中的添加物浆料。除去丙酮后的添加物浆料中，添加物原料浓度为49.3重量％。
接着，使用球磨，将100重量份镍粉末(粒径0.2μm/川铁工业(株))、1.77重量份添加物浆料、19.14重量份BaTiO3粉末(粒径0.05μm/化学工业(株))、56.25重量份有机载体、1.19重量份聚乙二醇系分散剂、2.25重量份邻苯二甲酸二辛酯(增塑剂)、32.19重量份乙酸异冰片酯和56重量份丙酮混合，制成糊剂。接着，将所得糊剂使用旋转蒸发器和具备加热装置的搅拌装置蒸发除去丙酮，得到内部电极用糊剂。
通过球磨进行的混合是在球磨中填充30容积％
Figure G2005800292244D00171
的ZrO2介质，填充60容积％上述各原料的混合物，在圆周速度45m/分钟和16小时的条件下进行。上述有机载体是在70℃温度下、将4重量份分子量为13万的乙基纤维素树脂和4重量份分子量为23万的乙基纤维素树脂与92重量份乙酸异冰片酯搅拌溶解制成的。即，有机载体中树脂含量(乙基纤维素树脂的量)为8重量％。
接着，使用锥盘粘度计(HAAKE公司制造)，沿25℃时剪切速度8秒-1下的粘度为V8、50秒-1下的粘度为V50，分别测定所得内部电极用糊剂的粘度。测定结果为：V8＝15.5cps、V50＝8.5cps、V8/V50＝1.72，可以确认该粘度为可以在印刷法中良好应用的粘度。
余白图案用糊剂
首先，与内部电极用糊剂同样地制备添加物原料分散于萜品醇中的添加物浆料。
接着，使用球磨将8.87重量份添加物浆料、95.70重量份BaTiO3粉末(BT-02/化学工业(株))、104.36重量份有机载体、1.0重量份聚乙二醇系分散剂、2.61重量份邻苯二甲酸二辛酯(增塑剂)、19.60重量份乙酸异冰片酯、57.20重量份丙酮和0.4重量份咪唑啉系表面活性剂(除静电剂)混合，制成糊剂.接着，使用旋转蒸发器和带加热机构的搅拌装置，将所得糊剂蒸发除去丙酮，得到余白图案用糊剂.上述有机载体使用与内部电极用糊剂相同的有机载体.即，制成乙基纤维素树脂为8重量％的乙酸异冰片酯溶液.
接着，与内部电极用糊剂同样，测定所得余白图案用糊剂的粘度。测定结果为：V8＝19.9cps、V50＝10.6cps、V8/V50＝1.88，可知为可良好用于印刷法中的粘度。
粘合层用糊剂
将1.5重量份缩丁醛树脂(聚合度800、缩丁醛化度83％、积水化学工业(株)制备BM-SH)、98.5重量份MEK和50重量份DOP(邻苯二甲酸二辛酯和邻苯二甲酸双(2-乙基己酯)的混合溶剂)搅拌溶解，制备粘合层用糊剂。
内部电极层、余白图案和生片的形成
首先，通过丝网印刷机在PET薄膜(第1支撑片)上印刷上述内部电极用糊剂，其中所述PET薄膜是在表面通过硅氧烷系树脂实施了剥离处理的薄膜。接着，在90℃和5分钟的条件下进行干燥，形成具有规定图案的内部电极层。内部电极层按干燥时的膜厚为1μm而形成。
接着，在PET薄膜的未形成内部电极层的部分通过丝网印刷机印刷上述余白图案用糊剂，接着在90℃和5分钟的条件下进行干燥，形成余白图案。余白图案的印刷使用与印刷上述内部电极糊剂时使用的图案为互补图案的丝网印刷版。余白图案按干燥时的膜厚与内部电极层的厚度相同而形成。
接着，在上述形成的内部电极层和余白图案上使用口模式涂布机涂布上述生片用糊剂，接着进行干燥，形成生片。涂布速度为50m/分钟，干燥是将干燥炉内温度设定为80℃进行。生片按干燥时的膜厚为1μm而形成。
粘合层的形成、粘合层的转印
首先，通过口模式涂布机，在另外的PET薄膜(第2支撑片)上涂布上述粘合层用糊剂，接着通过干燥形成粘合层。涂布速度为70m/分钟，干燥是使干燥炉内温度为80℃进行。粘合层按干燥时的膜厚为0.1μm而形成。作为第2支撑片使用的PET薄膜与第1支撑片同样，使用表面经硅氧烷系树脂实施剥离处理的PET薄膜。
接着，通过图3A-图3C所示方法，在上述制备的具有电极层12a和余白图案24的生片10a上转印粘合层28，形成叠层体单元U1a。转印时使用一对辊，其加压压力为5MPa，温度为100℃，可知转印良好进行。
生芯片的制备
首先，将成型为厚度10μm的多片外层用生片叠层，使叠层时的厚度约为50μm，形成烧结后将成为叠层电容器的盖部分(覆盖层)的外层。叠层是在压机压力200MPa和压机温度50℃的条件下进行。外层用生片是使用上述制备的生片用涂料，按干燥后厚度为10μm而形成的生片。
接着，通过图4A、图4B、图5A、图5B所示的方法，在其上叠层100个叠层体单元。接着，在其上叠层多个成型为厚度10μm的外层用生片，使叠层时的厚度为约50μm，形成烧结后将成为叠层电容器的盖部分(覆盖层)的外层。接着，将所得叠层体在100MPa和70℃的条件下进行加压成型，然后用切粒机切断，得到烧结前的生芯片。本实施例中，通过后面所述方法，对烧结前的生芯片进行未粘合缺陷(未胶合)比例的测定。
烧结体的制备
接着，将最终叠层体切成规定尺寸，进行脱粘合剂处理、烧结和退火(热处理)，制备芯片形状的烧结体。
脱粘合剂在以下条件中进行：
升温速度：50℃/小时、
保持温度：240℃、
保持时间：8小时、
气氛气体：空气中。
烧结在以下条件中进行：
升温速度：300℃/小时、
保持温度：1200℃、
保持时间：2小时、
冷却速度：300℃/小时、
气氛气体：露点控制在20℃的N2气和H2(5％)的混合气体。
退火(再氧化)在以下条件中进行：
保持时间：3小时、
冷却速度：300℃/小时、
气氛气体：露点控制在20℃的N2气。
气氛气体的加湿使用加湿器，在水温0-75℃下进行。
接着，用喷砂对芯片形状的烧结体的端面抛光，然后通过在端部涂布In-Ga合金糊剂形成外部电极，得到图1所示构成的叠层陶瓷电容器的样品。
未粘合缺陷(未胶合)比例的测定
对于上述得到的烧结前的生芯片的样品，测定未粘合缺陷(未胶合)的发生程度。测定首先是将50个生芯片样品埋入双液固化型环氧树脂中，使电介质层和内部电极层的侧面露出，然后使双液固化型环氧树脂固化。接着，使用砂纸对埋入环氧树脂中的生芯片样品进行研磨，研磨至深度1.6mm。通过砂纸进行的研磨是依次使用#400砂纸、#800砂纸、#1000砂纸和#2000砂纸进行。接着，使用金刚石磨膏对经砂纸研磨的研磨面进行镜面抛光处理。使用光学显微镜，以放大倍率400倍观察进行了镜面抛光处理的研磨面，观察是否有未粘合缺陷。光学显微镜观察的结果是以发生未粘合缺陷的样品对全部测定样品的比例作为未粘合缺陷比例。结果如表1所示。
短路故障率的测定
短路故障率是准备50个电容器样品，调查发生短路故障的个数并测定。
具体来说，使用绝缘电阻仪(惠普公司制造的E2377A万用表)测定电阻值，将电阻值为100kΩ或以下的样品视为短路故障样品，以短路故障样品相对于全部测定样品的比例作为短路故障率。结果如表1所示。
实施例2
不采用转印法而是采用涂布法进行粘合层的形成，除此之外与实施例1同样，制备烧结前生芯片和叠层陶瓷电容器的样品，与实施例1同样，进行未粘合缺陷比例和短路故障率的测定。
即，实施例2中，使用口模式涂布机，将粘合层用糊剂直接涂布在具有电极层12a和余白图案24的生片10a的电极层相反一侧表面，由此形成粘合层。
比较例1
不进行粘合层的形成，除此之外与实施例1同样地制备烧结前生芯片和叠层陶瓷电容器的样品，与实施例1同样，进行未粘合缺陷比例和短路故障率的测定。
即，比较例1中，不经由粘合层而进行叠层体单元的叠层。
[表1]
  粘合层的形成方法   未粘合缺陷比例(％)   短路故障率(％)
  实施例1   转印法   0   12
  实施例2   涂布法   0   50
  比较例1   不形成   100   无法测定
评价1
表1分别表示实施例1、2、比较例1的未粘合缺陷比例和短路故障率。
由表1可知，在具有电极层的生片上形成粘合层、经由粘合层使各叠层体单元叠层的实施例1和实施例2中，其未粘合缺陷比例均为0％，结果良好。另外，实施例1中，短路故障率为12％，比实施例2的结果好，这是由于实施例1可有效防止在形成粘合层时粘合层的成分向电极层或生片渗入(粘合层导致的片浸蚀)。
另一方面，不形成粘合层而进行叠层体单元叠层的比较例1中，未粘合缺陷比例为100％，即叠层时无法获得足够的粘合力，所有的样品均发生了未粘合缺陷。比较例1中全部样品均发生了未粘合缺陷，因此无法进行短路故障率的测定。
由该结果表明：在具有电极层的生片上形成粘合层，经由粘合层叠层具有电极层的生片，由此可以提高堆叠性(叠层时的粘合性)，可防止未粘合缺陷和粘合故障。另外，优选通过转印法形成粘合层，这可进一步降低短路故障率。
实施例3
使用丙烯酸系树脂代替聚乙烯醇缩丁醛树脂作为生片用粘合剂，除此之外，按照与实施例1同样的方法制备烧结前的生芯片和叠层陶瓷电容器样品，与实施例1同样地进行未粘合缺陷比例和短路故障率的测定。
即，实施例3中，作为生片用糊剂，使用通过以下方法制备的丙烯酸系树脂的生片用糊剂。
丙烯酸系树脂的生片用糊剂
首先，与实施例1的生片用糊剂同样地制备添加物原料混合物。
接着，使用球磨将4.3重量份上述所得添加物原料混合物、6.85重量份乙酸乙酯和0.04重量份分散剂进行混合粉碎，得到添加物浆料。混合粉碎是使用250cc聚乙烯制树脂容器，加入450g
Figure G2005800292244D00221
的ZrO2介质，在圆周速度45m/分钟和16小时的条件下进行.粉碎后的添加物原料的粒径的中值粒径为0.1μm.
接着，使用球磨将11.2重量份上述所得添加物浆料、100重量份BaTiO3粉末(BT-02/化学工业(株)制备)、163.76重量份乙酸乙酯、21.48重量份甲苯、1.04重量份分散剂、0.83重量份PEG400(除静电剂)、1.04重量份双丙酮醇、2.61重量份邻苯二甲酸苄基丁基酯(增塑剂)、0.52重量份硬脂酸丁酯、6.78重量份矿物油精和34.77重量份有机载体混合，得到生片用糊剂。用球磨进行的混合是使用500cc聚乙烯制树脂容器，加入900g
Figure G2005800292244D00222
的ZrO2介质，在圆周速度45m/分钟和20小时的条件下进行。上述有机载体是在50℃温度下将15重量份丙烯酸系树脂与85重量份乙酸乙酯搅拌溶解而制备。即，有机载体中的树脂含量(丙烯酸系树脂的量)为15重量％。丙烯酸系树脂使用分子量为45万、酸值为5mgKOH/g、Tg＝70℃的甲基丙烯酸甲酯(MMA)和丙烯酸丁酯(BA)的共聚物(MMA/BA＝82/18：重量比)。
评价2
在使用丙烯酸系树脂代替聚乙烯醇缩丁醛树脂作为生片用粘合剂的实施例3中，与实施例1同样，未粘合缺陷比例和短路故障率低，结果良好。即，实施例3的未粘合缺陷比例为0％，短路故障率为10％。该结果表明，使用丙烯酸系树脂作为生片用粘合剂时，可以充分发挥本发明的作用效果。

Claims (7)

1.叠层型电子部件的制造方法，该方法具有以下步骤：
在第1支撑片上按照规定图案形成厚度为1.5μm以下的电极层的步骤；
在未形成上述电极层的上述第1支撑片的表面上形成与上述电极层实质相同厚度的余白图案层的步骤；
不使用粘合层，在上述电极层和上述余白图案层的表面形成生片，得到具有电极层和余白图案层的生片的步骤；
将上述具有电极层和余白图案层的生片叠层，形成生芯片的步骤；和
对上述生芯片进行烧结的步骤，
其中在将上述具有电极层和余白图案层的生片叠层之前，在上述具有电极层和余白图案层的生片的电极层相反一侧表面形成厚度为0.02-0.3μm的粘合层，经由上述粘合层叠层上述具有电极层和余白图案层的生片，并且上述生片与上述电极层的合计厚度为3.0μm以下。
2.权利要求1的叠层型电子部件的制造方法，其中，上述余白图案层由与上述生片实质相同的材质构成。
3.权利要求1或2的叠层型电子部件的制造方法，其中在叠层上述具有电极层的生片之前，由上述具有电极层的生片上剥离上述第1支撑片，在剥离了上述第1支撑片的状态下，将上述具有电极层的生片的电极层一侧表面在另外的生片上叠层。
4.权利要求1或2的叠层型电子部件的制造方法，其中在具有上述第1支撑片的状态下，将上述具有电极层的生片的电极层相反一侧表面叠层在其它生片上，在叠层了上述具有电极层的生片后，由上述具有电极层的生片上剥离上述第1支撑片。
5.权利要求1或2的叠层型电子部件的制造方法，其中，通过转印法形成上述粘合层。
6.权利要求5的叠层型电子部件的制造方法，其中，上述粘合层最初是在第2支撑片的表面上可剥离地形成，按压在上述具有电极层的生片的电极层相反一侧表面进行转印。
7.权利要求1或2的叠层型电子部件的制造方法，其中通过涂布法形成上述粘合层。
CN200580029224.4A 2004-06-28 2005-06-24 叠层型电子部件的制造方法 Expired - Fee Related CN101010757B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004190254 2004-06-28
JP190254/2004 2004-06-28
PCT/JP2005/011588 WO2006001359A1 (ja) 2004-06-28 2005-06-24 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN101010757A CN101010757A (zh) 2007-08-01
CN101010757B true CN101010757B (zh) 2010-05-12

Family

ID=35781809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580029224.4A Expired - Fee Related CN101010757B (zh) 2004-06-28 2005-06-24 叠层型电子部件的制造方法

Country Status (5)

Country Link
US (1) US7653973B2 (zh)
JP (1) JP4357531B2 (zh)
CN (1) CN101010757B (zh)
TW (1) TWI260029B (zh)
WO (1) WO2006001359A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009534862A (ja) * 2006-04-26 2009-09-24 ビーエーエスエフ ソシエタス・ヨーロピア 多孔質導電性基板材料の被膜を誘電体で製造する方法及びこの方法を用いた高容量密度キャパシタの製造
JP5339733B2 (ja) * 2007-01-26 2013-11-13 京セラ株式会社 ペースト組成物
KR101133327B1 (ko) * 2010-04-09 2012-04-05 삼성전기주식회사 적층 세라믹 커패시터의 제조방법
KR101197980B1 (ko) * 2010-11-24 2012-11-05 삼성전기주식회사 적층 세라믹 커패시터용 세라믹 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
TWI629696B (zh) * 2015-06-04 2018-07-11 日商村田製作所股份有限公司 Laminated ceramic electronic parts
CN108597869A (zh) * 2018-04-28 2018-09-28 深圳市宇阳科技发展有限公司 一种多层片式陶瓷电容器及其制作方法
CN115196978A (zh) * 2022-08-09 2022-10-18 广东环波新材料有限责任公司 基于ltcc基片等静压叠层的陶瓷制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351616A (ja) 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JPH0379007A (ja) * 1989-08-22 1991-04-04 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ用グリーンシート及び積層セラミックコンデンサの製造方法
JPH03250612A (ja) 1990-02-28 1991-11-08 Nec Corp 積層セラミック部品の製造方法
JPH05101970A (ja) 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JP2985448B2 (ja) 1991-12-09 1999-11-29 株式会社村田製作所 セラミックグリーンシートの積層方法
JPH07297073A (ja) 1994-04-26 1995-11-10 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JPH07312326A (ja) 1994-05-18 1995-11-28 Matsushita Electric Ind Co Ltd 積層型電子部品の製造方法
JP3147667B2 (ja) 1994-07-22 2001-03-19 松下電器産業株式会社 積層セラミックコンデンサの製造方法
JPH1050552A (ja) 1996-07-26 1998-02-20 Tokin Corp 積層セラミックコンデンサの製造方法
JPH11144992A (ja) 1997-11-12 1999-05-28 Taiyo Yuden Co Ltd セラミックシートの製造方法
EP0923094B1 (en) * 1997-12-03 2006-09-20 TDK Corporation Multilayer ceramic electronic element and manufacturing method therefor
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
JP3527667B2 (ja) * 1999-07-28 2004-05-17 松下電器産業株式会社 セラミック電子部品の製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP3807610B2 (ja) 2002-03-18 2006-08-09 Ｔｄｋ株式会社 セラミック電子部品及びその製造方法
JP3807609B2 (ja) 2002-03-07 2006-08-09 Ｔｄｋ株式会社 セラミック電子部品及びその製造方法
JP3827081B2 (ja) 2002-09-12 2006-09-27 Ｔｄｋ株式会社 セラミック電子部品の製造方法
JP4261854B2 (ja) * 2002-09-18 2009-04-30 日本特殊陶業株式会社 積層セラミックコンデンサ製造方法及びセラミックシート積層装置
JP3902106B2 (ja) 2002-09-27 2007-04-04 Ｔｄｋ株式会社 セラミック電子部品の製造方法
JP4116854B2 (ja) * 2002-09-30 2008-07-09 京セラ株式会社 セラミック積層体の製造方法
JP2004179348A (ja) * 2002-11-26 2004-06-24 Kyocera Corp セラミック積層体の製法
CN100538937C (zh) * 2002-12-27 2009-09-09 Tdk株式会社 叠层型电子部件的制造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP平3-79007A 1991.04.04
JP特开2004-111635A 2004.04.08
JP特开2004-114632A 2004.04.15
JP特开2004-179348A 2004.06.24
同上.

Also Published As

Publication number Publication date
JP4357531B2 (ja) 2009-11-04
WO2006001359A1 (ja) 2006-01-05
US7653973B2 (en) 2010-02-02
JPWO2006001359A1 (ja) 2008-04-17
TW200606967A (en) 2006-02-16
US20090007404A1 (en) 2009-01-08
CN101010757A (zh) 2007-08-01
TWI260029B (en) 2006-08-11

Similar Documents

Publication Publication Date Title
CN101010758A (zh) 叠层型电子部件的制造方法
CN101017734B (zh) 剥离层用糊料及叠层型电子部件的制造方法
CN101010757B (zh) 叠层型电子部件的制造方法
JP4483508B2 (ja) 積層型電子部品の製造方法
WO2004088675A1 (ja) 内部電極用ペーストおよび電子部品の製造方法
CN100594568C (zh) 叠层型陶瓷电子部件的制造方法
JP3831748B2 (ja) グリーンシート用塗料、グリーンシート、グリーンシート用塗料の製造方法、グリーンシートの製造方法および電子部品の製造方法
KR100731868B1 (ko) 내부 전극을 갖는 전자 부품의 제조 방법
JP4821197B2 (ja) 剥離層用ペースト及び積層型電子部品の製造方法
CN100538937C (zh) 叠层型电子部件的制造方法
JP4788434B2 (ja) 積層型セラミック電子部品の製造方法
JP2008227364A (ja) 内部電極形成ペースト、積層型セラミック型電子部品、およびその製造方法
WO2004088686A1 (ja) 積層セラミック電子部品の製造方法
KR100708755B1 (ko) 그린 시트용 도료, 그린 시트, 그린 시트의 제조방법 및전자 부품의 제조방법
CN100498979C (zh) 多层陶瓷电子元件的电极层的导电糊和制造多层陶瓷电子元件的多层单元的方法
JP2007258643A (ja) 積層型電子部品の製造方法
CN100408513C (zh) 生片材用涂料、生片材、生片材的制备方法及电子部件的制备方法
CN100557736C (zh) 叠层型电子部件的制造方法
KR100863398B1 (ko) 적층형 전자부품의 제조방법
JP2007073777A (ja) 積層型電子部品の製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2006013246A (ja) 積層型電子部品の製造方法
KR100863399B1 (ko) 적층형 전자 부품의 제조 방법
JP2006135168A (ja) 積層型電子部品の製造方法
JP2006013247A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20120624