CN101009132A - 具有空间编码数据存储的存储器 - Google Patents

具有空间编码数据存储的存储器 Download PDF

Info

Publication number
CN101009132A
CN101009132A CNA2006100642047A CN200610064204A CN101009132A CN 101009132 A CN101009132 A CN 101009132A CN A2006100642047 A CNA2006100642047 A CN A2006100642047A CN 200610064204 A CN200610064204 A CN 200610064204A CN 101009132 A CN101009132 A CN 101009132A
Authority
CN
China
Prior art keywords
data
value
word
register file
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100642047A
Other languages
English (en)
Inventor
S·K·苏
A·马赫什瓦里
R·K·克里什纳墨菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101009132A publication Critical patent/CN101009132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

具有空间编码数据存储的存储器，这里公开了具有空间编码数据的存储器电路实施例。

Description

具有空间编码数据存储的存储器
技术领域
本发明涉及具有空间编码数据存储的存储器。
背景技术
在现代大规模集成电路芯片，如微处理器中，有效和泄漏功率消耗是重要的问题。在这样的芯片中，单端存储器，如寄存器文件(register file)电路、只读存储器(RCM)电路和动态随机存取存储器(DRAM)电路，是整个有效和泄漏功率消耗中的相当大的分量。例如在移动应用芯片中，随着技术的发展，来自存储器电路的这样的功率消耗增大，并且证明是严重的限制。相应地，需要能够降低存储器中的功率的改进电路。
发明内容
根据本发明的实施例的芯片包括具有空间编码数据存储的存储器电路。
根据本发明的另一实施例的电路包括寄存器文件电路，该寄存器文件电路具有多条位线，其包括数据位线和编码位线，每一条位线具有多个单元访问堆，每一个具有处于第一值或第二值的数据输入，该第二值导致消耗大于第一值的功率；以及用于每一数据位线的门，其被耦接至相关数据位线和编码位线以基于在其相关数据位线和编码位线处的数据在输出处提供正确的数据值。
根据本发明的另一实施例的方法包括向寄存器文件字的数据部分写入(i)如果其位的一半以上是更高功率消耗的位，则写入待写入的数据的反转形式，以及(ii)如果其数据位的一半以下是更高功率消耗的位，则写入该数据的未反转形式；以及向该字的编码部分写入表示数据是反转的还是未反转的形式的值。
根据本发明的另一实施例的系统包括具有存储器电路以具有空间编码存储的数据的微处理器；天线；无线接口，该无线接口与微处理器和天线耦接，以通信链接该微处理器与无线网络。
根据本发明的另一实施例的集成电路芯片具有至少一个寄存器文件，该至少一个寄存器文件包括用于向寄存器文件字的数据部分写入下述的装置：(i)如果其位的一半以上是更高功率消耗的位，则写入待写入的数据的反转形式，以及(ii)如果其数据位的一半以下是更高功率消耗的位，则写入该数据的未反转形式；以及用于向该字的编码部分写入表示数据是反转的还是未反转的形式的值的装置。
附图说明
在附图中借助实例而不是借助限制来说明本发明的实施例，在附图中类似的附图标记表示类似的元件。
图1是传统寄存器文件阵列的一部分的示意图。
图2是根据一些实施例、具有空间编码数据的寄存器文件电路的一部分的方框图。
图3是根据空间编码数据存储技术适合用来写入数据的多数表决电路(majority voting circuit)的方框图。
图4是根据一些实施例、具有空间编码数据存储的只读存储器电路的示意图。
图5是根据一些实施例、具有具有空间编码数据的至少一个寄存器文件的计算机系统的方框图。
具体实施方式
这里公开了用于减少有效和泄漏功率的实施例。例如，可以实现在最坏的情况下降低高达50％的功率消耗。空间编码数据存储可以导致存储器阵列中至少一半的位单元处于降低功耗状态。
图1表示传统的单端型寄存器文件阵列电路。它包括数据单元104的M、N位字。(在所述图中，单元的每一列对应单独的N位字。)该阵列包括用作用于字中的位的单端动态数据节点的N位线(BL-1]至BL[N])。每一条位线耦接至预充电晶体管M1、保持器电路(例如，p型晶体管)以及由串联耦接的晶体管M2和M3形成的M单元访问堆。晶体管M2与相关联的字线信号(WL[i])相耦接，而晶体管M3与相关联的存储器单元104相耦接。
在操作时，当读取字(或列)时，用于特定列的字线(WL[i])被保持(高)，这导致在该列中的单元值将被耦合直到它们相关联的位线，在这里它们通过输出驱动器(未示出)被读取或驱动。所述的寄存器文件100采用动态逻辑来实现，并由此具有与每一条位线耦接的保持器102，以阻碍泄漏的影响。
消耗的有效和泄漏功率的量取决于在单元104中储存的值的分布。利用所述的配置，如果存储了更多‘1，则存在更高的泄漏(由于M3晶体管导通，从而减小了在其堆中的阻抗)。随着时间的流逝，由于更多的位线节点被放电，因此有效功率消耗也将变得更高。相应地，这里公开的实施例解决了这些问题，并降低了有效和/或泄漏功率消耗。
图2表示具有空间编码数据的寄存器文件电路200。它与图1中的寄存器文件相同，除了(i)它包括附加的编码位线(BL[ENC])，(ii)它存储的数据是空间编码的，以及(iii)它包括为每一条数据位线提供的XOR门206。如所示的，来自每一个XOR门206的第一输入与相关联的数据位线相耦接，并且第二输入与编码(ENC)位线相耦接。XOR输出(OUT[1]～OUT[N])为从寄存器文件阵列200中读取的字提供数据输出位。
如这里所使用的，“空间编码”指的是对存储在存储器阵列中的数据进行编码以降低(或者合理地最小化)在存储器中的更高功率消耗状态的数量。例如利用所述的阵列200，存储的‘1比存储的‘0导致更高的功率消耗。之所以如此，是因为在该描述的实施例中，在单元访问堆中使用NMOS晶体管。因此，根据存储器电路的配置(例如，使用PMOS堆晶体管)，‘0可以处于更高功率消耗状态。利用所述的实施例，如果一半以上为‘1，则将给定字(列)中的数据值反转，其后如果它们在存储时被反转，则在读取时将再次反转。然而，可以使用其它方案来降低阵列中的更高功率消耗状态的数量。
(术语“NMOS晶体管”指的是N型金属氧化物半导体场效应晶体管。类似地，“PMOS晶体管”指的是P型金属氧化物半导体场效应晶体管。应当理解的是，无论何时使用术语：“晶体管”、“MOS晶体管”、“NMOS晶体管”或“PMOS晶体管”，除非另外明确指示或由其用途的性质表明，否则它们只是以示例性的方式来使用的。它们包括仅提到几种的MOS器件的不同变体，其包括具有不同VT和氧化物厚度的器件。并且，除非特别地被称为MOS等，否则术语晶体管可以包括如今已知的或尚未研制的其它适合的晶体管类型，如结型场效应晶体管、双极型结晶体管和多种类型的三维晶体管。)
利用图2的寄存器文件，当向字写入数据时(例如，每次一个字)，它判断在该字中的一半以上的位是否是‘1，且使用ENC位来指示该判断。如果一半以上的位是‘1，则在其被写入单元之前，该数据被反转，并且在所述的实施例中将编码(ENC)位变成‘1。如果不是，则该数据被按原样写入单元中，并使编码位变成‘0。(注意，该空间编码数据存储技术从整体上降低了寄存器文件的有效和泄漏功率，而不必针对每一行(位线。仍然可以在行中而不是在列中具有一半以上的‘1’。)当读取字时，用于待读取的字(列)的ENC位也被读取，并与读取的字中的每一个数据位进行异或逻辑运算(通过XOR门206)，以在输出线(OUT[1]-OUT[N])处得到正确的数据。(注意在该图中只示出了一个读取端口。)因此，用于读取操作的延迟开销(overhead)可以仅仅刚好是XOR门延迟。作为替代，该数据可以保持编码状态，例如，如果其经由总线被传送以节省总线功率消耗的话。
用于确定在字中将要被存储(写入)的一半以上的位是否为“1”的技术可以采用任何适合的途径来实现。例如，其可以在寄存器文件单元104之前采用适当电路(模拟和/或数字逻辑)来实施。在一些实施例中，延迟阈值逻辑，例如图3所示的电路，可以用来实现具有可容许的延迟和功率消耗的编码。
图3表示根据一些实施例的多数表决电路300，其可用于如这里所公开的对存储器的数据进行空间编码。多数表决电路300包括与边缘触发锁存器304耦接的第一和第二数字控制的可变延迟元件302A、302B。延迟元件302A、302B都具有在它们的输入处施加的公共时钟信号(CLK)，且它们的输出都与边缘触发锁存器304的输入相耦接。
第一延迟元件具有N个同样加权的输入，以接收将要写入到寄存器文件中的字的N个数据位。它基于这些输入位中有多少处于‘1来延迟输入时钟(CLK)。例如，对于处于‘1的每一个数据输入，该延迟可以被降低固定量。另一方面，第二延迟元件302B被配置用于将CLK信号延迟等价于第一延迟电路延迟的固定量，如果它的位的一半是‘1且一半是‘0的话。例如，它可以利用与其N个数据输入的一半处于‘1且另一半处于‘0的相同类型的延迟元件来实现。对于关于这种多数表决电路的另外的信息，可以参考2005年3月31日提交的题为“DATA CONVERTER AND A DELAY THRESHOLDCOMPARATOR”的共同拥有的美国专利申请11/094,811。
锁存器304将来自第一延迟元件302A的时钟延迟与来自第二延迟元件302B的时钟延迟进行比较。其输出根据哪一个延迟元件的时钟脉冲首先到达锁存器来确定。例如，如果来自第一延迟元件302A的时钟信号首先到达，则它可以是‘1，表示更多的数据位为‘1。另一方面，如果第二延迟元件的时钟首先到达，则它可以是‘0，表示一半以下的数据位为‘1。然后可以使用该输出作为控制信号，以使将要写入寄存器文件字的数据反转或不反转。例如，它可以用来利用反转和不反转路径在寄存器文件写入端口前面控制多路转换器，以使反转或未反转形式的数据被写入寄存器文件。
应当理解的是，公开的空间编码存储器存储技术可以应用到任何适合的(例如，单端的)存储器。例如，它可以用在动态随机存取存储器(DRAM)和只读存储器(ROM)中。相应地，图4表示具有空间编码数据的ROM阵列400。ROM 400包括预充电晶体管402和在出现低(‘0)值的存储器位置中的低数据晶体管404。它还包括用于数据的每一行(或字)的数据的附加列(BL ENC)，以及与编码位线和相关数据位线耦接以提供输出数据位线的XOR门406。编码位线(BL ENC)存储用于每一列(或字)的编码位，以指示在给定字(或行)中的数据是否已经被反转。
参考图5，示出了计算机系统的一个实例。所述的系统总体上包括与电源504耦接的处理器502、无线接口506和存储器508。它与电源504耦接以在操作时从其接收功率。无线接口506与天线510耦接，以通过无线接口芯片506将该处理器与无线网络(未示出)进行通信链接。微处理器502包括具有根据这里所讨论的实施例的空间编码数据存储的寄存器文件503。
应当注意的是，所述的系统可以以不同的形式实现。也就是说，它可以以单个芯片模块、电路板或具有多个电路板的底盘(chassis)来实现。类似地，它可以构成一个或多个完整的计算机，或者可替代地，它可以构成计算系统中有用的部件。
本发明并不限于所述的实施例，而是可以在所附权利要求的精神和范围之内利用修改和变型来实施。例如，应当理解的是，本发明适用于与所有类型的半导体集成电路(“IC”)芯片一起使用。这些IC芯片的例子包括但不限于处理器、控制器、芯片集部件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片等。
并且，应当理解的是，可以给出实例尺寸/模型/数值/范围，尽管本发明不限于其。由于制造技术(例如，光刻法)随着时间而变得成熟，因此可以期待能够制造更小尺寸的器件。此外，为了描述和讨论的简化，并且为了不致使本发明变得不清楚，与IC芯片的公知的功率/接地连接和其它部件可以在或者可以不在图中示出。此外，布置可以以方框图形式示出以便避免使本发明变得模糊，并且还鉴于这样的事实，即相对于这种方框图布置的实施方式，说明书高度依赖于在其内将要实施本发明的平台，即，这样的说明书应当很好地存在于本领域技术人员的见识之内。在对说明书细节(例如电路)进行阐述以便对本发明的实例实施例进行描述的情况下，对于本领域技术人员应当明显的是，本发明可以在没有这些具体细节，或者在这些具体细节的变型的情况下实施。因此该描述应当被认为是示意性的，而不是限制性的。

Claims (23)

1.一种具有泄漏降低的存储器电路的芯片，包括：
具有空间编码数据存储的存储器电路。
2.如权利要求1所述的芯片，其中所述存储器电路包括具有多条位线的寄存器文件，每一条位线与多个单元访问堆耦接，每一个单元访问堆具有与其耦接的相关位单元，其中来自单独位线的堆限定了字，在每一个字中的位单元被存储了空间编码数据。
3.如权利要求2所述的芯片，其中每一个字包括数据位和编码位，其中如果一半以上的数据位处于更高功率消耗状态，则将要存储在所述数据位中的数据被反转，所述编码位指示所述数据位是否被反转。
4.如权利要求3所述的芯片，其中所述寄存器文件电路包括耦接到所述数据位线和编码位线的用于每一条数据位线的XOR门，来自所述XOR门的输出提供用于寄存器文件电路的数据输出。
5.如权利要求4所述的芯片，包括多数表决电路以确定将要写入字中的数据是否具有其位的一半以上作为更高功率消耗位。
6.如权利要求5所述的芯片，其中所述多数表决电路包括第一和第二数字控制的可变延迟元件，所述第一延迟元件由将要写入的字的数据位来控制。
7.如权利要求1所述的芯片，其中所述存储器电路包括ROM电路。
8.如权利要求1所述的芯片，其中所述存储器电路包括动态随机存取电路。
9.一种具有具有泄漏降低的寄存器文件的集成电路装置，包括：
寄存器文件电路，所述寄存器文件电路具有包括数据位线和编码位线的多条位线，每一条位线具有多个单元访问堆，每一个具有处于第一值或第二值的数据输入，所述第二值导致比第一值消耗更多的功率；以及
用于每一条数据位线的门，其与相关数据位线和编码位线耦接以基于在其相关数据位线和编码位线处的数据在输出处提供正确的数据值。
10.如权利要求9所述的装置，其中所述单元访问堆均包括与数据输入耦接的NMOS晶体管，其中所述第二值是逻辑高值。
11.如权利要求10所述的装置，其中所述寄存器文件包括具有来自每一条位线的单元访问堆的字组，其中如果其数据值的一半以上是逻辑高值，则将要写入字组的数据在写入之前被反转。
12.如权利要求11所述的装置，其中所述门包括XOR逻辑。
13.如权利要求12所述的装置，包括在写入端口之前与寄存器文件电路耦接的多数表决电路，用以指示是否在字组中一半以上的位值是逻辑高值。
14.如权利要求9所述的装置，其中所述单元访问堆均包括耦接到数据输入的PMOS晶体管，其中所述第二值是逻辑低值。
15.一种在寄存器文件中降低泄漏的方法，包括：
向寄存器文件字的数据部分写入(i)如果其位的一半以上是更高功率消耗位，则写入将要写入的数据的反转形式，以及(ii)如果其数据位的一半以下是更高功率消耗位，则写入该数据的未反转形式；以及
向所述字的编码部分写入表示数据是反转的还是未反转的形式的值。
16.如权利要求15所述的方法，其中所述更高功率消耗值是逻辑高值。
17.如权利要求15所述的方法，还包括用数据部分值对编码部分值进行核化，以在其被读取时得到所述字的正确数据部分。
18.一种计算机系统，包括：
(a)具有存储器电路以具有空间编码存储的数据的微处理器；
(b)天线；
(c)无线接口，所述无线接口与所述微处理器和所述天线耦接，以将所述微处理器通信链接到无线网络。
19.如权利要求18所述的系统，其中所述存储器包括具有多条位线的寄存器文件，每一条位线与多个单元访问堆耦接，每一个单元访问堆具有与其耦接的相关位单元，其中来自单独位线的堆限定了字，在每一个字中的位单元被存储了空间编码数据。
20.如权利要求19所述的系统，其中每一个字包括数据位和编码位，其中如果一半以上的数据位是更高功率消耗值，则将要存储在所述数据位中的数据被反转，所述编码位指示所述数据位是否被反转。
21.如权利要求20所述的系统，其中所述寄存器文件电路包括耦接到所述数据位线和所述编码位线的用于每一条数据位线的XOR门，来自所述XOR门的输出提供用于寄存器文件电路的数据输出。
22.一种具有至少一个寄存器文件的集成电路芯片，包括：
用于向寄存器文件字的数据部分写入下述的装置：(i)如果其位的一半以上是更高功率消耗位，则写入将要写入的数据的反转形式，以及(ii)如果其数据位的一半以下是更高功率消耗位，则写入该数据的未反转形式；以及
用于向所述字的编码部分写入表示数据是反转的还是未反转的形式的值的装置。
23.如权利要求22所述的芯片，其中所述更高功率消耗值是逻辑高值。
CNA2006100642047A 2005-12-28 2006-12-28 具有空间编码数据存储的存储器 Pending CN101009132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/321366 2005-12-28
US11/321,366 US7372763B2 (en) 2005-12-28 2005-12-28 Memory with spatially encoded data storage

Publications (1)

Publication Number Publication Date
CN101009132A true CN101009132A (zh) 2007-08-01

Family

ID=38193532

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100642047A Pending CN101009132A (zh) 2005-12-28 2006-12-28 具有空间编码数据存储的存储器

Country Status (6)

Country Link
US (1) US7372763B2 (zh)
JP (1) JP4509995B2 (zh)
KR (1) KR100863716B1 (zh)
CN (1) CN101009132A (zh)
DE (1) DE102006061877B4 (zh)
TW (1) TWI330374B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231283A (zh) * 2011-04-07 2011-11-02 清华大学 一种不挥发存储器的无线接口
CN102903383A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 用于半导体存储器的可编程保持器
CN106716374A (zh) * 2014-09-30 2017-05-24 艾沃思宾技术公司 短路检测及反转

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8456923B2 (en) * 2008-12-18 2013-06-04 Intel Corporation Register file circuits with P-type evaluation
TWI476783B (zh) * 2008-12-30 2015-03-11 Intel Corp 偽靜態動態位元線電路及方法
US8125842B2 (en) * 2009-03-31 2012-02-28 Agere Systems Inc. Tracking circuit for reducing faults in a memory

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474398A (ja) * 1990-07-16 1992-03-09 Matsushita Electron Corp 読み出し専用型記憶装置
JPH05298894A (ja) * 1992-04-16 1993-11-12 Sharp Corp 不揮発性メモリのデータ書込読出制御装置
JPH05303882A (ja) * 1992-04-24 1993-11-16 Mitsubishi Electric Corp 半導体記憶装置
JPH06176592A (ja) * 1992-12-02 1994-06-24 Nec Corp マスクｒｏｍ
JPH06267283A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み／読み出し方法
JPH07182077A (ja) * 1993-12-21 1995-07-21 Toshiba Corp 論理回路及びこれを用いたデータ処理装置
JPH0845275A (ja) * 1994-07-29 1996-02-16 Toshiba Corp メモリリード／ライト制御方法およびその方法を使用したメモリ装置
JPH08161895A (ja) * 1994-11-30 1996-06-21 Toshiba Microelectron Corp 読み出し専用記憶装置
JPH09120693A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体記憶装置
JPH09274796A (ja) * 1996-02-08 1997-10-21 Hitachi Ltd 半導体装置および半導体システム
JPH10302490A (ja) * 1997-04-25 1998-11-13 Mitsubishi Electric Corp 読み出し専用半導体記憶装置
JPH113594A (ja) * 1997-06-12 1999-01-06 Hitachi Ltd 不揮発性メモリおよびデータ書込み、読出し方法
JPH1166870A (ja) * 1997-08-26 1999-03-09 Kawasaki Steel Corp 半導体記憶装置およびそのデータ格納方法
JP3092557B2 (ja) * 1997-09-16 2000-09-25 日本電気株式会社 半導体記憶装置
US5940332A (en) * 1997-11-13 1999-08-17 Stmicroelectronics, Inc. Programmed memory with improved speed and power consumption
FR2793591B1 (fr) * 1999-05-12 2004-01-02 St Microelectronics Sa Memoire morte a consommation statique reduite
US6478958B1 (en) * 2000-01-19 2002-11-12 Baldwin Filters, Inc. Apparatus for filtering impurities out of fluid
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6608779B1 (en) * 2000-06-02 2003-08-19 Intel Corporation Method and apparatus for low power memory
US6320795B1 (en) * 2000-12-08 2001-11-20 Intel Corporation Pseudo-static leakage-tolerant register file bit-cell circuit
JP2002366419A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp データ処理装置およびデータ処理方法
US6628557B2 (en) * 2001-09-28 2003-09-30 Intel Corporation Leakage-tolerant memory arrangements
JP3881869B2 (ja) * 2001-11-05 2007-02-14 株式会社ルネサステクノロジ 半導体記憶装置
US6563745B1 (en) * 2001-12-14 2003-05-13 Matrix Semiconductor, Inc. Memory device and method for dynamic bit inversion
US6781892B2 (en) * 2001-12-26 2004-08-24 Intel Corporation Active leakage control in single-ended full-swing caches
JP4068427B2 (ja) * 2002-10-08 2008-03-26 エルピーダメモリ株式会社 データインバージョン回路及び半導体装置
JP2005038510A (ja) * 2003-07-15 2005-02-10 Sony Corp 半導体集積回路、回路設計装置および方法、記録媒体、並びにプログラム
JP4330396B2 (ja) * 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
FR2862421B1 (fr) * 2003-11-14 2006-06-09 St Microelectronics Sa Circuit memoire et procede de traitement d'un code destine a etre charge dans ladite memoire
US7873815B2 (en) * 2004-03-04 2011-01-18 Qualcomm Incorporated Digital signal processors with configurable dual-MAC and dual-ALU
US7603398B2 (en) * 2005-03-31 2009-10-13 Intel Corporation Data converter and a delay threshold comparator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231283A (zh) * 2011-04-07 2011-11-02 清华大学 一种不挥发存储器的无线接口
CN102903383A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 用于半导体存储器的可编程保持器
CN102903383B (zh) * 2011-07-28 2015-09-16 台湾积体电路制造股份有限公司 用于半导体存储器的可编程保持器
CN106716374A (zh) * 2014-09-30 2017-05-24 艾沃思宾技术公司 短路检测及反转
US10614907B2 (en) 2014-09-30 2020-04-07 Everspin Technologies, Inc. Short detection and inversion

Also Published As

Publication number Publication date
US20070147158A1 (en) 2007-06-28
DE102006061877A1 (de) 2007-08-30
TW200733136A (en) 2007-09-01
US7372763B2 (en) 2008-05-13
DE102006061877B4 (de) 2015-05-13
JP4509995B2 (ja) 2010-07-21
KR100863716B1 (ko) 2008-10-15
KR20070070102A (ko) 2007-07-03
JP2007179724A (ja) 2007-07-12
TWI330374B (en) 2010-09-11

Similar Documents

Publication Publication Date Title
DE69120333T2 (de) Verriegeltes On-Chip-Fehlererkennungs- und -korrektursystem
CN101009132A (zh) 具有空间编码数据存储的存储器
US6625686B2 (en) Multiport memory, data processor and data processing system
KR100280566B1 (ko) 반도체 기억 장치
US4916670A (en) Semiconductor memory device having function of generating write signal internally
CN102024493B (zh) 半导体集成电路
US10830814B2 (en) Semiconductor device
US7430134B2 (en) Memory cell structure of SRAM
KR0154586B1 (ko) 반도체 기억장치
US6661731B2 (en) Semiconductor memory, semiconductor integrated circuit and semiconductor mounted device
US6807124B2 (en) Memory device for activating one cell by specifying block and memory cell in the block
US5239509A (en) Semiconductor memory device
KR100369461B1 (ko) 메모리 장치 및 커플링 노이즈 제거 장치
US5926424A (en) Semiconductor memory device capable of performing internal test at high speed
US5793668A (en) Method and apparatus for using parasitic capacitances of a printed circuit board as a temporary data storage medium working with a remote device
US6885595B2 (en) Memory device
US7499318B2 (en) Nonvolatile semiconductor memory device having a management memory capable of suppressing bitline interference during a read operation
US7484144B2 (en) Testing embedded memory in an integrated circuit
US20080080266A1 (en) Memory driver circuits with embedded level shifters
US6320814B1 (en) Semiconductor device
CN100565443C (zh) 一种基于ctgal的绝热fifo电路
US20030043648A1 (en) Semiconductor memory device capable of testing data line redundancy replacement circuit
US6800882B2 (en) Multiple-bit memory latch cell for integrated circuit gate array
US5719804A (en) Cache memory device and manufacturing method thereof
CN103594110A (zh) 替代双端口静态存储器的存储器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070801