JPH0474398A - 読み出し専用型記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビット線のリーク電流による誤動作防止およ
び、ビット線への寄生容量低減により高速化ができる読
み出し専用型記憶装置に関する。

従来の技術 近年、読み出し専用型記憶装置は微細加工技術の進歩に
ともなって大容量化が進んでいる。以下に、従来の読み
出し専用型記憶装置について説明する。

第２図はコンタクト方式の読み出し専用型記憶装置の構
成を示す回路図である。

第２図は簡単のため、４Ｘ４＝１６ビツトで構成された
メモリーセルアレーを示してイル。

Ｑ、＋（１≦Ｉ％Ｊ≦４）はエンハンスメント型ＭＯ３
）ランジスタで、４行４列のマトリックスに配列されて
いる。Ｗ、はワード線であって、Ｑのゲート電極に接続
される。Ｂ・はビット線であって、前記Ｑ　ｉ　ｒのド
レインに接続される。ただし、図に示すように、ＲＯＭ
コードに応じて、黒丸は接続、白丸は非接続を示す。ま
た、第２図に”０゛　と　１′　で示すように、接続を
ＲＯＭコード′１′、非接続をＲＯＭコード゛０゛　に
対応させている。Ｃ１はビット線選択線、ＱＣ＋はコラ
ムゲートであって、エンハンスメント型ＭＯＳトランジ
スタで構成されている。さらに、コラムゲートからの出
力はセンスアンプを介して出力回路と接続された構成に
なっている。

このように構成された従来の読み出し専用型記憶装置に
ついて、以下その動作について説明する。

まず、アドレス入力により４本のワード線Ｗ。

のうち１本のみを選択してハイレベルとし、この行のト
ランジスタをオン状態とする。このオン状態となったト
ランジスタのドレインがビット線と接続されていれば、
ビット線の電荷は引き抜かれてロウレベルとなり、ピン
ト線と非接続であればハイレベルとなる。

また、アドレス入力により４本のビット線選択線Ｃ１の
うち１本のみを選択してハイレベルとし、この列のトラ
ンジスタＱＣ，をオン状態とする。

このオン状態となったトランジスタを介して記憶情報の
　Ｏ°　または１′はセンスアンプに入力され、出力回
路によってロウレベル、またはハイレベルとして０゛　
または１′の情報が出力される。

発明が解決しようとする課題 しかしながら、このような従来の読み出し専用型記憶装
置の構成では、記憶容量の増大にともない、ビット線に
接続されるトランジスタの数も増大し、特に、その列の
ＲＯＭコードによりデータ１°　が多い場合、これらの
トランジスタのサフスレッシュホールド電流によるビッ
ト線のリーク電流も増大し、記憶情報の０“が１°に誤
判定を生じるという欠点と上記コンタクト方式の場合、
ビット線に接続されるトランジスタのドレインと基板と
の間の接合容量による寄生容量が増大し、動作速度が遅
くなるという欠点を有していた。

本発明は上記問題を解決するもので、ビット線のリーク
電流を減少させ誤動作を防止するとともに、寄生容量の
低減による高速化も実現することのできる読み出し専用
型記憶装置を提供することを目的とする。

課題を解決するための手段 本発明は上記目的を達成するために、各ビット線ごとに
、そのビット線のＲＯＭコードに応してビット線電荷を
引き抜くデータ（上記従来の例ではデータ　１′）がビ
ット線電荷を引き抜かないデータ（上記従来の例ではデ
ータ　０′）より多い場合、そのビット線の書き込みデ
ータの０′と　１”を反転し０゛を１゛１′を０ とする書き込み方式とし、前記各ビット線ごとに前記書
き込みデータが反転書き込みされたか、否かを識別する
ための識別手段と、前記反転書き込みされたビット線が
選択されたときその出力データを反転して非反転出力と
切り替えて出力する出力手段とを備えた読み出し専用型
記憶装置とする。

作用 本発明は上記構成により、反転書き込みされたビット線
のリーク電流が減少し、ビット出力は識別手段の情報で
ビットごとに反転と非−反転が識別され、正しく切り替
えられて出力される。

実施例 以下、本発明の１実施例の読み出し専用型記憶装置につ
いて、図面を参照しながら説明する。第１図は本発明の
一実施例の読み出し専用型記憶装置の構成を示す、コン
タクト方式の読み出し専用型記憶装置の構成を示す回路
図である。

図は簡単のために、４Ｘ４＝１６ビツトで構成されたメ
モリーセルアレーを示している。

Ｑ、＋（１≦ｉ、、、ｊ≦４）はエンハンスメント型Ｍ
Ｏ３）ランンスタであって、４行４列のマトリックスに
配列されている。Ｗｌはワード線でＱｌ、のゲート電極
に接続されている。

Ｂ１　はビット線であって、前記Ｑ　ｉ　ｒのドレイン
と接続される。

図で示す（０）と（１）はそのアドレスの本来のＲＯＭ
コードを表し、０，１はそのアドレスに書き込まれるデ
ータを示している。この書き込まれるデータの反転と非
反転に応して黒丸はビット線Ｂ１　とＱ　ｉ　ｉのドレ
インとの接続、白丸は非接続を示す。たとえば、第１図
に示す実施例に従えば、反転記憶された第一列目のビッ
ト線Ｂ１の本来のＲＯＭデータは、第一行目から順に、
　’Ｏ’　、　　’１’　、　　’１’′１°であるか
ら書き込みデータは’１”Ｏ。

ＩＱＺ　　Ｉｏｌ　と書き込んでおく。また、非反転記
憶された第二列目のビット線Ｂ２の本来のＲＯＭデータ
は、第一行目から順に、’１’　、　　’０’′０°、
　０゛であるから書き込みデータは本来のＲＯＭデータ
通りに１’、’Ｏ“０°、　°０゛と書き込んでおく。

ＱＩ、は書き込みの反転か非反転かを記憶する識別手段
を構成するエンハンスメント型ＭＯ８）ランジスタであ
って、ビット線ごとに１個配置されており、そのビット
線に書き込まれたＲＯＭデータ０．１が反転書き込みさ
れている場合は、インバー）線Ｂ　Ｉ　ＮＶｉとＱｌ、
のドレインと接続、反転されていない場合は非接続とな
っている。たとえば、図に示す本実施例に従えば、ＱＩ
＋　は接続、Ｑｌ２は非接続となる。

ＱＣｉはビット線を選択するコラムゲートであって、エ
ンハンスメント型ＭＯ３）ランジスタで構成されている
。

ＱＣＩＮＶ、　　は前記識別手段において記憶をビット
ごとに選択するインバート線コラムゲートであって、エ
ンハンスメント型ＭＯ３）ランジスタで構成されている
。

さらに、コラムゲートからの出力はセンスアンプ１を介
して出力回路１に接続された構成になっている。

また、インバート線コラムゲートからの識別出力も同様
にセンスアンプ２を介して出力回路２と接続された構成
になっている。

また、ＱＴＲｌ、ＱＴＲ２はビット線の出力を前記出力
回路２の識別出力により反転と非反転と切り替えるエン
ハンスメント型ＭＯＳトランジスタで構成されたトラン
スファーゲートである。

このように構成された本発明の実施例の読み出し専用型
記憶装置について、以下その動作を説明する。

まず、アドレス入力により４本のワード線Ｗ７のうちの
１本のみを選択してハイレベルとし、その行のトランジ
スタをオン状態とする。このオン状態となったトランジ
スタのドレインがビット線と接続されていれば、ビット
線の電荷は引き抜かれロウレベルとなり、ビット線と非
接続であればハイレベルとなる。

また、アドレス入力により４本のビット線選択線Ｃ１の
うち１本のみを選択してハイレベルとし、この列のトラ
ンジスタＱＣ＋　をオン状態とする。このオン状態とな
ったトランジスタを介して記憶情報の０′　と　１°は
センスアンプ１に入力され、出力回路１によりロウレベ
ル、またはハイレベルとして“０′または“１′の情報
が出力される。

一方、アドレス入力により４本のビット線選択線ＣＩと
同様に、この列のトランジスタＱ１１をオン状態とする
。このオン状態となったトランジスタを介して書き込み
データ反転記憶情報の０゛または′１“がセンスアンプ
２に入力され、出力回路２によりロウレベルまたはハイ
レベルとじて“０′または１′の情報が出力される。

次に、出力回路２から出力された識別情報データがＨ°
　レベルのとき、すなわち選択されたビット線の書き込
みデータが反転書き込みの場合はＱＴＲＩはオフ、ＱＴ
Ｒ２はオンとなり、出力回路１からの出力は、最終的に
はインバータ、ＩＶＩにより反転され、出力回路３より
出力される。

また、出力回路２より出力された識別情報データが　Ｌ
　レベルのとき、すなわち選択されたビット線の書き込
みデータが非反転書き込みの場合はＱＴＲＩはオン、Ｑ
ＴＲ２はオフとなり、出力回路１からの出力は、そのま
まのレベルで出力回路３より出力される。

なお、本発明の実施例において、１本のビット線のＲＯ
Ｍデータ　０“　と　１°の個数が同数の場合は、反転
書き込みの有無はとちらでもよい。

また、本発明の実施例においては、コンタクト方式の読
み出し専用型記憶装置としたが、イオン注入方式などの
各種方式の読み出し専用型記憶装置としてもよい。

このように本発明の実施例の読み出し専用型記憶装置に
よれば、ビット線ごとに書き込ろの反転か非反転かを記
憶する識別手段と、識別手段の情報でビット出力を反転
と非反転と切り替えて出力する出力手段を設け、１′か
０°より多いビット線の書き込みを反転書き込みしてお
くことにより、リーク電流なとによる誤動作防止と、容
量減による高速化ができる。

発明の効果 以上の実施例から明らかなように、本発明は各ビット線
ごとに、そのビット線のＲＯＭコードに応してビット線
電荷を引き抜くデータ（上記の例ではデータ　１′）の
数がビット線電荷を引き抜かないデータ（上記の例では
データ　０′）の数より多い場合、そのビット線の書き
込みデータの０′　と　１°を反転し　０′を１°、　
１゛をＯ゛　とすると書き込んでおき、各ビット線ごと
に書き込みデータか反転書き込みされたか、否かを識別
するだめの識別手段と、前記反転書き込みされたビット
線が選択されたとき、その出力データを反転して非反転
出力と切り替えて出力する出力手段を設けた読み出し専
用型記憶装置とするため、ビット線に接続されて、ビッ
ト線電荷を引き抜くトランジスタの数を、本来１本のビ
ット線に配置される最大個数の半分以下に抑えることが
でき、これらのトランジスタのサブスレノンユホールド
電流によるビット線のリーク電流による誤動作を防止し
、また、ビット線への寄生容量を低減して高速化ができ
る優れた読み出し専用型記憶装置を実現できる。

【図面の簡単な説明】

第１図は本発明の１実施例のコンタクト方式の読み出し
専用型記憶装置の構成を示す回路図、第２図は従来のコ
ンタクト方式の読み出し専用型記憶装置の構成を示す回
路図である。 Ｗｒ　　（ｊ　＞　１　）・・・・・・ワード線、Ｂ＋
　　（］≧１）・・・・・・ビット線、１・・・・・・
識別手段、２・・・・・・出力手段。 代理人の氏名　弁理士　粟野重孝　ほか１名第１図 第２図

Claims (1)

【特許請求の範囲】
1. ワード線に対応するワードのデータがその各ビットに対
   応するビット線の操作によりビットごとに出力される読
   み出し専用型記憶装置において、前記ビット線上のビッ
   トデータの書き込みモードの反転または非反転をビット
   線ごとに記憶する識別手段と、前記識別手段の情報によ
   り前記ビット線に対応するビットの反転出力と非反転出
   力とを切り替えて出力する出力手段を設け、任意の一本
   のビット線において、そのビット線の電荷を引き抜くビ
   ットの数が引き抜かないビットの数より大きいときはそ
   のビット線上のすべてのビットを反転書き込みするよう
   にしてなる読み出し専用型記憶装置。