JP4330396B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4330396B2
JP4330396B2 JP2003279239A JP2003279239A JP4330396B2 JP 4330396 B2 JP4330396 B2 JP 4330396B2 JP 2003279239 A JP2003279239 A JP 2003279239A JP 2003279239 A JP2003279239 A JP 2003279239A JP 4330396 B2 JP4330396 B2 JP 4330396B2
Authority
JP
Japan
Prior art keywords
data
signal
memory cell
write
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003279239A
Other languages
English (en)
Other versions
JP2005044456A5 (ja
JP2005044456A (ja
Inventor
浩二 新居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003279239A priority Critical patent/JP4330396B2/ja
Priority to KR1020040056297A priority patent/KR100633815B1/ko
Priority to US10/895,092 priority patent/US6999371B2/en
Publication of JP2005044456A publication Critical patent/JP2005044456A/ja
Priority to US11/304,817 priority patent/US7170812B2/en
Publication of JP2005044456A5 publication Critical patent/JP2005044456A5/ja
Application granted granted Critical
Publication of JP4330396B2 publication Critical patent/JP4330396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Description

この発明は、半導体記憶装置に関し、より特定的には、リフレッシュ動作を実行することなく記憶データを保持することが可能な半導体記憶装置に関する。
データ書込み時におけるランダムアクセスメモリの消費電力を削減する一手法が、特許文献１に開示されている。
特許文献１に記載された従来のデータ処理装置は、データ書込み時に“０”の数と“１”の数とを検出し、“０”の数が少ない場合には、反転したデータを書込むとともに、反転したかどうかのフラグ情報も書込む。そして、読出し時には、当該フラグ情報に応じてデータを反転する。これにより、メモリセルに保持されているデータを反転させる頻度が少なくなるため、データ書込み時における消費電力を低減することができる。
特開２００２−３６６４１９号公報
特許文献１に記載された従来のデータ処理装置では、加算器を用いて“０”の数と“１”の数とを比較する回路例が示されている。この場合、データ入力が多ビットになると、論理回路の段数が増大する。これにより、遅延時間が増大し、回路規模も大きくなるという問題点があった。また、特許文献１に記載された従来のデータ処理装置は、メモリの具体的な回路構成について全く説明していないという問題点があった。
また、特許文献１に記載された従来のデータ処理装置において、通常のシングルポートＳＲＡＭ（Static Random Access Memory）のメモリセルでメモリブロックを構成した場合、読出し動作において、ビット線対のいずれか一方の電位レベルが必ず変化する。この場合、読出し動作の度に、ビット線の充放電による電力消費が必ず起きるという問題点があった。
また、特許文献１に記載されたようなデータ処理装置では、通常、書込みによって一度記憶させたデータを後々何度も読み出すことが多い。そのため、データ処理装置のマイクロプロセッサがメモリセルにアクセスする頻度は、一般に、書込みよりも読出しの方が多くなる。したがって、メモリアクセス時における消費電力を低減するには、書込み動作時よりも読出し動作時の消費電力を低減する方が、より効果的である。しかしながら、特許文献１に記載された従来のデータ処理装置は、書込み動作時の低消費電力化を図ったものであり、読出し動作時の低消費電力化を図ったものではないという問題点があった。
また、半導体集積回路の微細化にともない、特許文献１に記載されたようなデータ処理装置において、１チップに搭載するＳＲＡＭの搭載規模が増大してきている。ＳＲＡＭの搭載規模が増大すると、１チップ内に複数個のメモリブロックが搭載されるようになってくる。その結果、アクセスしている、すなわち動作状態のメモリブロックにおける読出し動作や書込み動作による消費電力ばかりでなく、アクセスしていない、すなわち待機状態のメモリブロックにおけるスタンバイリーク電流による消費電力も増大してくる。
半導体集積回路の微細化によってＭＯＳトランジスタのゲート長が１μｍ以下になってくると、ゲート絶縁膜も１０〜２０Å程度にまで薄膜化が進む。その結果、これまで無視されてきたゲートトンネルリーク電流成分も増大し、待機状態でのスタンバイリーク電流は、さらに増加してくる。したがって、ＳＲＡＭのスタンバイリーク電流を低減することも、チップ全体の消費電力を低減するためには重要となってきている。しかしながら、特許文献１に記載された従来のデータ処理装置は、書込み動作時の低消費電力化を図ったものであり、待機状態時の低消費電力化を図ったものではないという問題点があった。
また、特許文献１に記載された従来のデータ処理装置において、通常のシングルポートＳＲＡＭのメモリセルでメモリブロックを構成した場合、待機時に流れるスタンバイリーク電流は、保持データ（書込みデータ）が“０”であっても“１”であっても同じである。この場合、特許文献１のように書込みデータを反転しただけでは、待機時に流れるスタンバイリーク電流を低減する効果は得られないという問題点があった。
この発明は、上記の諸問題を解決するためになされたものであって、その目的は、読出し時および待機時における消費電力を低減することが可能な半導体記憶装置を提供することである。
この発明のある局面によれば、半導体記憶装置は、行列状に配置される複数のメモリセルを含むメモリセルアレイと、データ信号を入力し、データ信号においてローレベルの論理値の数がハイレベルの論理値の数より多い場合にデータ信号を反転し、反転または非反転のデータ信号およびデータ信号が反転および非反転のいずれであるかを示すデータ信号のフラグ信号をメモリセルに書き込むデータ入力回路と、反転または非反転のデータ信号および当該データ信号のフラグ信号をメモリセルから読み出し、フラグ信号が反転を示す場合、反転または非反転のデータ信号を再度反転するデータ出力回路とを備える。複数のメモリセルの各々は、第１の記憶ノードと第２の記憶ノードとの間に互いに環状に接続された第１のインバータと第２のインバータとを有し、データを記憶保持するデータ記憶部と、データ記憶部からデータを読み出す読出ポート部と、データ記憶部にデータを書き込む書込ポート部とを含む。読出ポート部は、行方向に配置される読出ワード線と、列方向に配置される読出ビット線と、第１の電源線と読出ビット線との間に接続され、ゲートが第１の記憶ノードに接続される第１のトランジスタと、第１のトランジスタに接続され、ゲートが読出ワード線に接続される第２のトランジスタとを有する。書込ポート部は、行方向に配置される第１の書込ビット線と、列方向に配置される第２の書込ビット線と、列方向に配置される書込ワード線と、第１の記憶ノードと第１の書込ビット線との間に接続され、ゲートが書込ワード線に接続される第３のトランジスタと、第２の記憶ノードと第２の書込ビット線との間に接続され、ゲートが書込ワード線に接続される第４のトランジスタとを有する。データ記憶部は、論理値がローレベルの場合に、第１の記憶ノードが第１の電位レベルで、第２の記憶ノードが第１の電位レベルよりも低い第２の電位レベルで、データをそれぞれ記憶保持し、論理値がハイレベルの場合は、第１の記憶ノードが第２の電位レベルで、第２の記憶ノードが第１の電位レベルで、データをそれぞれ記憶保持する。読出ビット線は、読出し動作時に第１の電位レベルにプリチャージされ、第１の記憶ノードの電位レベルに応じてその電位レベルが維持または低下される。
この発明によれば、読出し時および待機時における消費電力を低減することが可能となる。
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
［実施の形態１］
図１は、この発明の実施の形態１による半導体記憶装置１Ａの概略的な構成を示したブロック図である。
図１を参照して、実施の形態１の半導体記憶装置１Ａは、メモリセルアレイ２と、書込ポート用行デコーダ３と、書込ポート用列デコーダ４と、データ入力回路５Ａと、書込ポート制御回路６と、読出ポート用行デコーダ７と、読出ポート用列デコーダ８と、データ出力回路９と、読出ポート制御回路１０とを備える。メモリセルアレイ２は、２ポートのメモリセルアレイであって、フラグビット用メモリセルアレイ２０と、データビット用メモリセルアレイ２１とを含む。メモリセルアレイ２の具体的な構成については、後に説明する。
書込ポート用行デコーダ３は、書込ポート用行アドレス信号ＲＡＡｉ（ｉ＝１〜ｍ：ｍは０以上の整数）に応じて、対応する書込ワード線ＷＷＬｉを活性化する。なお、総称的に記す場合には、添え字ｉを省略することもある。
データ入力回路５Ａは、多数決論理判定回路５１と、インバータ回路５２と、セレクタ５３と、書込みドライバ回路５４ｓ，５４ｔとを含む。
多数決論理判定回路５１は、ｎビット（ｎは自然数）のデータ入力信号ＤＩｎを受けて、当該データ入力信号ＤＩｎにおいて“０”の数と“１”の数のどちらが多いかを判定する。
“１”の数が“０”の数と同じかそれより多い場合、多数決論理判定回路５１は、フラグ信号ＦＬＡとして“０”をセレクタ５３および書込みドライバ回路５４ｓに出力する。逆に、“０”の数が“１”の数より多い場合、多数決論理判定回路５１は、フラグ信号ＦＬＡとして“１”をセレクタ５３および書込みドライバ回路５４ｓに出力する。
インバータ回路５２は、データ入力信号ＤＩｎを反転する。セレクタ５３は、データ入力信号ＤＩｎの非反転信号、およびデータ入力信号ＤＩｎの反転信号を受ける。フラグ信号ＦＬＡが“０”のとき、セレクタ５３は、データ入力信号ＤＩｎの非反転信号を選択して、それを書込みドライバ回路５４ｔに出力する。一方、フラグ信号ＦＬＡが“１”のとき、セレクタ５３は、データ入力信号ＤＩｎの反転信号を選択して、それを書込みドライバ回路５４ｔに出力する。
書込みドライバ回路５４ｓは、書込制御信号ＷＥに応じて、フラグビット用メモリセルアレイ２０の指定したアドレス番地に、書込データ線対ＷＤＬ，／ＷＤＬを介してフラグ信号ＦＬＡを書き込む。書込みドライバ回路５４ｔは、書込制御信号ＷＥに応じて、データビット用メモリセルアレイ２１の指定したアドレス番地に、書込データ線対ＷＤＬ，／ＷＤＬを介して、データ入力信号ＤＩｎの非反転信号、またはデータ入力信号ＤＩｎの反転信号を書き込む。書込みドライバ回路５４ｓ，５４ｔを代表した書込みドライバ回路５４の具体的な回路構成については、後に説明する。
書込ポート用列デコーダ４は、書込ポート用列アドレス信号ＣＡＡｊ（ｊ＝１〜ｋ：ｋは０以上の整数）に応じて、対応する書込ビット線対ＷＢＬｊを介してメモリセルアレイ２に信号データを書き込む。なお、書込ビット線ＷＢＬｊは、書込ビット線対ＷＢＬｊ，／ＷＢＬｊをも含んだ表現である。また、総称的に記す場合には、添え字ｊを省略することもある。
書込ポート制御回路６は、書込ポート用クロック信号ＣＬＫＡおよび書込制御信号ＷＥを受けて、書込ポート用行デコーダ３、書込ポート用列デコーダ４、およびデータ入力回路５Ａを制御する。書込み動作は、書込ポート用クロック信号ＣＬＫＡに同期して行われる。また、書込制御信号ＷＥは、データ入力信号ＤＩｎの書込みを行なうか否かを制御する。
読出ポート用行デコーダ７は、読出ポート用行アドレス信号ＲＡＢｉ（ｉ＝１〜ｍ：ｍは０以上の整数）に応じて、対応する読出ワード線ＲＷＬｉを活性化する。なお、総称的に記す場合には、添え字ｉを省略することもある。
読出ポート用列デコーダ８は、読出ポート用列アドレス信号ＣＡＢｊ（ｊ＝１〜ｋ：ｋは０以上の整数）に応じて、対応する読出ビット線対ＲＢＬｊを介してメモリセルアレイ２から信号データを読み出す。なお、読出ビット線ＲＢＬｊは、読出ビット線対ＲＢＬｊ，／ＲＢＬｊをも含んだ表現である。また、総称的に記す場合には、添え字ｊを省略することもある。
データ出力回路９は、センスアンプ回路９１と、フラグ出力判定回路９２と、インバータ回路９３と、セレクタ９４と、トライステートバッファ回路９５とを含む。
センスアンプ回路９１は、読出データ線ＲＤＬからのデータビット信号を受けて、当該データビット信号が“０”であるか“１”であるかを逐次判別する。センスアンプ回路９１の具体的な回路構成については、後に説明する。フラグ出力判定回路９２は、読出データ線ＲＤＬからのフラグ信号ＦＬＡを受けて、当該フラグ信号ＦＬＡが“０”であるか“１”であるかを判定し、その判定結果をセレクタ９４に出力する。
インバータ回路９３は、センスアンプ回路９１からの出力信号を反転する。セレクタ９４は、センスアンプ回路９１からの出力信号の非反転信号、およびセンスアンプ回路９１からの出力信号の反転信号を受ける。
フラグ信号ＦＬＡの判定結果が“０”のとき、セレクタ９４は、センスアンプ回路９１からの出力信号の非反転信号を選択して、それをトライステートバッファ回路９５に出力する。フラグ信号ＦＬＡが“０”のときには、データビット用メモリセルアレイ２１の指定したアドレス番地にデータ入力信号ＤＩｎの非反転信号が書き込まれているので、センスアンプ回路９１からの出力信号の非反転信号を選択することによって、元のデータ入力信号ＤＩｎを復元することができる。
一方、フラグ信号ＦＬＡの判定結果が“１”のとき、セレクタ９４は、センスアンプ回路９１からの出力信号の反転信号を選択して、それをトライステートバッファ回路９５に出力する。フラグ信号ＦＬＡが“１”のときには、データビット用メモリセルアレイ２１の指定したアドレス番地にデータ入力信号ＤＩｎの反転信号が書き込まれているので、センスアンプ回路９１からの出力信号の反転信号を選択することによって、元のデータ入力信号ＤＩｎを復元することができる。
トライステートバッファ回路９５は、データ出力制御信号ＯＥに応じて、センスアンプ回路９１からの出力信号の非反転信号、またはセンスアンプ回路９１からの出力信号の反転信号を、ｎビットのデータ出力信号ＤＯｎとして出力する。
読出ポート制御回路１０は、読出ポート用クロック信号ＣＬＫＢ、読出制御信号ＲＥ、およびデータ出力制御信号ＯＥを受けて、読出ポート用行デコーダ７、書込ポート用列デコーダ８、およびデータ出力回路９を制御する。読出し動作は、読出ポート用クロック信号ＣＬＫＢに同期して行われる。読出制御信号ＲＥは、データの読出しを行なうか否かを制御する。また、データ出力制御信号ＯＥは、データ出力信号ＤＯｎをフローティング状態にするか否かを制御する。
次に、半導体記憶装置１Ａにおけるメモリセルアレイ２の一例であるメモリセルアレイ２ａ，２ｂの具体的構成について詳細に説明する。
図２は、この発明の実施の形態１によるメモリセルアレイ２ａの具体的な構成を示した図である。
図２を参照して、実施の形態１のメモリセルアレイ２ａは、フラグビット用メモリセルアレイ２０ａと、データビット用メモリセルアレイ２１ａ１〜２１ａ４と、行方向に配置された読出ワード線ＲＷＬｐおよび書込ワード線ＷＷＬｐ（ｐ＝１〜１６）と、列方向に配置された読出ビット線ＲＢＬｑおよび書込ビット線ＷＢＬｑ（ｑ＝００，０１，１０，１１，…，４０，４１）とを含む。なお、データビット用メモリセル２１ａ３は、データビット用メモリセル２１ａ１，２１ａ２，２１ａ４から構成が類推可能であるため、図２ではスペースの関係により図示していない。同様に、読出ワード線ＲＷＬｐｉおよび書込ワード線ＷＷＬｐｉ（ｐｉ＝３〜１４）もまた、スペースの関係により、図２では図示していない。
図２のメモリセルアレイ２ａでは、簡単のため、データビット数がデータビット用メモリセルアレイ２１ａ１〜２１ａ４に対応して４ビット、行アドレスが４ビット、列アドレスが１ビット、およびフラグビット数がフラグビット用メモリセルアレイ２０ａに対応して１ビットの場合を示している。
行アドレスは４ビットなので、図１の書込ポート用行デコーダ３または読出ポート用行デコーダ７によって選択できる行数は１６となる。すなわち、メモリセルアレイ２ａの総行数は、図２に示すように１６行となる。一方、列アドレスは１ビットなので、図１の書込ポート用列デコーダ４または読出ポート用列デコーダ８によって選択できる列数は２となる。すなわち、データビット数１ビットに対してメモリセル列は２列となり、いまデータビット数は４ビットなので、データビット用メモリセルアレイ２１ａ１〜２１ａ４の総列数は８列となる。また、フラグビットは１ビットなので、メモリセル列が２列であることから、フラグビット用メモリセルアレイ２０ａは２列となる。
よって、フラグビット用メモリセルアレイ２０ａおよびデータビット用メモリセルアレイ２１ａ１〜２１ａ４から構成されるメモリセルアレイ２ａは、１６行１０列の構成となる。
フラグビット用メモリセルアレイ２０ａは、メモリセル２０１ａ〜２０８ａを含む。読出ビット線ＲＢＬ００および書込ビット線ＷＢＬ００は、メモリセル２０１ａ〜２０４ａに共通に接続される。読出ビット線ＲＢＬ０１および書込ビット線ＷＢＬ０１は、メモリセル２０５ａ〜２０８ａに共通に接続される。
データビット用メモリセルアレイ２１ａ１は、メモリセル２１１ａ〜２１８ａを含む。読出ビット線ＲＢＬ１０および書込ビット線ＷＢＬ１０は、メモリセル２１１ａ〜２１４ａに共通に接続される。読出ビット線ＲＢＬ１１および書込ビット線ＷＢＬ１１は、メモリセル２１５ａ〜２１８ａに共通に接続される。データビット用メモリセルアレイ２１ａ２〜２１ａ４は、データビット用メモリセルアレイ２１ａ１と同様の構成を有するので、ここでは説明を繰り返さない。
読出ワード線ＲＷＬ１および書込ワード線ＷＷＬ１は、メモリセル２０１ａ，２０５ａ，２１１ａ，２１５ａ，…，２４１ａ，２４５ａに共通に接続される。読出ワード線ＲＷＬ２〜ＲＷＬ１６および書込ワード線ＷＷＬ２〜ＷＷＬ１６についても同様なので、ここでは説明を繰り返さない。なお、読出ワード線ＲＷＬｐｉおよび書込ワード線ＷＷＬｐｉ（ｐｉ＝３〜１４）に対応するメモリセルは、スペースの関係により図２では図示していない。
なお、メモリセル２０１ａ〜２４８ａのうち、メモリセル２０１ａ〜２０８ａにのみハッチングが施されているが、これは、フラグビット用メモリセルアレイ２０ａにおけるメモリセルとデータビット用メモリセルアレイ２１ａ１〜２１ａ４におけるメモリセルとを視覚的に区別するためであって、メモリセル２０１ａ〜２４８ａの構成はすべて同一である。
図３は、この発明の実施の形態１によるメモリセルアレイ２ｂの具体的な構成を示した図である。
図３を参照して、実施の形態１のメモリセルアレイ２ｂは、フラグビット用メモリセルアレイ２０ｂと、データビット用メモリセルアレイ２１ｂ１〜２１ｂ４と、行方向に配置された読出ワード線ＲＷＬｐおよび書込ワード線ＷＷＬｐ（ｐ＝１〜１６）と、列方向に配置された読出ビット線ＲＢＬｑおよび書込ビット線対ＷＢＬｑ，／ＷＢＬｑ（ｑ＝００，０１，１０，１１，…，４０，４１）とを含む。なお、データビット用メモリセル２１ｂ３は、データビット用メモリセル２１ｂ１，２１ｂ２，２１ｂ４から構成が類推可能であるため、図３ではスペースの関係により図示していない。同様に、読出ワード線ＲＷＬｐｉおよび書込ワード線ＷＷＬｐｉ（ｐｉ＝３〜１４）もまた、スペースの関係により、図３では図示していない。
図３のメモリセルアレイ２ｂでは、メモリセルアレイ２ａと同じく、データビット数がデータビット用メモリセルアレイ２１ｂ１〜２１ｂ４に対応して４ビット、行アドレスが４ビット、列アドレスが１ビット、およびフラグビット数がフラグビット用メモリセルアレイ２０ｂに対応して１ビットの場合を示している。
よって、フラグビット用メモリセルアレイ２０ｂおよびデータビット用メモリセルアレイ２１ｂ１〜２１ｂ４から構成されるメモリセルアレイ２ｂは、メモリセルアレイ２ａと同じく、１６行１０列の構成となる。
フラグビット用メモリセルアレイ２０ｂは、メモリセル２０１ｂ〜２０８ｂを含む。読出ビット線ＲＢＬ００および書込ビット線対ＷＢＬ００，／ＷＢＬ００は、メモリセル２０１ｂ〜２０４ｂに共通に接続される。読出ビット線ＲＢＬ０１および書込ビット線対ＷＢＬ０１，／ＷＢＬ０１は、メモリセル２０５ｂ〜２０８ｂに共通に接続される。
データビット用メモリセルアレイ２１ｂ１は、メモリセル２１１ｂ〜２１８ｂを含む。読出ビット線ＲＢＬ１０および書込ビット線対ＷＢＬ１０，／ＷＢＬ１０は、メモリセル２１１ｂ〜２１４ｂに共通に接続される。読出ビット線ＲＢＬ１１および書込ビット線対ＷＢＬ１１，／ＷＢＬ１１は、メモリセル２１５ｂ〜２１８ｂに共通に接続される。データビット用メモリセルアレイ２１ｂ２〜２１ｂ４は、データビット用メモリセルアレイ２１ｂ１と同様の構成を有するので、ここでは説明を繰り返さない。
読出ワード線ＲＷＬ１および書込ワード線ＷＷＬ１は、メモリセル２０１ｂ，２０５ｂ，２１１ｂ，２１５ｂ，…，２４１ｂ，２４５ｂに共通に接続される。読出ワード線ＲＷＬ２〜ＲＷＬ１６および書込ワード線ＷＷＬ２〜ＷＷＬ１６についても同様なので、ここでは説明を繰り返さない。なお、読出ワード線ＲＷＬｐｉおよび書込ワード線ＷＷＬｐｉ（ｐｉ＝３〜１４）に対応するメモリセルは、スペースの関係により図３では図示していない。
なお、メモリセル２０１ｂ〜２４８ｂのうち、メモリセル２０１ｂ〜２０８ｂにのみハッチングが施されているが、これは、フラグビット用メモリセルアレイ２０ｂにおけるメモリセルとデータビット用メモリセルアレイ２１ｂ１〜２１ｂ４におけるメモリセルとを視覚的に区別するためであって、メモリセル２０１ｂ〜２４８ｂの構成はすべて同一である。
上記のようにメモリセルアレイ２ａ，２ｂを構成することによって、指定したアドレス番地にデータビットおよびフラグビットの情報を同時に書き込むことが可能となる。また、指定したアドレス番地におけるデータビットおよびフラグビットの情報を同時に読み出すことも可能となる。
次に、メモリセルアレイ２ａにおけるメモリセル２０１ａ〜２４８ａを代表したメモリセル２００ａ、およびメモリセルアレイ２ｂにおけるメモリセル２０１ｂ〜２４８ｂを代表したメモリセル２００ｂの各具体的な回路構成について詳細に説明する。
図４は、この発明の実施の形態１によるメモリセル２００ａの具体的な回路構成を示した回路図である。
図４を参照して、実施の形態１のメモリセル２００ａは、記憶ノードＮ１と記憶ノードＮ２との間に互いに環状に接続されたインバータ１０１，１０２と、記憶ノードＮ１と書込ビット線ＷＢＬとの間に接続されゲートが書込ワード線ＷＷＬに接続されたＮチャネルＭＯＳトランジスタ１０３と、記憶ノードＮ２と読出ビット線ＲＢＬとの間に接続されゲートが読出ワード線ＲＷＬに接続されたＮチャネルＭＯＳトランジスタ１０６とを含む。
ＮチャネルＭＯＳトランジスタ１０３、書込ワード線ＷＷＬ、および書込ビット線ＷＢＬは、第１のポート（書込ポート）を構成する。ＮチャネルＭＯＳトランジスタ１０６、読出ワード線ＲＷＬ、および読出ビット線ＲＢＬは、第２のポート（読出ポート）を構成する。このように、メモリセル２００ａは、書込ポートおよび読出ポートを備えた２ポートのＳＲＡＭメモリセル構成を有する。
図５は、この発明の実施の形態１によるメモリセル２００ｂの具体的な回路構成を示した回路図である。
図５を参照して、実施の形態１のメモリセル２００ｂは、記憶ノードＮ１と記憶ノードＮ２との間に互いに環状に接続されたインバータ１１１，１１２と、記憶ノードＮ１と書込ビット線ＷＢＬとの間に接続されゲートが書込ワード線ＷＷＬに接続されたＮチャネルＭＯＳトランジスタ１１３と、記憶ノードＮ２と書込ビット線／ＷＢＬとの間に接続されゲートが書込ワード線ＷＷＬに接続されたＮチャネルＭＯＳトランジスタ１１４と、ソースが接地線ＧＮＤに接続されゲートが記憶ノードＮ２に接続されたＮチャネルＭＯＳトランジスタ１１５と、ＮチャネルＭＯＳトランジスタ１１５のドレインと読出ビット線ＲＢＬとの間に接続されゲートが読出ワード線ＲＷＬに接続されたＮチャネルＭＯＳトランジスタ１１６とを含む。なお、接地線も電源線の一種である。
ＮチャネルＭＯＳトランジスタ１１３，１１４、書込ワード線ＷＷＬ、および書込ビット線対ＷＢＬ，／ＷＢＬは、第１のポート（書込ポート）を構成する。ＮチャネルＭＯＳトランジスタ１１５，１１６、読出ワード線ＲＷＬ、および読出ビット線ＲＢＬは、第２のポート（読出ポート）を構成する。このように、メモリセル２００ｂもまた、書込ポートおよび読出ポートを備えた２ポートのＳＲＡＭメモリセル構成を有する。
なお、メモリセル２００ａ，２００ｂは一例であって、読出ポートを備えた他のメモリセル（たとえば、ＲＯＭ（Read Only Memory）メモリセル）であってもよい。以下では、これらのメモリセルの中から代表して、メモリセル２００ｂの回路動作について詳細に説明する。
図６は、この発明の実施の形態１によるメモリセル２００ｂの第１のポートにおける書込み動作を説明するための動作波形図である。
図６を参照して、まず、図５のメモリセル２００ｂに“０”（Ｌレベル）のデータを書き込む場合について説明する。時刻ｔ１またはｔ５までに、書込ビット線対ＷＢＬ，／ＷＢＬの電位レベルがそれぞれＬレベル，Ｈレベルとなるように、図示しないドライブ回路によって予めドライブしておく。この状態で、時刻ｔ１またはｔ５において、書込ワード線ＷＷＬをＬレベルからＨレベルに変化させる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１３，１１４（アクセストランジスタ）がオンとなり、書込ビット線ＷＢＬと記憶ノードＮ１、および書込ビット線／ＷＢＬと記憶ノードＮ２が、それぞれ電気的に接続される。
いま、書込ビット線対ＷＢＬ，／ＷＢＬはＬレベル，Ｈレベルにそれぞれ強くドライブされているので、記憶ノードＮ１，Ｎ２は、それまでの保持データにかかわらず、Ｌレベル，Ｈレベルにそれぞれ変化する。すなわち、時刻ｔ１〜ｔ３または時刻ｔ５〜ｔ７において、図５のメモリセル２００ｂ（記憶ノードＮ１）には“０”が書き込まれる。
その後、時刻ｔ２またはｔ６において、書込ワード線ＷＷＬがＨレベルからＬレベルとなる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１３，１１４（アクセストランジスタ）がオフとなり、記憶ノードＮ１，Ｎ２は、各々書込まれた電位レベルで安定し、データを保持する。
次に、図５のメモリセル２００ｂに“１”（Ｈレベル）のデータを書き込む場合について説明する。時刻ｔ３までに、書込ビット線対ＷＢＬ，／ＷＢＬの電位レベルがそれぞれＨレベル，Ｌレベルとなるように、図示しないドライブ回路によって予めドライブしておく。この状態で、時刻ｔ３において、書込ワード線ＷＷＬをＬレベルからＨレベルに変化させる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１３，１１４（アクセストランジスタ）がオンとなり、書込ビット線ＷＢＬと記憶ノードＮ１、および書込ビット線／ＷＢＬと記憶ノードＮ２が、それぞれ電気的に接続される。
いま、書込ビット線対ＷＢＬ，／ＷＢＬはＨレベル，Ｌレベルにそれぞれ強くドライブされているので、記憶ノードＮ１，Ｎ２は、それまでの保持データにかかわらず、Ｈレベル，Ｌレベルにそれぞれ変化する。すなわち、時刻ｔ３〜ｔ５において、図５のメモリセル２００ｂ（記憶ノードＮ１）には“１”が書き込まれる。
その後、時刻ｔ４において、書込ワード線ＷＷＬがＨレベルからＬレベルとなる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１３，１１４（アクセストランジスタ）がオフとなり、記憶ノードＮ１，Ｎ２は、各々書込まれた電位レベルで安定し、データを保持する。
図７は、この発明の実施の形態１による書込みドライバ回路５４の具体的な回路構成を示した回路図である。
図７を参照して、実施の形態１の書込みドライバ回路５４は、インバータ回路５０１，５０３，５０４，５０５と、トランスファゲート回路５０２，５０６とを含む。
インバータ回路５０１は、入力信号ＳＩＮ（図１におけるセレクタ５３の出力信号またはフラグ信号ＦＬＡ）を反転する。トランスファゲート回路５０２は、書込制御信号ＷＥに応じて、インバータ回路５０１の出力と書込データ線ＷＤＬとを電気的に接続／分離する。インバータ回路５０３は、入力信号ＳＩＮを反転する。インバータ回路５０４は、インバータ回路５０３の出力信号をさらに反転する。インバータ回路５０５は、書込制御信号ＷＥを反転して、トランスファゲート回路５０２，５０６に与える。トランスファゲート回路５０６は、書込制御信号ＷＥに応じて、インバータ回路５０４の出力と書込データ線／ＷＤＬとを、トランスファゲート回路５０２と同期して、電気的に接続／分離する。
図７を参照して、書込み動作時には、書込制御信号ＷＥがＨレベルとなり、トランスファゲート回路５０２，５０６が導通する。これにより、書込データ線対ＷＤＬ，／ＷＤＬが入力信号ＳＩＮにドライブされる。一方、非書込み動作時には、書込制御信号ＷＥがＬレベルとなり、トランスファゲート回路５０２，５０６が非導通となる。このため、書込データ線対ＷＤＬ，／ＷＤＬは入力信号ＳＩＮにドライブされない。書込データ線対ＷＤＬ，／ＷＤＬは、書込ポート用列アドレス信号ＣＡＡｊを介して指定された列アドレスに対応する書込ビット線対ＷＢＬ，／ＷＢＬに接続される。
図８は、この発明の実施の形態１によるメモリセル２００ｂの第２のポートにおける読出し動作を説明するための動作波形図である。
図８を参照して、まず、図５のメモリセル２００ｂから“０”（Ｌレベル）のデータを読み出す場合について説明する。このとき、図５を参照して、記憶ノードＮ１，Ｎ２には、それぞれＬレベル，Ｈレベルが保持されている。また、ＮチャネルＭＯＳトランジスタ１１５はオン状態である。
時刻ｔ１またはｔ５までに、読出ビット線ＲＢＬの電位レベルがＨレベルとなるように、図示しないプリチャージ回路によって予めプリチャージしておく。この状態で、時刻ｔ１またはｔ５経過後において、読出ワード線ＲＷＬをＬレベルからＨレベルに変化させる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１６がオンとなる。
いま、ＮチャネルＭＯＳトランジスタ１１５は既にオン状態であるため、読出ビット線ＲＢＬと接地線ＧＮＤとが、ＮチャネルＭＯＳトランジスタ１１５，１１６を介して電気的に接続される。これを受けて、読出ビット線ＲＢＬは、プリチャージレベルであるＨレベルからＬレベルに変化する。その結果、時刻ｔ１〜ｔ３または時刻ｔ５〜ｔ７において、図５のメモリセル２００ｂに保持されているデータ、すなわち記憶ノードＮ２の反転データ（記憶ノードＮ１のデータ）である“０”が読み出される。
その後、時刻ｔ２またはｔ６において、読出ワード線ＲＷＬがＨレベルからＬレベルとなる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１６がオフとなり、読出ビット線ＲＢＬと接地線ＧＮＤとが電気的に遮断される。そして、次の読出し動作のため、時刻ｔ３またはｔ７までに、読出ビット線ＲＢＬを予めＨレベルに再びプリチャージしておく。
次に、図５のメモリセル２００ｂから“１”（Ｈレベル）のデータを読み出す場合について説明する。このとき、図５を参照して、記憶ノードＮ１，Ｎ２には、それぞれＨレベル，Ｌレベルが保持されている。また、ＮチャネルＭＯＳトランジスタ１１５はオフ状態である。
時刻ｔ３までに、読出ビット線ＲＢＬの電位レベルがＨレベルとなるように、図示しないプリチャージ回路によって予めプリチャージしておく。この状態で、時刻ｔ３経過後において、読出ワード線ＲＷＬをＬレベルからＨレベルに変化させる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１６がオンとなる。
しかしながら、ＮチャネルＭＯＳトランジスタ１１５はオフ状態であるため、読出ビット線ＲＢＬと接地線ＧＮＤとは電気的に遮断されたままである。したがって、読出ビット線ＲＢＬは、プリチャージレベルであるＨレベルのまま変化しない。その結果、時刻ｔ３〜ｔ５において、図５のメモリセル２００ｂに保持されているデータ、すなわち記憶ノードＮ２の反転データ（記憶ノードＮ１のデータ）である“１”が読み出される。
その後、時刻ｔ４において、読出ワード線ＲＷＬがＨレベルからＬレベルとなる。これにより、図５を参照して、ＮチャネルＭＯＳトランジスタ１１６がオフとなる。そして、次の読出し動作のため、時刻ｔ５までに、読出ビット線ＲＢＬを予めＨレベルに再びプリチャージしておく。
このように、図５のメモリセル２００ｂは、“１”（Ｈレベル）のデータを読み出す場合において読出ビット線ＲＢＬの電位レベルは変化しないが、“０”（Ｌレベル）のデータを読み出す場合には、読出ビット線ＲＢＬの電位レベルが変化する。すなわち、“１”を読み出す場合には読出ビット線ＲＢＬにおける充放電によって電力は消費されないのに対して、“０”を読み出す場合には、読出ビット線ＲＢＬにおける充放電によって電力が消費される。
図９は、この発明の実施の形態１によるセンスアンプ回路９１の具体的な回路構成を示した回路図である。
図９を参照して、実施の形態１のセンスアンプ回路９１は、ＰチャネルＭＯＳトランジスタ９０１，９０２と、インバータ回路９０３，９０４とを含む。
ＰチャネルＭＯＳトランジスタ９０１は、ソースが電源線に接続され、ドレインが読出データ線ＲＤＬに接続され、ゲートに読出ポート用クロック信号ＣＬＫＢを受ける。ＰチャネルＭＯＳトランジスタ９０１は、読出ポート用クロック信号ＣＬＫＢに応じて、読出データ線ＲＤＬの電位レベルをＨレベルにプリチャージする。ＰチャネルＭＯＳトランジスタ９０２は、ソースが電源線に接続され、ドレインが読出データ線ＲＤＬに接続され、ゲートがインバータ回路９０３の出力端子に接続される。ＰチャネルＭＯＳトランジスタ９０２は、読出データ線ＲＤＬの電位レベルをＨレベルに弱く保持する。
インバータ回路９０３は、入力端子が読出データ線ＲＤＬに接続され、読出データ線ＲＤＬの電位レベルに応じて入力信号を反転する。インバータ回路９０４は、インバータ回路９０３の出力信号に応じて当該信号を反転し、それを図１のインバータ回路９３およびセレクタ９４に出力する。読出データ線ＲＤＬは、読出ポート用列アドレス信号ＣＡＢｊを介して指定された列アドレスに対応する読出ビット線ＲＢＬに接続される。
次に、図５のメモリセル２００ｂにおいて、書込み動作も読出し動作も行なっていない待機時におけるスタンバイリーク電流について説明する。
図５を参照して、ＮチャネルＭＯＳトランジスタ１１５では、メモリセル２００ｂの記憶保持データが“０”であるか“１”であるかによって、リーク電流の大小に大きく差が出る。
メモリセル２００ｂにおいて“０”のデータが記憶保持されている場合、すなわち記憶ノードＮ１，Ｎ２がそれぞれＬレベル，Ｈレベルの場合、ＮチャネルＭＯＳトランジスタ１１５はオンとなる。これにより、ＮチャネルＭＯＳトランジスタ１１５のゲート（記憶ノードＮ２）から接地線ＧＮＤにゲートリーク電流が流れる。一方、メモリセル２００ｂにおいて“１”のデータが記憶保持されている場合、すなわち記憶ノードＮ１，Ｎ２がそれぞれＨレベル，Ｌレベルの場合、ＮチャネルＭＯＳトランジスタ１１５はオフとなる。このため、ゲートリーク電流はほとんど流れない。
このように、図５のメモリセル２００ｂは、“１”（Ｈレベル）のデータが記憶保持されている場合においてゲートリーク電流はほとんど流れないが、“０”（Ｌレベル）のデータを読み出す場合には、ＮチャネルＭＯＳトランジスタ１１５のゲート（記憶ノードＮ２）から接地線ＧＮＤにゲートリーク電流が流れる。すなわち、“１”を読み出す場合にはゲートリーク電流によって電力はほとんど消費されないのに対して、“０”を読み出す場合には、ゲートリーク電流によって電力が消費される。
以上のように、図５のメモリセル２００ｂは、記憶保持しているデータが“０”であるか“１”であるかに依存して、読出し動作時および待機時における消費電力が変わる。つまり、“１”を保持しているメモリセルが多いほど、読出し動作時および待機時における電力消費量が少なくなる。これは、読出ポートを備えた他のメモリセル（図４のメモリセル２００ａを含む）であっても同じである。
そこで、実施の形態１の半導体記憶装置１Ａでは、図１において説明したように、多数決論理判定回路５１を用いて、データ入力信号ＤＩｎの“０”の数と“１”の数のどちらが多いかを判定している。この判定結果をフラグ信号ＦＬＡに反映してデータの反転／非反転を行なうことにより、データに“０”が多い場合にも電力消費を少なくすることができる。この動作原理の詳細について、次に図面を参照して説明する。
図１０は、この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理の一例を説明するための動作原理図である。
図１０の動作原理図は、８ビットのデータを４ワード分記憶保持する場合の一例を示したものである。図中の１マスは、１ビットのメモリセルに対応する。図１０では、４行８列のメモリセルアレイを構成して、４ワード×８ビットのデータを記憶保持する例を示す。つまり、各行は１ワードのデータに対応し、各列は１ビットのデータに対応する。
前述したように、メモリセルは、“０”を記憶保持しているよりも“１”を記憶保持している方が消費電力は小さい。そこで、８ビット構成の１ワードのデータにおいて“０”の個数が“１”の個数より多い場合には、全データを反転させるようにする。その際、反転したデータか否かを示すフラグビットには“１”が書き込まれる。具体例について、図１０（Ａ），（Ｂ）を参照しながら説明する。
図１０（Ａ）は、多数決論理判定が行われる前の入力データを示し、図１０（Ｂ）は、多数決論理判定が行われた後のフラグビットを含むデータを示す。
図１０（Ａ）に示すように、０番地の入力データは“００００００００”で“０”の数が多い。そのため、図１０（Ｂ）に示すように、０番地のデータは反転されて“１１１１１１１１”となる。このとき同時に、反転したというフラグ情報“１”を、同じ０番地のフラグビットに書き込む。３番地の入力データも同じく“０”の数が多いので、データを反転し、フラグ情報“１”を書き込む。一方、１，２番地の入力データについては、“０”の数より“１”の数の方が多いため、データは反転されず、フラグ情報“０”が書き込まれる。書き込まれたデータは、読み出される際にフラグ信号ＦＬＡが“１”の番地のデータだけ再度反転され、データ出力信号ＤＯ０〜ＤＯ７として最終的に読み出される。
以上の操作により、４行８列のメモリセルアレイ全体において、“０”を記憶保持しているメモリセルの数が元々１９セルであったのを、５セルにまで減らすことができる。このように、入力データにおいて“０”の数が“１”のより多い番地のデータだけ反転して書きこみ、読み出す際にはフラグ情報に基づいて当該番地のデータを再度反転して読み出すことにより、“０”を記憶保持しているメモリセルの数を減らすことができる。その結果、読出し動作時および待機時における消費電力を少なくすることが可能となる。
図１１は、この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理の他の一例を説明するための動作原理図である。
図１１の動作原理図は、４行８列のメモリセルアレイ構成という点では図１０の動作原理図と同様である。図１１の動作原理図では、データビット数を４ビットとし、列アドレスを設けることによって、８ワード×４ビットのデータを記憶保持する例を示す。つまり、各行は２ワード分のデータに対応し、列については２列で１ビットのデータに対応する。各ワードに対してフラグビットを１ビット設けるため、フラグビット用セルは、図１１（Ｂ）に示すように、２行×４列の合計８セルとなっている。
図１１における多数決論理判定の動作原理は、基本的には図１０と同様である。すなわち、“０”の個数が“１”の個数より多い場合には全データを反転させるようにし、その際、反転したデータか否かを示すフラグビットには“１”が書き込まれる。具体例について、図１１（Ａ），（Ｂ）を参照しながら説明する。
図１１（Ａ）は、多数決論理判定が行われる前の入力データを示し、図１１（Ｂ）は、多数決論理判定が行われた後のフラグビットを含むデータを示す。
図１１（Ａ）に示すように、０番地の入力データは“００００”で“０”の数が多い。そのため、図１１（Ｂ）に示すように、０番地のデータは反転されて“１１１１”となる。このとき同時に、反転したというフラグ情報“１”を、同じ０番地のフラグビットに書き込む。１，４，６，７番地の入力データも同じく“０”の数が多いので、データを反転し、フラグ情報“１”を書き込む。一方、２，３，５番地の入力データについては、“０”の数より“１”の数の方が多いため、データは反転されず、フラグ情報“０”が書き込まれる。書き込まれたデータは、読み出される際にフラグ信号ＦＬＡが“１”の番地のデータだけ再度反転され、データ出力信号ＤＯ０〜ＤＯ３として最終的に読み出される。
以上の操作により、４行８列のメモリセルアレイ全体において、“０”を記憶保持しているメモリセルの数が元々１９セルであったのを、５セルにまで減らすことができる。このように、入力データにおいて“０”の数が“１”のより多い番地のデータだけ反転して書きこみ、読み出す際にはフラグ情報に基づいて当該番地のデータを再度反転して読み出すことにより、“０”を記憶保持しているメモリセルの数を減らすことができる。その結果、読出し動作時および待機時における消費電力を少なくすることが可能となる。
図１０，１１で説明した動作原理図では、各ワードに対してフラグビットを１ビット設け、反転・非反転を制御する動作原理を示した。次に、各ワードをビット分割し、分割ビットごとにフラグビットを設ける多数決論理判定の動作原理について説明する。
図１２は、この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理のさらに他の一例を説明するための動作原理図である。
図１２の動作原理図は、４行８列のメモリセルアレイ構成で、データビットが８ビットという点では図１０の動作原理図と同様である。図１２の動作原理図では、データビットを上位４ビットと下位４ビットとに分割し、各々に対してフラグビットＦＬＡａ，ＦＬＡｂをそれぞれ設ける例を示す。
図１２における多数決論理判定の動作原理は、基本的には図１０と同様である。すなわち、“０”の個数が“１”の個数より多い場合には全データを反転させるようにし、その際、反転したデータか否かを示すフラグビットには“１”が書き込まれる。具体例について、図１２（Ａ），（Ｂ）を参照しながら説明する。
図１２（Ａ）は、多数決論理判定が行われる前の入力データを示し、図１２（Ｂ）は、多数決論理判定が行われた後のフラグビットを含むデータを示す。
図１２（Ａ）に示すように、０番地の入力データは、上位４ビットおよび下位４ビットとも“００００”で“０”の数が多い。そのため、図１２（Ｂ）に示すように、０番地のデータは、上位４ビットおよび下位４ビットとも反転されて“１１１１”となる。このとき同時に、反転したというフラグ情報“１”を、同じ０番地のフラグビットに上位４ビットおよび下位４ビットとも書き込む。３番地の入力データも同じく上位４ビットおよび下位４ビットとも“０”の数が多いので、上位４ビットおよび下位４ビットともデータを反転し、両方にフラグ情報“１”を書き込む。一方、１番地の入力データについては、上位４ビットおよび下位４ビットとも“０”の数より“１”の数の方が多いため、上位４ビットおよび下位４ビットともデータは反転されず、両方にフラグ情報“０”が書き込まれる。
２番地の入力データは、上位４ビットが“１１１１”で“１”の数が多いのに対し、下位４ビットは“０００１”で“０”の数が多い。そのため、図１２（Ｂ）に示すように、上位４ビットは反転されず“１１１１”のままで、フラグ情報“０”が書き込まれる。これに対し、下位４ビットは反転されて“１１１０”となり、フラグ情報“１”が書き込まれる。書き込まれたデータは、読み出される際にフラグ信号ＦＬＡａ，ＦＬＡｂが“１”の番地のデータだけ再度反転され、データ出力信号ＤＯ０〜ＤＯ７として最終的に読み出される。
以上の操作により、４行８列のメモリセルアレイ全体において、“０”を記憶保持しているメモリセルの数が元々１９セルであったのを、３セルにまで減らすことができる。このように、データビットを上位４ビットと下位４ビットとに分割した上で、入力データにおいて“０”の数が“１”のより多い番地のデータだけ反転して書きこみ、読み出す際にはフラグ情報に基づいて当該番地のデータを再度反転して読み出すことにより、“０”を記憶保持しているメモリセルの数をさらに減らすことができる。その結果、読出し動作時および待機時における消費電力をさらに少なくすることが可能となる。
なお、図１２の動作原理図では、データビットを上位４ビットと下位４ビットとに２分割する例について説明したが、これは一例であり、データビットをさらに細かく分割することによって、図１２の動作原理図の場合よりもさらに消費電力を低減することも可能である。
ここで、図３を参照して、メモリセルアレイ２ｂにおいてデータを読み出す場合の具体例を説明する。たとえば、第１行目のデータを読み出す場合、アドレス信号によって読出ワード線ＲＷＬ１が選択活性化される。これにより読出ワード線ＲＷＬ１は、ＬレベルからＨレベルに変化する。一方、その他の読出ワード線ＲＷＬ２〜ＲＷＬ１６は、非選択であるため、すべてＬレベルである。読出ワード線ＲＷＬ１が選択活性化されたことにより、第１列目に配置されたメモリセル２０１ｂ，２０５ｂ，２１１ｂ，２１５ｂ，…，２４１ｂ，２４５ｂ（メモリセル２３１ｂ，２３５ｂは、前述の理由により明示せず）のデータが、読出ビット線ＲＢＬｑ（ｑ＝００，０１，１０，１１，…，４０，４１）にそれぞれ伝播される。
いま、図１のデータ入力信号ＤＩｎにおいて“０”の数が“１”の数より多かったと仮定すると、先に説明したように、フラグ信号ＦＬＡは“１”となり、データビット用メモリセルアレイ２１ｂ１〜２１ｂ４の指定したアドレス番地には、データ入力信号ＤＩｎの反転信号が書き込まれている。
したがって、読出ワード線ＲＷＬ１に接続されているメモリセル２０１ｂ，２０５ｂ，２１１ｂ，２１５ｂ，…，２４１ｂ，２４５ｂにおいて、“１”が記憶保持されているメモリセルの個数は、“０”が記憶保持されているメモリセルの個数より多くなる。すなわち、データビット用メモリセルアレイ２ｂ１〜２ｂ４に対応する８本の読出ビット線ＲＢＬｑ（ｑ＝００，０１，１０，１１，…，４０，４１）のうち、“１”のデータが伝播される読出ビット線の数は、“０”のデータが伝播される読出ビット線の数より多くなる。
その際、図５において説明したように、メモリセルに記憶保持されているデータが“０”の場合には、対応する読出ビット線がＨレベルからＬレベルに変化する。一方、メモリセルに記憶保持されているデータが“１”の場合には、対応する読出ビット線はＨレベルのままで変化しない。つまり、半導体記憶装置１Ａの読出し動作において、電位レベルが変化しない読出ビット線の数を電位レベルが変化する読出ビット線の数より多くすることができる。
従来のようにデータを反転／非反転制御せずにそのまま書き込んだ場合、“０”を記憶保持しているメモリセルの個数が“１”を記憶保持しているメモリセルの個数より多くなることがある。たとえば、極端な例として、すべてのデータ入力信号ＤＩｎが“０”、すなわち、同一読出ビット線に接続された複数個のメモリセルに記憶保持されているデータがすべて“０”の場合が挙げられる。このような場合、読出し動作において全ての読出ビット線がＨレベルからＬレベルに変化してしまう。そのため、ビット線の充放電電流による電力消費は大きい。
一方、実施の形態１では、読出し動作において、変化する読出ビット線の数を減らすことができる。そのため、従来に比べて、ビット線の充放電電流による電力消費を低減することが可能となる。
また、実施の形態１の半導体記憶装置１Ａでは、各行のメモリセルにおいて、“１”が記憶保持されているメモリセルの個数は、“０”が記憶保持されているメモリセルの個数より多い。この関係は、メモリセルアレイ全体においても成り立つ。一方、図５に示すメモリセル２００ｂにおいて、“１”を記憶保持している時のスタンバイ電流は、“０”を記憶保持している時のスタンバイ電流に比べて小さい。したがって、実施の形態１の半導体記憶装置１Ａでは、スタンバイ電流を減少させることが可能となる。そのため、従来に比べて、待機時における電力消費を低減することができる。
以上のように、実施の形態１によれば、入力データにおいて“０”の数が“１”のより多い番地のデータだけ反転して書きこみ、読み出す際にはフラグ情報に基づいて当該番地のデータを再度反転して読み出すことにより、読出し時および待機時における消費電力を低減することが可能となる。
［実施の形態２］
図１３は、この発明の実施の形態２による半導体記憶装置１Ｂの概略的な構成を示したブロック図である。
図１３を参照して、実施の形態２の半導体記憶装置１Ｂは、データ入力回路５Ａがデータ入力回路５Ｂに置き換えられた点でのみ、実施の形態１の半導体記憶装置１Ａと異なる。したがって、半導体記憶装置１Ａと共通する部分の説明は、ここでは繰り返さない。データ入力回路５Ｂの詳細な回路構成について、次に説明する。
図１４は、この発明の実施の形態２によるデータ入力回路５Ｂの具体的な回路構成を示した回路図である。
図１４を参照して、実施の形態２のデータ入力回路５Ｂは、書込みドライバ回路５４ａ，５４ｂｋ（ｋ＝１〜ｎ）と、セレクタ５３＿ｋと、フリップフロップ回路５００＿ｋと、多数決論理判定用センスアンプ５１０と、プリチャージ回路５５０とを含む。
プリチャージ回路５５０は、ＰチャネルＭＯＳトランジスタ５５１，５５２を含み、書込ポート用クロック信号ＣＬＫＡに同期して、多数決線対ＪＬ，／ＪＬをＨレベルにプリチャージする。フリップフロップ回路５００＿ｋは、書込ポート用クロック信号ＣＬＫＡに同期して、データ入力信号ＤＩｋ（ｋ＝１〜ｎ）をラッチするとともに、多数決線対ＪＬ，／ＪＬの電位レベルを制御する。フリップフロップ回路５００＿ｋを代表したフリップフロップ回路５００の詳細な回路構成および動作については、後に説明する。なお、データ入力信号ＤＩｋを総称して、データ入力信号ＤＩと記すこともある。
多数決論理判定用センスアンプ５１０は、入力端子が多数決線対ＪＬ，／ＪＬに接続され、多数決線対ＪＬ，／ＪＬの電位レベルに応じて、多数決論理判定信号ＭＪを出力する。多数決論理判定用センスアンプ５１０の詳細な回路構成および動作については、後に説明する。セレクタ５３＿ｋは、多数決論理判定信号ＭＪに応じて、フリップフロップ回路５００＿ｋから出力される反転信号／Ｑおよび非反転信号Ｑのいずれか一方を選択する。
多数決論理判定信号ＭＪがＬレベルのとき、セレクタ５３＿ｋは、フリップフロップ回路５００＿ｋから出力される非反転信号Ｑを選択して、それを書込みドライバ回路５４ｂｋに出力する。一方、多数決論理判定信号ＭＪがＨレベルのとき、セレクタ５３＿ｋは、フリップフロップ回路５００＿ｋから出力される反転信号／Ｑを選択して、それを書込みドライバ回路５４ｂｋに出力する。
書込みドライバ回路５４ａは、書込制御信号ＷＥに応じて、図１３のフラグビット用メモリセルアレイ２０の指定したアドレス番地に、書込データ線対ＷＤＬ，／ＷＤＬを介して多数決論理判定信号ＭＪを書き込む。書込みドライバ回路５４ｂｋは、書込制御信号ＷＥに応じて、図１３のデータビット用メモリセルアレイ２１の指定したアドレス番地に、書込データ線対ＷＤＬ，／ＷＤＬを介して、フリップフロップ回路５００＿ｋから出力される非反転信号Ｑ、または反転信号／Ｑを書き込む。
図１５は、この発明の実施の形態２によるフリップフロップ回路５００の具体的な回路構成を示した回路図である。
図１５を参照して、実施の形態２のフリップフロップ回路５００は、ＮチャネルＭＯＳトランジスタ１５１〜１５４と、トランスファゲート回路１５５，１５８と、インバータ回路１５６，１５７，１５９，１６０，１６１とを含む。
ＮチャネルＭＯＳトランジスタ１５１，１５２は、多数決線端子／Ｊと接地線ＧＮＤとの間に直列接続される。ＮチャネルＭＯＳトランジスタ１５３，１５４は、多数決線端子Ｊと接地線ＧＮＤとの間に直列接続される。ＮチャネルＭＯＳトランジスタ１５１，１５３のゲートは、いずれも書込ポート用クロック信号ＣＬＫＡを受ける。ＮチャネルＭＯＳトランジスタ１５２のゲートは、ノードＮ１１に接続される。ＮチャネルＭＯＳトランジスタ１５４のゲートは、ノードＮ１２に接続される。
トランスファゲート回路１５５は、書込ポート用クロック信号ＣＬＫＡがＬレベルのときにはデータ入力信号ＤＩをノードＮ１１に導通し、書込ポート用クロック信号ＣＬＫＡがＨレベルのときにはデータ入力信号ＤＩをノードＮ１１に導通しない。インバータ１５６，１５７は、ノードＮ１１とノードＮ１２との間に互いに環状に接続され、マスタラッチ回路を構成する。
トランスファゲート回路１５８は、書込ポート用クロック信号ＣＬＫＡがＨレベルのときにはノードＮ１２とノードＮ１３とを導通し、書込ポート用クロック信号ＣＬＫＡがＬレベルのときにはノードＮ１２とノードＮ１３とを遮断する。インバータ１５９，１６０は、ノードＮ１３とノードＮ１４との間に互いに環状に接続され、スレーブラッチ回路を構成する。インバータ１５９の出力信号は、非反転信号Ｑとなる。インバータ１６１は、ノードＮ１４に接続され、出力信号は反転信号／Ｑとなる。
上記に説明したように、フリップフロップ回路５００は、書込ポート用クロック信号ＣＬＫＡの立ち上がりエッジに同期してデータ入力信号ＤＩをラッチする。また、データ入力信号ＤＩにおいて、“０”の数と”１”の数のどちらが多いかの多数決論理判定するために、図１５に示すように、インバータ１５６，１５７から構成されるマスタラッチ回路のノードＮ１１，Ｎ１２をＮチャネルＭＯＳトランジスタ１５２，１５４にそれぞれ接続している。
書込ポート用クロック信号ＣＬＫＡがＬレベルからＨレベルに変化すると、データ入力信号ＤＩがインバータ１５６，１５７から構成されるマスタラッチ回路に取り込まれ、その後にデータ入力信号ＤＩが入力される端子とマスタラッチ回路とが遮断される。インバータ１５９，１６０から構成されるスレーブラッチ回路では、ノードＮ１２とノードＮ１３とが導通し、マスタラッチ回路に取り込まれたデータがスレーブラッチ回路に伝播される。また、マスタラッチ回路のノードＮ１１，Ｎ１２にそれぞれ接続された多数決論理判定用のＮチャネルＭＯＳトランジスタ１５１，１５３は共にオンとなる。
したがって、書込ポート用クロック信号ＣＬＫＡがＬレベルからＨレベルに変化すると、直列接続されたＮチャネルＭＯＳトランジスタ１５１，１５２および直列接続されたＮチャネルＭＯＳトランジスタ１５３，１５４のどちらか一方は常に、両方のＮチャネルＭＯＳトランジスタがオンとなる。そのため、多数決線端子Ｊおよび多数決線端子／Ｊのどちらか一方は常に、接地線ＧＮＤと導通状態となる。
その後、書込ポート用クロック信号ＣＬＫＡがＨレベルからＬレベルに変化すると、多数決線端子Ｊ，／Ｊに接続しているＮチャネルＭＯＳトランジスタ１５１，１５３は、ともにオフとなる。そのため、多数決線端子Ｊ，／Ｊは、ともに接地線ＧＮＤと非導通状態になる。
図１６は、この発明の実施の形態２による多数決論理判定用センスアンプ５１０の具体的な回路構成を示した回路図である。
図１６を参照して、実施の形態２の多数決論理判定用センスアンプ５１０は、ＰチャネルＭＯＳトランジスタ５１１，５１３，５１６，５１８と、ＮチャネルＭＯＳトランジスタ５１２，５１４，５１５と、ＮＡＮＤ回路５１７，５１９，５２０とを含む。
ＰチャネルＭＯＳトランジスタ５１１は、電源線ＶＤＤとノードＮ５との間に接続され、ゲートがノードＮ６に接続される。ＮチャネルＭＯＳトランジスタ５１２は、ノードＮ５とノードＮ７との間に接続され、ゲートがノードＮ６に接続される。ＰチャネルＭＯＳトランジスタ５１３は、電源線ＶＤＤとノードＮ６との間に接続され、ゲートがノードＮ５に接続される。ＮチャネルＭＯＳトランジスタ５１４は、ノードＮ６とノードＮ７との間に接続され、ゲートがノードＮ５に接続される。ＮチャネルＭＯＳトランジスタ５１５は、ノードＮ７と接地線ＧＮＤとの間に接続され、ＮＡＮＤ回路５１７から出力されるセンス信号ＳＥをゲートに受ける。
ＰチャネルＭＯＳトランジスタ５１６は、ノードＮ５と多数決線／ＪＬとの間に接続され、ＮＡＮＤ回路５１７から出力されるセンス信号ＳＥをゲートに受ける。ＰチャネルＭＯＳトランジスタ５１８は、ノードＮ６と多数決線ＪＬとの間に接続され、センス信号ＳＥをゲートに受ける。ＰチャネルＭＯＳトランジスタ５１１，５１３，５１６，５１８およびＮチャネルＭＯＳトランジスタ５１２，５１４，５１５は、センスラッチ回路を構成する。
ＮＡＮＤ回路５１７は、入力端子に多数決線対ＪＬ，／ＪＬが接続され、センス信号ＳＥをＰチャネルＭＯＳトランジスタ５１６のゲートに出力する。センス信号ＳＥは、センスラッチ回路にラッチをかけるトリガ信号である。
ＮＡＮＤ回路５１９は、入力端子にノードＮ５およびＮＡＮＤ回路５２０の出力端子が接続され、出力端子がＮＡＮＤ回路５２０の入力端子の一方に接続される。ＮＡＮＤ回路５２０は、入力端子にノードＮ６およびＮＡＮＤ回路５１９の出力端子が接続され、出力端子がＮＡＮＤ回路５１９の入力端子の一方に接続される。ＮＡＮＤ回路５１９，５２０は、センスしたデータを保持するためのＲＳラッチ回路であり、多数決論理判定信号ＭＪを出力する。
図１７は、この発明の実施の形態２による多数決論理判定用センスアンプ５１０の回路動作を説明するための動作波形図である。
図１７を参照して、初期状態において、多数決線対ＪＬ，／ＪＬはプリチャージ状態であり、ともに電源電位ＶＤＤ（Ｈレベル）となっている。一方、センス信号ＳＥは、図１６のＮＡＮＤ回路５１７により、接地線ＧＮＤ（Ｌレベル）となっている。このため、図１６において、ＮチャネルＭＯＳトランジスタ５１５はオフとなり、ＰチャネルＭＯＳトランジスタ５１６，５１８はオンとなる。また、ノードＮ５，Ｎ６は、ともにＨレベルとなる。このため、図１６において、ＮＡＮＤ回路５１９，５２０によって構成されるＲＳラッチ回路から出力される多数決論理判定信号ＭＪは、前の判定結果を保持している。
時刻ｔ１において、書込ポート用クロック信号ＣＬＫＡがＬレベルからＨレベルに立ち上がり、書込み動作が開始される。書込み動作の開始により、時刻ｔ２以降において、多数決線対ＪＬ，／ＪＬは、図１５のデータ入力信号ＤＩにおける“０”の数と“１”の数との大小に応じて、電位レベルがＨレベルからＬレベルに下がってくる。データ入力信号における“１”の数が“０”の数より多い場合、多数決線／ＪＬは多数決線ＪＬよりも早くＨレベルからＬレベルに低下する。逆に、図１５のデータ入力信号における“０”の数が“１”の数より多い場合、多数決線ＪＬが多数決線／ＪＬよりも早くＨレベルからＬレベルに低下する。図１７では、データ入力信号における“１”の数が“０”の数より多い場合について図示している。
多数決線対ＪＬ，／ＪＬの電位レベル変化が変化すると、図１６において、センスラッチ回路におけるノードＮ５，Ｎ６の電位レベルもまた、ＰチャネルＭＯＳトランジスタ５１６，５１８を介して変化する。そして、多数決線対ＪＬ，／ＪＬのいずれか一方の電位レベルが図１６のＮＡＮＤ回路５１７の入力しきい値以下に下がると、時刻ｔ３において、ＮＡＮＤ回路５１７から出力されるセンス信号ＳＥが、ＬレベルからＨレベルに変化する。その結果、図１６のＰチャネルＭＯＳトランジスタ５１６，５１８はオフ状態となり、図１６において、多数決線対／ＪＬ，ＪＬとノードＮ５，Ｎ６とは、それぞれ遮断される。
また、このとき、図１６のＮチャネルＭＯＳトランジスタ５１５はオンとなる。このため、図１６において、中間電位レベル付近でわずかな電位差を有していたノードＮ５，Ｎ６は、完全にＨレベルまたはＬレベルに固定される。ノードＮ５，Ｎ６のＨレベル，Ｌレベルが確定することにより、図１６のＮＡＮＤ回路５１９，５２０によって構成されるＲＳラッチ回路は、時刻ｔ４において、多数決論理判定信号ＭＪを出力する。
その後、時刻ｔ５において、書込ポート用クロック信号ＣＬＫＡがＨレベルからＬレベルに立ち下がる。時刻ｔ６において、図１６のＮＡＮＤ回路５１７から出力されるセンス信号ＳＥが、ＨレベルからＬレベルに立ち下がる。このため、図１６において、ＰチャネルＭＯＳトランジスタ５１６，５１８はオンとなり、ＮチャネルＭＯＳトランジスタ５１５はオフとなる。時刻ｔ７において、プリチャージ動作により多数決線対ＪＬ，／ＪＬは再びＨレベルにプリチャージされ、全体が初期状態に戻る。初期状態に戻ったことで、図１６において、ノードＮ５，Ｎ６はともにＨレベルとなるので、ＮＡＮＤ回路５１９，５２０によって構成されるＲＳラッチ回路はラッチ状態となる。その結果、図１６のＲＳラッチ回路における多数決論理判定信号ＭＪが保持される。
以上のように、実施の形態２によれば、実施の形態１のデータ入力回路５Ａをデータ入力回路５Ｂに置き換えることによって、読出し時および待機時における消費電力を低減することが可能となる。また、実施の形態２のデータ入力回路５Ｂは、微小電位差を検知して判定する構成であるため、多ビットになっても遅延増大を招かないという利点がある。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の実施の形態１による半導体記憶装置１Ａの概略的な構成を示したブロック図である。 この発明の実施の形態１によるメモリセルアレイ２ａの具体的な構成を示した図である。 この発明の実施の形態１によるメモリセルアレイ２ｂの具体的な構成を示した図である。 この発明の実施の形態１によるメモリセル２００ａの具体的な回路構成を示した回路図である。 この発明の実施の形態１によるメモリセル２００ｂの具体的な回路構成を示した回路図である。 この発明の実施の形態１によるメモリセル２００ｂの第１のポートにおける書込み動作を説明するための動作波形図である。 この発明の実施の形態１による書込みドライバ回路５４の具体的な回路構成を示した回路図である。 この発明の実施の形態１によるメモリセル２００ｂの第２のポートにおける読出し動作を説明するための動作波形図である。 この発明の実施の形態１によるセンスアンプ回路９１の具体的な回路構成を示した回路図である。 この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理の一例を説明するための動作原理図である。 この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理の他の一例を説明するための動作原理図である。 この発明の実施の形態１による半導体記憶装置１Ａにおける多数決論理判定の動作原理のさらに他の一例を説明するための動作原理図である。 この発明の実施の形態２による半導体記憶装置１Ｂの概略的な構成を示したブロック図である。 この発明の実施の形態２によるデータ入力回路５Ｂの具体的な回路構成を示した回路図である。 この発明の実施の形態２によるフリップフロップ回路５００の具体的な回路構成を示した回路図である。 この発明の実施の形態２による多数決論理判定用センスアンプ５１０の具体的な回路構成を示した回路図である。 この発明の実施の形態２による多数決論理判定用センスアンプ５１０の回路動作を説明するための動作波形図である。
符号の説明
１Ａ，１Ｂ 半導体記憶装置、２ メモリセルアレイ、３ 書込ポート用行デコーダ、４ 書込ポート用列デコーダ、５Ａ データ入力回路、６ 書込ポート制御回路、７ 読出ポート用行デコーダ、８ 読出ポート用列デコーダ、９ データ出力回路、１０ 読出ポート制御回路、２０ フラグビット用メモリセルアレイ、２１ データビット用メモリセルアレイ、５２，９３ インバータ回路、５３，９４ セレクタ、５４ 書込みドライバ回路、９２ フラグ出力判定回路、９５ トライステートバッファ回路。

Claims (7)

  1. 行列状に配置される複数のメモリセルを含むメモリセルアレイと、
    データ信号を入力し、前記データ信号においてローレベルの論理値の数がハイレベルの論理値の数より多い場合に前記データ信号を反転し、反転または非反転の前記データ信号および前記データ信号が反転および非反転のいずれであるかを示す前記データ信号のフラグ信号を前記メモリセルに書き込むデータ入力回路と、
    反転または非反転の前記データ信号および該データ信号の前記フラグ信号を前記メモリセルから読み出し、前記フラグ信号が反転を示す場合、反転または非反転の前記データ信号を再度反転するデータ出力回路とを備え、
    前記複数のメモリセルの各々は、
    第１の記憶ノードと第２の記憶ノードとの間に互いに環状に接続された第１のインバータと第２のインバータとを有し、データを記憶保持するデータ記憶部と、
    前記データ記憶部からデータを読み出す読出ポート部と、
    前記データ記憶部にデータを書き込む書込ポート部とを含み、
    前記読出ポート部は、
    行方向に配置される読出ワード線と、
    列方向に配置される読出ビット線と、
    第１の電源線と前記読出ビット線との間に直列に接続され、ゲートが前記第１の記憶ノードに接続される第１のトランジスタと、
    前記第１のトランジスタに接続され、ゲートが前記読出ワード線に接続される第２のトランジスタとを有し、
    前記書込ポート部は、
    行方向に配置される第１の書込ビット線と、
    列方向に配置される第２の書込ビット線と、
    列方向に配置される書込ワード線と、
    前記第１の記憶ノードと前記第１の書込ビット線との間に接続され、ゲートが前記書込ワード線に接続される第３のトランジスタと、
    前記第２の記憶ノードと前記第２の書込ビット線との間に接続され、ゲートが前記書込ワード線に接続される第４のトランジスタとを有し、
    前記データ記憶部は、
    前記論理値がローレベルの場合に、前記第１の記憶ノードが第１の電位レベルで、前記第２の記憶ノードが前記第１の電位レベルよりも低い第２の電位レベルで、データをそれぞれ記憶保持し、
    前記論理値がハイレベルの場合は、前記第１の記憶ノードが前記第２の電位レベルで、前記第２の記憶ノードが前記第１の電位レベルで、データをそれぞれ記憶保持し、
    前記読出ビット線は、読出し動作時に前記第１の電位レベルにプリチャージされ、前記第１の記憶ノードの電位レベルに応じてその電位レベルが維持または低下される、半導体記憶装置。
  2. 前記データ入力回路は、
    前記データ信号におけるローレベルの論理値の数とハイレベルの論理値の数とを比較し、該比較結果に応じて前記フラグ信号を反転または非反転とする多数決論理判定回路と、
    前記フラグ信号に応じて、前記データ信号の反転信号および非反転信号のいずれか一方を選択するセレクタ回路と、
    書込制御信号に応じて、前記セレクタ回路からの出力信号を前記メモリセルに書き込む書込みドライバ回路とを含む、請求項１に記載の半導体記憶装置。
  3. 前記データ出力回路は、
    前記メモリセルから読み出されるデータがローレベルの論理値であるかハイレベルの論理値であるかを逐次判定するセンスアンプ回路と、
    前記フラグ信号に応じて、前記センスアンプ回路からの出力信号の反転信号および非反転信号のいずれか一方を選択するセレクタ回路と、
    データ出力制御信号に応じて、前記セレクタ回路からの出力信号をデータ出力信号として出力するバッファ回路とを含む、請求項１に記載の半導体記憶装置。
  4. 前記データ入力回路は、前記データ信号のビット分割を行い、該ビット分割に応じて前記フラグ信号のフラグビットを複数設ける、請求項１に記載の半導体記憶装置。
  5. 前記データ入力回路は、
    クロック信号に同期して、前記データ信号をラッチするとともに、多数決線対の電位レベルを制御する複数のフリップフロップ回路と、
    前記多数決線対の電位レベルに応じて、多数決論理判定信号を出力するセンスアンプ回路と、
    前記多数決論理判定信号に応じて、前記複数のフリップフロップ回路からの出力信号の反転信号および非反転信号のいずれか一方を選択する複数のセレクタ回路と、
    書込制御信号に応じて、前記複数のセレクタ回路からの出力信号を前記メモリセルに書き込む複数の書込みドライバ回路とを含む、請求項１に記載の半導体記憶装置。
  6. 行列状に配置され、それぞれが、第１の記憶ノードと第２の記憶ノードとの間に互いに環状に接続された第１のインバータと第２のインバータとを有し、データを記憶保持するデータ記憶部と、前記データ記憶部からデータを読み出す読出ポート部と、前記データ記憶部にデータを書き込む書込ポート部とを含む、複数のデータを記憶するデータビット用メモリセルと、行ごとに設けられ前記データビット用メモリセルの記憶データの反転情報を記憶するフラグビット用メモリセルとを有するメモリセルアレイと、
    前記メモリセルアレイの行方向に行ごとに前記データビット用メモリセルの読出ポートおよび前記フラグビット用メモリセルに接続される複数の読出ワード線と、
    前記メモリセルアレイの列方向に列ごとに前記メモリセルの読出ポートに接続される複数の読出ビット線と、
    前記データビット用メモリセルに書き込まれるデータ入力信号において、ローレベルの論理値がハイレベルの論理値に比較し読み出し時にメモリセルに流れる電流が多いものであり、一方の論理値の数が他方の論理値の数より多い行がある場合、その行のフラグビット用メモリセルにその行の前記データビット用メモリセルのデータが反転データである旨を示すデータを書き込み、その行の前記データ入力信号を反転したデータをその行のデータビット用メモリセルに書き込むデータ入力回路と、
    前記フラグビット用メモリセルのデータが反転である旨を示すデータである場合、対応の行の前記データビット用メモリセルのデータを反転して読み出すデータ出力回路とを備え、
    前記書込ポート部は、
    行方向に配置される第１の書込ビット線と、
    列方向に配置される第２の書込ビット線と、
    列方向に配置される書込ワード線とを有し、
    前記データ記憶部は、
    前記論理値がローレベルの場合に、前記第１の記憶ノードが第１の電位レベルで、前記第２の記憶ノードが前記第１の電位レベルよりも低い第２の電位レベルで、データをそれぞれ記憶保持し、
    前記論理値がハイレベルの場合は、前記第１の記憶ノードが前記第２の電位レベルで、前記第２の記憶ノードが前記第１の電位レベルで、データをそれぞれ記憶保持し、
    前記読出ビット線は、読出し動作時に前記第１の電位レベルにプリチャージされ、前記第１の記憶ノードの電位レベルに応じてその電位レベルが維持または低下される、半導体記憶装置。
  7. 前記データ入力回路は、
    前記データ入力信号におけるローレベルの論理値の数とハイレベルの論理値の数とを比較し、該比較結果に応じて、対応行の前記フラグビット用メモリセルの信号を反転または非反転を示すデータとする多数決論理判定回路と、
    前記フラグビット用メモリセルの信号に応じて、前記データ入力信号の反転信号および非反転信号のいずれか一方を選択するセレクタ回路と、
    書込制御信号に応じて、前記セレクタ回路からの出力信号を前記メモリセルに書き込む書込みドライバ回路とを含む、請求項６に記載の半導体記憶装置。
JP2003279239A 2003-07-24 2003-07-24 半導体記憶装置 Expired - Fee Related JP4330396B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003279239A JP4330396B2 (ja) 2003-07-24 2003-07-24 半導体記憶装置
KR1020040056297A KR100633815B1 (ko) 2003-07-24 2004-07-20 판독 시 및 대기 시에 있어서의 소비 전력을 저감하는것이 가능한 반도체 기억 장치
US10/895,092 US6999371B2 (en) 2003-07-24 2004-07-21 Semiconductor memory device capable of reducing power consumption during reading and standby
US11/304,817 US7170812B2 (en) 2003-07-24 2005-12-16 Semiconductor memory device capable of reducing power consumption during reading and standby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279239A JP4330396B2 (ja) 2003-07-24 2003-07-24 半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2005044456A JP2005044456A (ja) 2005-02-17
JP2005044456A5 JP2005044456A5 (ja) 2006-08-17
JP4330396B2 true JP4330396B2 (ja) 2009-09-16

Family

ID=34074745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279239A Expired - Fee Related JP4330396B2 (ja) 2003-07-24 2003-07-24 半導体記憶装置

Country Status (3)

Country Link
US (2) US6999371B2 (ja)
JP (1) JP4330396B2 (ja)
KR (1) KR100633815B1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330396B2 (ja) * 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
WO2005122177A1 (ja) * 2004-06-09 2005-12-22 Matsushita Electric Industrial Co., Ltd. 半導体集積回路
KR100571647B1 (ko) * 2005-03-31 2006-04-17 주식회사 하이닉스반도체 반도체 장치의 데이터 래치회로
US7295487B2 (en) * 2005-05-19 2007-11-13 Freescale Semiconductor, Inc. Storage circuit and method therefor
EP1750276B1 (en) * 2005-07-29 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007059044A (ja) * 2005-07-29 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP4954626B2 (ja) * 2005-07-29 2012-06-20 株式会社半導体エネルギー研究所 半導体装置
KR100621353B1 (ko) 2005-11-08 2006-09-07 삼성전자주식회사 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치
US7372763B2 (en) * 2005-12-28 2008-05-13 Intel Corporation Memory with spatially encoded data storage
JP4928830B2 (ja) 2006-05-18 2012-05-09 株式会社東芝 Ｎａｎｄ型フラッシュメモリ装置及びメモリデバイス
US7565586B2 (en) * 2006-05-25 2009-07-21 Honeywell International Inc. Method and apparatus for latent fault memory scrub in memory intensive computer hardware
KR100735758B1 (ko) 2006-06-29 2007-07-06 삼성전자주식회사 다수 판정 회로, 데이터 버스 반전 회로 및 반도체 장치.
US7688102B2 (en) 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
KR100827663B1 (ko) 2006-12-20 2008-05-07 삼성전자주식회사 다수 판정 회로 및 반도체 장치.
KR100780955B1 (ko) * 2006-08-14 2007-12-03 삼성전자주식회사 데이터 반전 방식을 사용하는 메모리 시스템
JP2008059717A (ja) * 2006-09-01 2008-03-13 Kobe Univ 半導体装置
US8411709B1 (en) 2006-11-27 2013-04-02 Marvell International Ltd. Use of previously buffered state information to decode in an hybrid automatic repeat request (H-ARQ) transmission mode
US7468929B2 (en) * 2006-12-12 2008-12-23 International Business Machines Corporation Apparatus for SRAM array power reduction through majority evaluation
US8763114B2 (en) * 2007-01-24 2014-06-24 Mcafee, Inc. Detecting image spam
KR100819061B1 (ko) * 2007-03-06 2008-04-03 한국전자통신연구원 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
US7577015B2 (en) * 2007-03-30 2009-08-18 Intel Corporation Memory content inverting to minimize NTBI effects
US7990796B2 (en) * 2007-04-05 2011-08-02 Lsi Corporation Energy efficient memory access technique for single ended bit cells
US7525864B2 (en) * 2007-04-05 2009-04-28 Lsi Corporation Memory data inversion architecture for minimizing power consumption
US7606061B2 (en) * 2007-08-07 2009-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM device with a power saving module controlled by word line signals
US8897393B1 (en) 2007-10-16 2014-11-25 Marvell International Ltd. Protected codebook selection at receiver for transmit beamforming
US8542725B1 (en) 2007-11-14 2013-09-24 Marvell International Ltd. Decision feedback equalization for signals having unequally distributed patterns
US8565325B1 (en) 2008-03-18 2013-10-22 Marvell International Ltd. Wireless device communication in the 60GHz band
US8064269B2 (en) 2008-05-02 2011-11-22 Micron Technology, Inc. Apparatus and methods having majority bit detection
US8761261B1 (en) 2008-07-29 2014-06-24 Marvell International Ltd. Encoding using motion vectors
US8498342B1 (en) 2008-07-29 2013-07-30 Marvell International Ltd. Deblocking filtering
JP5289855B2 (ja) * 2008-08-07 2013-09-11 ルネサスエレクトロニクス株式会社 半導体集積回路
US8345533B1 (en) 2008-08-18 2013-01-01 Marvell International Ltd. Frame synchronization techniques
JP4937219B2 (ja) 2008-09-17 2012-05-23 株式会社東芝 不揮発性半導体記憶装置
US7978493B1 (en) * 2008-09-18 2011-07-12 Altera Corporation Data encoding scheme to reduce sense current
US8681893B1 (en) * 2008-10-08 2014-03-25 Marvell International Ltd. Generating pulses using a look-up table
US8081521B2 (en) * 2009-02-13 2011-12-20 Mosys, Inc. Two bits per cell non-volatile memory architecture
US8520771B1 (en) 2009-04-29 2013-08-27 Marvell International Ltd. WCDMA modulation
JP2010272190A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 半導体記憶装置
JP2011008850A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び情報処理方法
EP2267724A1 (fr) * 2009-06-26 2010-12-29 STMicroelectronics Rousset SAS Architecture de mémoire EEPROM optimisée pour les mémoires embarquées
US8218380B2 (en) * 2009-10-30 2012-07-10 Apple Inc. Degradation equalization for a memory
US20110246857A1 (en) * 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Memory system and method
US8817771B1 (en) 2010-07-16 2014-08-26 Marvell International Ltd. Method and apparatus for detecting a boundary of a data frame in a communication network
JP5751628B2 (ja) * 2011-09-09 2015-07-22 Ｎｅｃプラットフォームズ株式会社 記憶装置および記憶装置制御方法
JP5186587B1 (ja) * 2011-09-29 2013-04-17 株式会社アドバンテスト 試験装置および試験方法
CN104067247A (zh) * 2012-01-16 2014-09-24 索尼公司 存储控制装置，存储装置，信息处理系统及其处理方法
JP5942781B2 (ja) * 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
US8861283B1 (en) * 2012-09-06 2014-10-14 Altera Corporation Systems and methods for reducing leakage current in memory arrays
US10234893B2 (en) * 2013-05-13 2019-03-19 Nvidia Corporation Dual-domain dynamic multiplexer and method of transitioning between asynchronous voltage and frequency domains
CN104217752A (zh) * 2013-06-03 2014-12-17 辉达公司 多端口存储器系统和用于多端口存储器的写电路和读电路
JP6161482B2 (ja) * 2013-09-19 2017-07-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
GB2540940B (en) * 2015-07-31 2018-01-03 Advanced Risc Mach Ltd An apparatus and method for transferring a plurality of data structures between memory and one or more vectors of data elements stored in a register bank
US10236043B2 (en) * 2016-06-06 2019-03-19 Altera Corporation Emulated multiport memory element circuitry with exclusive-OR based control circuitry
US10115444B1 (en) * 2017-08-09 2018-10-30 Qualcomm Incorporated Data bit inversion tracking in cache memory to reduce data bits written for write operations
CN109427388B (zh) * 2017-09-04 2020-09-25 华为技术有限公司 一种存储单元和静态随机存储器
US10657051B2 (en) * 2017-12-14 2020-05-19 Macronix International Co., Ltd. Memory device and operation method thereof
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024680T2 (de) * 1989-03-17 1996-08-01 Matsushita Electronics Corp Halbleiter-Speichereinrichtung
US5715191A (en) * 1995-10-25 1998-02-03 Matsushita Electric Industrial Co., Ltd. Static random access memory having variable supply voltages to the memory cells and method of operating thereof
JPH09274796A (ja) 1996-02-08 1997-10-21 Hitachi Ltd 半導体装置および半導体システム
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
JPH11120760A (ja) 1997-10-13 1999-04-30 Sanyo Electric Co Ltd 半導体記憶装置
JP2002366419A (ja) 2001-06-07 2002-12-20 Mitsubishi Electric Corp データ処理装置およびデータ処理方法
JP4330396B2 (ja) * 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置

Also Published As

Publication number Publication date
US6999371B2 (en) 2006-02-14
JP2005044456A (ja) 2005-02-17
US20060092746A1 (en) 2006-05-04
US7170812B2 (en) 2007-01-30
KR100633815B1 (ko) 2006-10-16
KR20050012137A (ko) 2005-01-31
US20050018519A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
JP4330396B2 (ja) 半導体記憶装置
CN105845168B (zh) 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置
KR101227291B1 (ko) Ｓｒａｍ용 워드선 구동 회로 및 그를 위한 방법
JP5478772B2 (ja) 安定性が改善されビットセルサイズが縮小された低出力５ｔｓｒａｍ
JP2004134026A (ja) 半導体記憶装置及びその制御方法
US7345936B2 (en) Data storage circuit
US9036446B2 (en) Global reset with replica for pulse latch pre-decoders
US8964451B2 (en) Memory cell system and method
JP5229515B2 (ja) 半導体記憶装置
JPH10208484A (ja) 半導体記憶装置のデータ読出回路及び半導体記憶装置
US7630273B2 (en) Semiconductor integrated circuit
US6215694B1 (en) Self-restoring single event upset (SEU) hardened multiport memory cell
EP2082399B1 (en) Memory bus output driver of a multi-bank memory device and method therefor
JP3317746B2 (ja) 半導体記憶装置
US6816401B2 (en) Static random access memory (SRAM) without precharge circuitry
US7724585B2 (en) Implementing local evaluation of domino read SRAM with enhanced SRAM cell stability
US20120236675A1 (en) Methods and Apparatus for Memory Word Line Driver
JPH1027475A (ja) 半導体集積回路装置
US7684231B2 (en) Methods and apparatus for low power SRAM based on stored data
US6351139B1 (en) Configuration bit read/write data shift register
JP2001273777A (ja) 半導体メモリ
WO2022269492A1 (en) Low-power static random access memory
KR20210093135A (ko) 로컬 워드 라인들을 사용하는 메모리 동작을 위한 시스템 및 방법
CN116114017A (zh) 伪三端口sram数据路径
JP2001093284A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees