CN1006337B - 数字数据的错误校正的方法和装置 - Google Patents
数字数据的错误校正的方法和装置Info
- Publication number
- CN1006337B CN1006337B CN87100569A CN87100569A CN1006337B CN 1006337 B CN1006337 B CN 1006337B CN 87100569 A CN87100569 A CN 87100569A CN 87100569 A CN87100569 A CN 87100569A CN 1006337 B CN1006337 B CN 1006337B
- Authority
- CN
- China
- Prior art keywords
- series
- directive
- character error
- serial
- odd even
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Television Signal Processing For Recording (AREA)
- Radar Systems Or Details Thereof (AREA)
- Noodles (AREA)
- Body Structure For Vehicles (AREA)
- Optical Communication System (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
一种错误校正系统,在该系统中接收到的数字数据受到交替地由第一和第二错误校正码的校正处理,该系统中设有存储器以存储多个第一和第二错误校正码的系列的第一和第二系列错误指示字,而且这种第一和第二系列错误指示字被读出以确定哪些系列没有错误,于是对无错误系列,省去第一和第二错误校正码的校正处理。结果,在有限的时间内能重复的有效校正处理的次数增加,从而实质上改善了校正能力。
Description
本发明一般地涉及数字信号的校正,而且更具体地,是针对数字音频信号中的错误的校正,该类信号是,例如,记录在磁带或类似的东西上的。
用于数字数据传输或为记录和复现,众所周知的办法是使用将数字数据信号变换成错误可校正码结构的所谓交叉存描(cross-interleave)技术。当使用交叉存储技术时,通常的做法是使用模2加法器以产生二个奇偶系列P和Q,分别以二种不同排列方式代表预定的数据字的数目。因为数字数据信号的各字将被包括在二个奇偶系列中,尤其是当校正处理重复地进行时,这种公知的交叉存储技术提供了一种实在的错误校正能力。
在使用交叉存储技术的错误校正系统中,在一般PCM(脉码调制)带式记录器,例如所谓的8毫米数字音频信号VTR(磁带录象机)中,如果藉检测这种系列的字错误指示字仅发现一个错误字存在在P或Q系列中,则这单个错误字被校正。然而,在所有其他情形中,即,当不存在错误字因此不需要校正时,或者当存在二个或多个错误而因此不能校正时,则字错误指示字仅被读出而不进行错误校正处理。于是,当不存在错误字或者当存在二个或多个错误字时,读出字错误指示字所需的时间被浪费掉了。
当使用交叉存储技术时,能被校正的错误字数目增加了,以致通过增加对P和Q系列重复进行的错误校正处理的次数,改善了错误校正能
力。然而,因为错误校正处理可利用的总时间通常被限制在预定的时间间隔内,前述当没有或不能进行错误校正时,为读出字错误指示字所需而浪费的时间,必定要限制在这种有限的时间间隔内能进行校正处理的重复的次数。因此,校正能力的提高就受到限制。
因而,本发明的一个目的是提供这样一种错误校正系统,在此系统中增加了在有限的可利用时间内有效校正处理能重复的次数,从而改进了错误校正的能力。
根据本发明,通常在错误校正系统中,数字数据被变换成错误可校正码结构,该结构包括第一和第二错误校正码,而校正处理由第一和第二错误校正码交替地进行,设置了一存储器用于存储指示在各第一错误校正码系列中存在或不存在一错误的第一系列错误指示字,并且还设置了一存储器用于存储指示在各第二错误校正系列中存在或不存在一错误的第二系列错误指示字,而第一或第二系列错误指示字是在由相应系列的第一或第二错误校正码执行错误校正处理之前从各自的存储器中被读出的,同时对于由各自的第一或第二系列错误指示字指示为没有错误的各系列的校正处理则被省去。
应该知道,在研究中借助指示出在形成各自系列的字中,一错误的存在或不存在的系列错误指示字,有可能省去读出为确定校正处理是否能够或甚至需要进行的字错误指示字。当校正处理重复进行时,待校正的错误字数逐渐减少,以致没有错误的系列数目增加。这样,根据本发明,浪费在存取没有包括错误的系列的字错误指示字的时间急剧地减少,从而增加了在有限时间内能校正的错误字数目。
阅读以下本发明的详细叙述和附图,将会明白本发明的上述的和其他的目的、特点与优点。
图1A是示意说明数据的排列,和其与已使用在记录PCM音频信号中的奇偶系列的关系;
图1B是示意地表示在根据本发明实施例的错误校正装置中,用作存储奇偶系列错误指示字的随机存取存储器(RAM)的容量;
图2是示意说明本发明可应用的数据组;
图3是说明根据本发明实施例的错误校正装置的方框图;以及
图4和5是说明根据本发明实施例的错误校正装置操作的流程图。
以下将叙述本发明一个实施例应用于由一般或标准8毫米VTR记录或复现的PCM音频信号的错误校正。在这种8毫米VTR中,具有8毫米宽度的磁带被绕在有22
°缠绕角的旋转鼓的外部圆周表面上。在这缠绕角内,180°的范围是用作视频信号的记录区,而36°的范围是用作PCM音频信号的记录区。一对旋转磁头附于鼓上,两者之间有180°角距离,而鼓依帧频旋转。旋转磁头倾斜地跨在磁带上,以滑动接触方式移动以便沿着连续的斜线或斜迹走。一个场(field)的视频信号供给旋转磁头之一,以便由此在扫描视频信号记录区同时被记录在各自的磁迹中。在已经以错误校正码编码,和受到适当的时基压缩之后,一个字段的PCM音频信号被加到磁头中的一个,以便由此在扫描PCM信号记录区同时被记录在各自的磁迹中。
在8毫米VTR中,错误校正的编码和译码处理,是以用作一个单元的一个场的PCM音频信号来执行的,例如象在美国专利第4,562,578中详细公开的那样(该专利与本申请有同一个受让人)这种单元包括132个字组,而各组包括数字音频数据W0-W7的8个字和奇偶数据P与Q的二个字。用于误差检测的循环冗余码校验(CRC)码被加于各组的数据上,而各组在其记录之前,另外已经加上如图1A和2上所表示的一组同步信号与一组地址信号。如果第一组的数据从上下文中取出而分别地加以检验,它将呈现为如图2中所示的那样,应当明白,在这第一组之后,将跟着第二组,第三组,……直至第132组,在图1A中从左至右移动。
在图1A中所示的二维或矩阵排列的数据单元中,132组的每一个组包
括8个数据字横向地相继排列,即,在数据单元中有1056个字。在美国国家电视制式委员会(NTSC)系统中一个场的数字音频信号是由各字包括8个位的1056个字组成。因此,适合于控制数据的6个字是与一个场的右和左频道的音频PCM信号一道包括在数据单元中。在图1A中,各组的数据是以垂直列的方式排列,而按照Q,W0,W1,W2,W3,P,W4,W5,W6和W7给出标志的各水平延伸线,是由数据的132字组成。
第一奇偶系列(P系列)是由取自音频数据系列W0-W7的9个字组成,而奇偶系列P在横向14组或15组的这些字之间有一距离,并且包括在这奇偶系列P中的字在图1A上以实心圈作为符号。第二奇偶系列Q,是由图1A中以空心圈作为符号的10个字构成,而这些字取自音频数据系列W0至W7,第一奇偶系列P和第二奇偶系列Q在邻近符号之间有12组的距离。从图1A和2可以明白,第一奇偶系列P希望定位于各自组的中央,而第二奇偶系列Q定位在组的一端。
如上所指出的,各数据字系列W0-W7和各奇偶系列P和Q以图1A的矩阵方式排列在各自的水平线中,在各自的系列中有132个字。所以,P和Q的各码元能用数字n(n=0至131)来标志。
根据本发明,如下文详细叙述的,设有一随机存取存储器(RAM)11,以存储奇偶系列P的1位错误指示字,以及同样地设有一随机存取存储器(RAM)12,以存储奇偶系列Q的1位错误指示字。因为在各奇偶系列P和Q中有132个码元或字,各个系列错误指示字随机存取存储器11和12,如图1B所示,具有132位的容量。
众所周知,在各组中错误的存在或不存在,是由各自的CRC码检测。因为采用简单的奇偶,如果CRC校验确定仅单个错误字在P或Q系列中存在,则单个错误字能被校正。而且,对P和Q系列,重复进行编码或错误校正处理,能改善错误校正能力,为大家所熟知的,就PCM音频信号来说,不能由错误校正码校正的错误数据是的在未校正的错误数据的
以前和以后存在的校正数据的平均值来窜改或置换。
现参阅图3,将看到在说明本发明的实施例中,施加于输入端1的复现的或接收到的PCM数据和奇偶数据,被存储或写入数据RAM2中,由地址产生器3所确定的地址上。在被存储入RAM2之前,这些复现数据受到由CRC算术运算电路(未画出)进行的错误检测,该电路提供指示在各字中是否有一个错误被检测到的1位字错误指示字。字错误指示字被施加于输入端4,且由此被写入字指示字RAM5。数据RAM2具有适合存储一个字段的复现数据的容量,该字段如前面指出的,在各个132组中包括PCM数据的10个字和奇偶数据。因此,数据RAM2具有足够的容量,以存储1320字的数据。另一方面,字指示字RAM5有1320位的容量,以便能存储包括在一个数据字段中的各个字的1位字错误指示字。字错误指示字被写入字指示字RAM5中的地址,也是由地址产生器3确定。存储在数据RAM2中的数据和存储在字指示字RAM5中的字错误指示字,通过转换电路6被施加到校正电路7和计数器8。
为了进行P系列的校正处理,指示构成第一P系列的9个字的9个字错误指示字,从字指示字RAM5中读出,且经过转换电路6传至计数器8。如果仅对应于一个字错误的一个字错误指示字被计数器8检测到,后者使校正电路7校正对应的单个错误字,随后校正过的数据或字被写入数据RAM2代替错误字,而在同时,对应于校正过的错误字的字错误指示字,从字指示字RAM5中被清除。如果检测不到错误字,或者二个或多个错误字在对应于第一P系列的9个字错误指示字中间被检测到或计数到,则不执行校正处理,即,校正电路7是不起校正任何在RAM2中数据的作用。上述运行对于132个P系列的每一个重复进行,并且对于132个Q系列的每一个也是一样。
当计数器8没有检测或计数到错误字时,或者当一个错误字已被校正电路7校正时,校正完成脉冲产生电路9工作,为下面详细叙述的目
的产生一个校正完成脉冲。
设置有一个定时脉冲产生器10,以产生用于控制地址产生器3、转换电路6和校正电路7的工作的适合的定时脉冲。当字错误指示字正从字指示字RAM5被读出,待由计数器8计数时,和当在错误字校正后,在RAM5中的字错误指示字被消除时,转换电路6是被置于图3所示的情形,即,字指示字RAM5由转换电路6连接至校正电路7和计数器8。另一方面,当在数据RAM2中的一个错误字要被一个校正过的字置换时,转换电路6被转换成将RAM2与校正电路7相连接。
如前面指出的,1位P系列错误指示字和1位Q系列错误指示字是存储在P和Q系列指示字RAM11和RAM12中。奇偶系列错误指示字RAM11和RAM12共同被地址产生器13根据来自产生器10的定时脉冲进行编址。如早先指出的,每一个P和Q系列包括132个系列,而各自的1位系列错误指示字被分别地存储在RAM11和RAM12的132个相应的地址中。各个奇偶系列错误指示字可有逻辑电平或数值“1”,以指示在有关的奇偶系列中存在一个错误字,而系列错误指示字有数值“0”,以指示在有关的系列中不存在错误字。所有的系列错误指示字最初被设定在高数值“1”,而当在有关的奇偶系列中不存在错误字时,和当单个错误字已被校正时,各个系列错误指示字被消除或改变为低数值“0”。
转换电路14设置成交替地将P和Q系列错误指示字RAM11和RAM12连接至指示字清除电路15以及指示字鉴别电路或检测器16。指示字清除电路15被连接至产生器9,用以接收来自产生器9的校正完成脉冲,指示字清除电路15响应该校正完成脉冲,起作用将P或Q系列的没有错误的有关系列的指示字清除或回到“0”。换言之,其中错误字被电路7校正的P或Q系列的P或Q系列错误指示字被清除至“0”。指示字鉴别电路16分别地鉴定在RAM11或RAM12中编址的P或Q系列错误指示字是“0”还是“1”,而定时脉冲产生器10是根据这检测或鉴别被激励。
如图3所示,转换电路14的转换操作,也是由来自定时脉冲产生器10的定时脉冲控制的。最后,P和Q系列错误指示字RAM11和RAM12适合于接收例如来自一适合的P、Q译码电路(未画出)的在输入端17和18上的相应的系列错误指示字。应当懂得,在Q系列校正期间,Q系列错误指示字RAM12由转换电路14以图示的情形,连接至指示字清除电路15和指示字鉴别电路16。另一方面,在P系列校正期间,转换电路14被转换成将P系列错误指示字RAM11连接至电路15和电路16。
在本发明应用于8毫米VTR时,有二套数据RAM2、错误字指示字RAM5、P系列错误指示字RAM11和Q系列错误指示字RAM12,用于处理交替的场的PCM信号。因此,在一个该PCM信号正被写入上述一套中,而且在其上正进行错误校正操作的场期间,以前校正的PCM信号和字错误指示字正从另一套中被读出。
上述本发明实施例中的错误校正,将参照图4和5中的流程图来叙述。第一校正处理在图4中说明,而就P系列中的一个例子来作叙述。
在步骤(1)中,P系列的132个系列的数n被预置为“0”。在步骤(2)中,由n=0给以标志的、构成P系列的9个字的字错误指示字,从字错误指示字RAM5读出。在步骤(3)中,由计数器8确定,由n=0给以标志的构成P系列的9个字中间是否没有错误字。当然,在步骤(2)和(3)期间,转换电路6保持在图3所示的位置上,用以连接字错误指示字RAM5和计数器8。如果图4中对判定框(3)的答案是“否”即,在对应于由n=0给以标志的P系列的9个字错误指示字中间被计数器8计数出有一个或多个错误字,然后程序移至步骤(4),在这步骤中决定是否只有一个错误字。
另一方面,如果对判定框(3)的答案是“是”,即,由n=0给以标志的构成P系列的9个数据字中间,如果没有检测到错误时,则程序跳至步骤(6),在这步骤中,校正完成脉冲产生器9,使指示字清除电路15清
除存储在P系列错误指示字RAM11中、在由n=0给以标志的P系列的地址中的系列错误指示字。当然,在这种清除系列错误指示字的时候,转换电路14被转换至将RAM11与指示字清除电路15相连接。
如果对判定框(4)的答案是“是”,即,如果在步骤(4)中检测到一个错误字,这种错误字在步骤(5)中被校正,而然后程序前进至步骤(6),在这步骤中产生器9提供一校正完成脉冲,以使指示字清除电路15去清除在RAM11中对应于由n=0给以标志的P系列的地址中的系列错误指示字。当然,在这种校正一个错误字期间,转换电路6被转换至将数据RAM2与校正电路7相连接。
另一方面,如果对判定框(4)的答案是“否”,即,在由n=0给以标志的构成P系列的9个数据字中间,如果已被检测到二个或多个错误字时,则校正处理不或不能进行,即,程序从步骤(4)跳越至步骤( ),在这一步骤(7)中P系列数n增加(+1),即,为n=1。类似地在由n=0给以标志的P系列的系列错误指示字被清除的步骤(6)完成时,程序也移至步骤(7),在这步骤中,P系列的标志数n被增加。程序从步骤(7)移至步骤(8),在这步骤(8)中,确定P系列的132个系列的第一校正处理是否都已经进行。换言之,步骤(8)确定是否n=132。如果发现n=132,则P系列的第一校正处理操作被终止。然而,在步骤(8)中如果发现n小于132,则程序返回至步骤(2)。在对P系列已经完成第一校正处理之后,对于Q系列也同样地执行第一校正处理。
如前指出的,关于P系列和Q系列的校正处理操作,是要求重复的。现在将参照图5对第二和各接着的校正处理操作进行叙述,图5中对应于上述参照图4的步骤,是用相同的参考数字标志的。并再一次参照P系列中的一例子,对图5中说明的校正处理操作作具体的叙述。
在第二或其后的校正处理操作中,标志P系列的系列的数n,在步骤(1)中最初被设定为n=0。然后,将转换电路14转换至将RAM11与指示
字鉴别或检测电路16相连接,程序前进至步骤(9),在该步骤中,存储在n=0的地址中的1位P系列错误指示字,从RAM11中读出。在步骤(10)中,指示字鉴别电路16检测从RAM11中读出的P系列错误指示字是否是“1”,即,一个错误字是否被包括在数据的9个字中,该数据构成由n=0标志的P系列的系列。如果判定框(10)的答案是“是”,即,如果从RAM11读出的P系列错误指示字是“1”,则程序从步骤(10)移至步骤(2),在这步骤中指示字鉴别电路16起动定时脉冲产生器10,使对应于构成由n=0标志的P系列的系列的数据字的字错误指示字从RAM5读出。在下一个步骤(4)中,计数器8鉴定从RAM5读出的字错误指示字,是否在组成P系列的9个字中间存在一个错误字。如果在被考虑的P系列中仅有一个错误字被检测到,程序移至步骤(5),在这步骤中,单个错误字被校正电路7校正,此后,校正完成脉冲产生器9和指示字清除电路15操作,将存储在RAM11中对应于由n=0标志的P系列的地址中的系列错误指示字清除至“0”。如果有二个或多个错误字在步骤(4)中被计数器8检测到,则省去错误校正步骤(5)和系列错误指示字清除步骤(6),从而程序前进至步骤(7)。同样地如果从RAM11中对应于n=0的地址中读出的1位P系列错误指示字是“0”,即,如果在步骤(10)中检测到的系列错误指示字不是“1”,由此可以得出在构成被考虑的P系列的9个数据字中不存在错误字,则程序跳越步骤(2)、(4)、(5)和(6),而直接前进至步骤(7)。在步骤(7)中,标志被考虑的P系列的系列的数n增加1,然后程序前进至步骤(8),在这步骤中,鉴定是否n=132。如果n是小于132,则程序返回至步骤(9),反之,如果n=132,则程序被终止。换言之,对于各个P系列,在图5中所说明的第二或其后的校正处理操作是重复进行的。对于Q系列,同样进行第二和接着的校正处理操作。
应该知道,根据本发明的错误校正,不限于已由交叉存储技术变换成错误可校正码结构的数字数据,而是能同样地应用于以垂直和水平方
向的两维数据排列方式,进行错误校正编码处理的乘积码。此外,所用的错误校正码不限于叙述过的例子中使用的简单奇偶码,然而其他的码,例如,里德-所罗门码(Reed-Solomon Code)或类似的码也能使用。
应该理解,在根据本发明的校正错误中,通过用二个或多个校正系列,和对每一个系列重复进行校正处理的方法中,对任何这种没有错误的系列,校正处理被省去。因此,对于每个系列在规定时间内所能完成的校正处理的重复数目,和一般的错误校正系统比起来可以增加,在一般的错误校正系统中,对于不包含错误的诸系列,校正处理也是同样的进行的。
已经叙述了本发明的说明性实施例,应该明白,本发明不限于该一明确的实施例,本技术领域的专业人员,在不偏离所附权利要求限定的本发明的精神和范围的条件下,能对其中的内容作出各种改变和改进。
Claims (6)
1、一种用于校正在接收到的具有奇偶系列和CRC码的数字数据信号中的错误的装置,它包括:
字错误指示字存储器装置,用于存储根据被包括在所说接收到的数字信号中的CRC码产生的字错误指示字;
计数装置,用于确定从所说字错误指示字存储器装置读出的、表示错误字的所说字错误指示字有多少;
当从所说字错误指示字存储器装置读出的所说字错误指示字中仅有一个表示一个错误字时,用于校正包括在预定奇偶系列的所说接收到的数字信号中的错误的装置;
其特征在于,该用于校正在接收到的具有奇偶系列和CRC码的数字数据信号中的错误装置还包括:
奇偶系列错误指示字存储器装置,用于存储所说接收到的数字信号的所说预定奇偶系列的系列错误指示字,
用于从所说字错误指示字存储器装置中,读出所说预定奇偶系列的所说字错误指示字的装置,以及
用于从所说奇偶系列错误指示字存储器装置清除错误已校正的系列的系列错误指示字的装置。
2、根据权利要求1所述的装置,其特征在于,还包括指示字鉴别装置,用于检验存储在所说奇偶系列错误指示字存储器装置中的系列错误指示字;并且当检验的系列错误指示字显示没有错误时进行工作,以检验下一个系列错误指示字,而不从所说字错误指示字存储器装置读出对应的字错误指示字。
3、一种用于校正在接收到的具有奇偶系列和CRC码的数字数据信号中的错误的方法,其特征在于该方法包括下列步骤:
存储根据包括在所说接收到的数字信号中的CRC码产生的字错误指示字;
存储接收到的数字信号的预定的奇偶系列的系列错误指示字;
读出存储的所说预定奇偶系列的字错误指示字;
确定被读出的表示错误字的所说字错误指示字有多少;
当仅有一个错误字由被读出的字错误指示字表示时,校正包括在所说预定奇偶系列的接收到的数字信号中的错误;
清除对应于错误已校正系列的存储的系列错误指示字。
4、根据权利要求3所述的方法,其特征在于,还包括下列步骤:
检验存储的系列错误指示字中的一个,以及当检验的系列错误指示字显示在任何对应的字中没有错误时,检验下一个系列错误指示字而不读出存储的字错误指示字。
5、根据权利要求3所述的方法,其特征在于,其中所有的所说系列错误指示字是在错误校正操作的开始设定在所说接收到的数字数据的预定总数上的。
6、根据权利要求3所述的方法,其特征在于,还包括当被读出的字错误指示字表示没有字错误时,也清除对应的系列错误指示字。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61019676A JPS62177768A (ja) | 1986-01-31 | 1986-01-31 | エラ−訂正装置 |
JPP019676/86 | 1986-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN87100569A CN87100569A (zh) | 1987-08-12 |
CN1006337B true CN1006337B (zh) | 1990-01-03 |
Family
ID=12005834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN87100569A Expired CN1006337B (zh) | 1986-01-31 | 1987-02-02 | 数字数据的错误校正的方法和装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US4796261A (zh) |
EP (1) | EP0232133B1 (zh) |
JP (1) | JPS62177768A (zh) |
KR (1) | KR950007947B1 (zh) |
CN (1) | CN1006337B (zh) |
AT (1) | ATE93340T1 (zh) |
AU (1) | AU594422B2 (zh) |
BR (1) | BR8700426A (zh) |
CA (1) | CA1275326C (zh) |
DE (1) | DE3787034T2 (zh) |
ES (1) | ES2042545T3 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876616A (en) * | 1987-07-22 | 1989-10-24 | Sony Corporation | Apparatus for reproducing a digital signal |
JP2692085B2 (ja) * | 1987-08-31 | 1997-12-17 | ソニー株式会社 | エラー訂正方法 |
JPH02148127A (ja) * | 1988-11-29 | 1990-06-07 | Hitachi Ltd | 磁気ディスク制御装置 |
JP2832024B2 (ja) * | 1989-03-18 | 1998-12-02 | キヤノン株式会社 | 符号伝送方法 |
JP2722647B2 (ja) * | 1989-04-11 | 1998-03-04 | 富士通株式会社 | 磁気テープ制御装置 |
JP3153995B2 (ja) * | 1989-07-29 | 2001-04-09 | ソニー株式会社 | 復号装置 |
JPH0447569A (ja) * | 1990-06-15 | 1992-02-17 | Canon Inc | ディジタル記録再生装置 |
DE69223694T2 (de) * | 1991-07-18 | 1998-04-23 | Canon Kk | Kodierungs- und Dekodierungssystem zur Fehlerkorrektur |
DE69325415T2 (de) * | 1992-05-18 | 1999-11-25 | Canon K.K., Tokio/Tokyo | Datenverarbeitungsvorrichtung |
JP3318841B2 (ja) * | 1992-08-20 | 2002-08-26 | ソニー株式会社 | 再生装置および再生方法 |
JPH06290553A (ja) * | 1993-04-02 | 1994-10-18 | Sony Corp | 記録再生装置 |
JPH11339402A (ja) * | 1998-05-28 | 1999-12-10 | Sanyo Electric Co Ltd | 符号誤り訂正検出装置 |
US6327691B1 (en) | 1999-02-12 | 2001-12-04 | Sony Corporation | System and method for computing and encoding error detection sequences |
FR2812116A1 (fr) * | 2000-07-19 | 2002-01-25 | Schlumberger Systems & Service | Procede et dispositif d'inscription securisee de donnees dans une memoire reinscriptible |
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
US7243296B2 (en) * | 2002-06-21 | 2007-07-10 | Thomson Licensing | Method of forward error correction |
FR2861517B1 (fr) * | 2003-10-23 | 2006-01-27 | Thomson Licensing Sa | Methode de reconstruction de paquets perdus et appareils implementant la methode |
US7783954B2 (en) * | 2006-09-11 | 2010-08-24 | Globalfoundries Inc. | System for controlling high-speed bidirectional communication |
US8839053B2 (en) | 2010-05-27 | 2014-09-16 | Microsoft Corporation | Error correcting pointers for non-volatile storage |
US9032244B2 (en) | 2012-11-16 | 2015-05-12 | Microsoft Technology Licensing, Llc | Memory segment remapping to address fragmentation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710558A (en) * | 1980-06-20 | 1982-01-20 | Sony Corp | Error correcting method |
CA1161565A (en) * | 1980-06-20 | 1984-01-31 | Yoichiro Sako | Method of error correction |
JPS58123253A (ja) * | 1982-01-19 | 1983-07-22 | Sony Corp | エラ−訂正装置 |
JPS58198935A (ja) * | 1982-05-15 | 1983-11-19 | Sony Corp | デ−タ伝送方法 |
JPS605474A (ja) * | 1983-06-23 | 1985-01-12 | Nec Home Electronics Ltd | Pcm記録再生装置のデコ−ダのram入力回路 |
JPS6052964A (ja) * | 1983-09-02 | 1985-03-26 | Matsushita Electric Ind Co Ltd | 誤り訂正方法 |
US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
JPH0812612B2 (ja) * | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
NL8400630A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting. |
JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
-
1986
- 1986-01-31 JP JP61019676A patent/JPS62177768A/ja active Pending
-
1987
- 1987-01-22 US US07/005,786 patent/US4796261A/en not_active Expired - Lifetime
- 1987-01-26 CA CA000528110A patent/CA1275326C/en not_active Expired - Lifetime
- 1987-01-29 EP EP87300783A patent/EP0232133B1/en not_active Expired - Lifetime
- 1987-01-29 ES ES87300783T patent/ES2042545T3/es not_active Expired - Lifetime
- 1987-01-29 DE DE87300783T patent/DE3787034T2/de not_active Expired - Fee Related
- 1987-01-29 AT AT87300783T patent/ATE93340T1/de not_active IP Right Cessation
- 1987-01-30 BR BR8700426A patent/BR8700426A/pt not_active IP Right Cessation
- 1987-01-30 AU AU68163/87A patent/AU594422B2/en not_active Ceased
- 1987-01-30 KR KR1019870000724A patent/KR950007947B1/ko not_active IP Right Cessation
- 1987-02-02 CN CN87100569A patent/CN1006337B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ES2042545T3 (es) | 1993-12-16 |
DE3787034D1 (de) | 1993-09-23 |
US4796261A (en) | 1989-01-03 |
EP0232133A3 (en) | 1988-11-02 |
CN87100569A (zh) | 1987-08-12 |
JPS62177768A (ja) | 1987-08-04 |
ATE93340T1 (de) | 1993-09-15 |
KR870007502A (ko) | 1987-08-19 |
KR950007947B1 (ko) | 1995-07-21 |
AU594422B2 (en) | 1990-03-08 |
DE3787034T2 (de) | 1994-01-05 |
BR8700426A (pt) | 1987-12-15 |
EP0232133A2 (en) | 1987-08-12 |
AU6816387A (en) | 1987-08-06 |
CA1275326C (en) | 1990-10-16 |
EP0232133B1 (en) | 1993-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1006337B (zh) | 数字数据的错误校正的方法和装置 | |
EP0094671B1 (en) | Method for data transmission | |
CA1291812C (en) | Encoding method and apparatus for recording data with an identification code and an error check code | |
US5371745A (en) | Error correction apparatus for reproducing data multi-encoded with error correcting code | |
EP0223255B1 (en) | Method and apparatus for correcting errors in digital audio signals | |
US4726028A (en) | Method for error detection and error correction | |
EP0317197B1 (en) | Error detection and correction method | |
KR0139413B1 (ko) | 에러 정정 부호화 장치 | |
CN1048573C (zh) | 纠错电路 | |
EP0146637B1 (en) | Method of detecting error | |
CA1322406C (en) | Apparatus for reproducing a digital signal | |
JPH0634313B2 (ja) | エラ−訂正方法 | |
EP0411835B1 (en) | Decoder apparatus | |
JPH07109697B2 (ja) | エラー訂正符号化装置 | |
JP2730892B2 (ja) | ディスク記録方法 | |
JPH043525A (ja) | 符号誤り訂正装置 | |
JP2605267B2 (ja) | デイジタルデータ記録装置 | |
JPH056631A (ja) | 符号誤り訂正装置 | |
JPS63175272A (ja) | デイジタル再生装置のエラ−フラグ制御回路 | |
JPH0760572B2 (ja) | デ−タの誤り訂正方法 | |
JPS61219222A (ja) | 誤り訂正符号の復号方法 | |
JPS60256989A (ja) | 誤り訂正装置 | |
JPH07107780B2 (ja) | デ−タの誤り訂正方法 | |
JPH0563862B2 (zh) | ||
JPS61227273A (ja) | 誤り訂正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |