CN100594593C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100594593C CN100594593C CN200810002749A CN200810002749A CN100594593C CN 100594593 C CN100594593 C CN 100594593C CN 200810002749 A CN200810002749 A CN 200810002749A CN 200810002749 A CN200810002749 A CN 200810002749A CN 100594593 C CN100594593 C CN 100594593C
- Authority
- CN
- China
- Prior art keywords
- substrate
- epitaxial loayer
- layer
- grid
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 41
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 41
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 83
- 238000005516 engineering process Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000002800 charge carrier Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000012876 topography Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000000407 epitaxy Methods 0.000 description 44
- 230000002950 deficient Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910005793 GeO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法。本发明更具体地公开一种制造晶体管的方法，所述方法包括：在衬底上形成栅极以形成第一所得结构，在所述栅极的第一侧壁和第二侧壁形成栅极间隔物，蚀刻邻近所述栅极间隔物的所述衬底的部分以在衬底的源极区/漏极区形成凹陷，形成包含锗的第一外延层以填充所述凹陷，和进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第一外延SiGe层的锗浓度更高的锗浓度，由此形成第二所得结构。
Description
相关申请的交叉引用
本申请要求2007年6月26日提交的韩国专利申请No.10-2007-0062779的优先权，其全部通过引用并入本文。
技术领域
本发明涉及一种半导体器件，并更具体地涉及在半导体器件中的晶体管及其制造方法。
背景技术
随着半导体器件变得高度集成，制造能确保高的电流驱动能力同时保持在窄区域内沟道长度的裕度的晶体管变得日益重要。尤其是必须制造高速产品以确保高的电流驱动能力。
根据现有技术，为了确保高的电流驱动能力，已经采用了按比例变化栅极绝缘层厚度的方法。然而，在高度集成的半导体器件中，等效氧化物厚度(EOT)小于2nm，因此在栅极介电层中发生电流泄漏。因此，这种方法在确保高电流驱动能力中具有限制。
为了克服这样的限制，近来提出了能够增加载流子迁移性的技术。例如，美国专利No.6,861,318公开了通过对形成在栅极下的沟道区施加应力以增加载流子迁移性来改善导通电流的方法。此后，将参照图1更详细地描述该方法。
图1举例说明了根据现有技术在半导体器件中制造晶体管的方法的横截面图。参照图1，将描述PMOS晶体管作为一个例子。
如图1所示，在衬底10上形成隔离层11以隔离衬底10的有源区。一般地，衬底10包含硅。然后，在衬底10上形成包括栅极绝缘层12、栅电极13和栅极硬掩模14的栅极100。
在含有栅极100的所得结构上形成用于栅极间隔物的绝缘层之后，蚀刻绝缘层的整个表面以在栅极100的两个侧壁上形成栅极间隔物15。在用栅极100和栅极间隔物15作为蚀刻阻挡蚀刻衬底10以在衬底10的源极区/漏极区形成凹陷16，形成外延SiGe层17以填充凹陷16。
以这样的方式制造晶体管的情况下，由于包含硅的衬底10的晶格常数和外延SiGe层17的晶格常数的差异而施加应力至沟道区18，使得载流子的迁移性增大。由于外延SiGe层17具有比衬底10的晶格常数更大的晶格常数，所以压缩应力施加至沟道区18以增加空穴迁移性。尤其是，随着外延SiGe层17中含有的锗的摩尔份数的增加，外延SiGe层17的晶格常数进一步增加。然而，上述制造晶体管的方法具有如下的问题。
第一，由于衬底10的晶格常数和外延SiGe层17的晶格常数之间的差异而施加至沟道区18的应力，随着栅极间隔物15宽度的增加而快速降低(参考文献：K.Ota等，“具有用于45nm的更小布局依赖性的可按比例变化的eSiGe S/D技术(Scalable eSiGe S/D Technology with less layoutdependence for 45nm)，VLSI 2006”)。也就是，由于施加于沟道区域18的应力根据栅极间隔物15的宽度变化，所以难以基于载流子的迁移性来合适调节导通电流的程度。
另外，为了增加施加于沟道区18的应力以增加载流子的迁移性，优选增加衬底10的晶格常数和外延SiGe层17的晶格常数之间的差异。为此，应增加包含于外延SiGe层17中的锗的摩尔份数。然而，如果包含于外延SiGe层17中的锗的摩尔份数增加至超过一定水平(例如，摩尔份数0.2)，在外延SiGe层17内可能发生缺陷例如位错。此缺陷可导致电流泄漏。
发明内容
本发明的实施方案涉及在半导体器件中的晶体管及其制造方法，使得导通电流得到改善。根据本发明的实施方案，以不发生缺陷的方式形成具有低锗(Ge)浓度的外延SiGe层。然后，通过高温氧化工艺在衬底和具有低锗浓度的外延SiGe层之间的界面层上形成具有高锗浓度的外延SiGe层，使得载流子的迁移性增加，同时降低了缺陷的发生和栅极间隔物宽度的影响，得到改善的导通电流。
根据本发明的一个方面，提供了制造晶体管的方法，所述方法包括：在衬底上形成栅极以形成第一所得结构，在所述栅极的第一侧壁和第二侧壁形成栅极间隔物，蚀刻邻近所述栅极间隔物的所述衬底的部分以在所述衬底的源极/漏极区中形成凹陷，形成包含锗的第一外延层以填充所述凹陷，和进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第一外延SiGe层的锗浓度更高的锗浓度，由此形成第二所得结构。
根据本发明的另一个方面，提供了半导体器件，所述半导体器件包括衬底、形成在所述衬底上的栅极、提供在所述栅极的第一侧壁和第二侧壁的栅极间隔物，和在邻近所述栅极间隔物的所述衬底中形成的源极区/漏极区，其中所述源极区/栅极区包括含有Ge的第一外延层和第二外延层，其中形成在所述第一外延层和所述衬底之间的界面层上的所述第二外延层具有比所述第一外延层的锗浓度更高的锗浓度。
附图说明
图1举例说明了根据现有技术在半导体器件中制造晶体管的方法的横截面图。
图2A至2H举例说明了根据本发明一个实施方案在半导体器件中制造晶体管的方法的横截面图。
图3举例说明了相对于图2F的外延SiGe层的高温氧化工艺。
具体实施方式
此后，将参照附图详述根据本发明的半导体存储器件。
如图2A所示，根据本发明的一个实施方案，通过浅沟槽隔离(STI)工艺在衬底20上形成隔离层21以隔离所述衬底20的有源区。所述衬底20包含硅晶片，在该晶片中在[110]方向上形成平坦区或凹槽(例如V形槽)，并且所述硅晶片在[100]方向具有表面。相对于在[100]方向具有表面的衬底20，沟道的载流子的方向平行于方向[110]。然而，本发明的实施方案不限于此。也可以将绝缘体上硅(SOI)衬底用作衬底20。
然后，通过使用常规方法，在衬底20上形成包含栅极绝缘层22、栅电极23和栅极硬掩膜24的栅极200。所述栅电极23可使用多晶硅层。另外，所述栅电极23也可以使用多晶硅层与金属层的叠层结构或多晶硅层与金属硅化物层的叠层结构。
然后，进行栅极再氧化工艺以防止在用于形成栅极200的蚀刻过程期间发生损伤。
虽然附图中未显示，通过使用栅极200作为掩膜，进行低浓度离子注入工艺以在栅极200两侧的衬底20中形成源极区/漏极区。这是为了降低晶体管的短沟道效应。
此后，在包括栅极200的所得结构的表面外形上形成蚀刻停止层25。在随后的用于形成栅极间隔物的蚀刻过程期间，所述蚀刻停止层25防止衬底20的损伤。虽然所述蚀刻停止层25可包含氮化物层，但是如果情况不需要的话，那么不必形成蚀刻停止层25。
如图2B所示，在蚀刻停止层25上沉积用于栅极间隔物的绝缘层26。为了确保与蚀刻停止层25的蚀刻选择性，所述绝缘层26可包含氧化物层。
如图2C所示，蚀刻绝缘层26的整个表面直至暴露出蚀刻停止层25，由此在栅极200的两个侧壁形成栅极间隔物26A。
如图2D所示，除去相应于栅极间隔物26A两侧的蚀刻停止层25，然后蚀刻衬底20以在衬底20的源极区/漏极区内形成凹陷27。可以通过湿蚀刻工艺蚀刻衬底20以形成凹陷27，其中所述湿蚀刻工艺在相对于构成栅极间隔物26A的氧化物的高蚀刻选择性的条件下表现出各向同性的特性。通过所述工艺形成的凹陷27可具有100nm或更小的深度。
如图2E所示，形成第一外延SiGe层28以填充凹陷27。包含于第一外延SiGe层28中的锗应具有使得不发生缺陷例如位错的低浓度。第一外延SiGe层28可具有低于0.2的锗浓度(例如，摩尔份数)。第一外延SiGe层28可具有大于凹陷27的深度的厚度，也就是说，第一外延SiGe层28的一部分可以突出在衬底20的表面上。可以使用选自HCl、Cl2、二氯硅烷(DCS)、SiH4、及其组合中的基础气体来形成具有这样的低锗浓度的第一外延SiGe层28。当形成第一外延SiGe层28时，衬底20可具有低于750℃的温度。为了降低衬底20的温度，在形成第一外延SiGe层28之前也可以在H2气氛下另外进行预焙烘工艺。然后，在第一外延SiGe层28上掺杂硼。硼可具有约5×1019原子/cm3至约5×1020原子/cm3的掺杂浓度。为了防止掺杂的硼通过随后的热处理过程扩散进入衬底20，在掺杂硼之前，也可另外形成厚度约10nm的未掺杂的SiGe层(未显示)。
如图2F所示，进行高温氧化工艺。结果，与衬底20接触的第一外延SiGe层28的部分转变为具有比第一外延SiGe层28的锗浓度更高锗浓度的第二外延SiGe层28A。也就是说，在衬底20和第一外延SiGe层28之间的界面表面上形成具有高锗浓度的第二外延SiGe层28A。同时，突出在衬底20的表面的第一外延SiGe层28的上部变为SiO2层28B。将参照图3更详细地描述此过程。
参照图3中的A，在硅衬底30上形成外延SiGe层31。所述外延SiGe层31的锗的摩尔份数小于0.2。也就是说，在外延Si1-xGex层中，X具有小于0.2的值。然后，相对于所得结构进行高温氧化工艺。此时，建立以下的关系式。
<关系式>
Si+O2→SiO2(ΔG＝-732kJ/mol)
锗+O2→GeO2(ΔG＝-376kJ/mol)
GeO2+Si→SiO2+锗(ΔG＝-365kJ/mol)
参照所述化学方程式，由于吉布斯能的差异(ΔG)，当GeO2与Si反应时，形成SiO2并生成锗。所生成的锗扩散进入未反应的SiGe层以增加所述SiGe层的锗含量。
相应地，如图3中B所示，外延SiGe层31的上部转化为SiO2层31B，并且外延SiGe层31的下部(即，与硅衬底接触的部分)转化为由于Ge的扩散而具有高锗浓度的外延SiGe层31A。也就是说，在所述外延Si1-xGex层中，X具有大于0.2的值。
换句话说，具有低锗浓度(例如，小于0.2的摩尔份数)的外延SiGe层31通过高温氧化工艺转化，由此形成其中具有高锗浓度(例如，大于0.2的摩尔份数)的外延SiGe层31A、具有低锗浓度(例如，小于0.2的摩尔份数)的外延SiGe层31、和SiO2层31B依次层叠在硅衬底上的结构。
可在约500℃或更高的温度下的O2或H2O气氛中进行如上所述的高温氧化工艺。
如图2G中所示，通过湿蚀刻工艺除去SiO2层28B。如上所述，由于具有高锗浓度的第二外延SiGe层28A可以通过图2E至2G的过程形成在衬底20和第一外延SiGe层28之间的界面层上，所以可以增加施加于沟道区29的应力同时降低缺陷的发生和栅极间隔物宽度的影响。因此，可增加载流子的迁移性从而可改善导通电流。
如图2H所示，在随后的定位塞(landing plug)接触过程期间为了避免短路，可在所得结构上另外形成氮化物层30、层间绝缘层31等作为蚀刻保护层。
虽然已经为了举例说明的目的描述了本发明的实施方案，本领域的技术人员可理解各种变化、添加和替代是可能的，而没有背离如在随后的权利要求中公开的本发明的范围和精神。
例如，尽管本发明应用于PMOS晶体管，但其不限于此。其也可应用于使用具有拉伸应力的氮化物层作为栅极间隔物而形成的NMOS晶体管。
根据如上所述的在半导体器件中的晶体管及其制造方法，形成其锗浓度低至使得不发生缺陷的程度的外延SiGe层，然后通过高温氧化工艺在衬底和具有低锗浓度的外延SiGe层之间的界面层上形成具有高锗浓度的外延SiGe层，从而可以增加载流子的迁移性，同时降低缺陷的发生和栅极间隔物宽度的影响，得到改善的导通电流。
虽然关于具体实施方案描述了本发明，但是本发明的上述实施方案是举例说明性的而不是限制性的。对于本领域的技术人员显而易见的是，不背离如在权利要求中所限定的本发明的精神和范围可以容易地进行各种变化和改变。
Claims (27)
1.一种制造晶体管的方法，所述方法包括：
在衬底上形成栅极以形成第一所得结构；
在所述栅极的第一侧壁和第二侧壁形成栅极间隔物；
蚀刻邻近所述栅极间隔物的所述衬底的部分以在所述衬底的源极区/漏极区中形成凹陷；
形成包含锗的第一外延层以填充所述凹陷；和
进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面处形成包含锗的第二外延层，所述第二外延层具有比所述第一外延层的锗浓度高的锗浓度，由此形成第二所得结构，
其中所述第一外延层具有比所述凹陷的深度更大的厚度。
2.根据权利要求1所述的方法，其中所述衬底包括硅衬底。
3.根据权利要求1所述的方法，其中所述衬底包括绝缘体上硅(SOI)衬底。
4.根据权利要求2所述的方法，其中所述衬底包含具有方向[110]的凹槽或平坦区和具有方向[100]的表面。
5.根据权利要求4所述的方法，其中在所述栅极下的所述衬底中形成的沟道包括具有平行于[110]的方向的载流子。
6.根据权利要求1所述的方法，在形成所述栅极后还包括：
进行栅极再氧化工艺；和
通过离子注入工艺在所述栅极的第一侧和第二侧的所述衬底中形成源极扩展区/漏极扩展区。
7.根据权利要求1所述的方法，还包括在形成所述栅极之后在所述第一所得结构的表面外形上形成蚀刻停止层。
8.根据权利要求7所述的方法，其中所述蚀刻停止层包括氮化物层。
9.根据权利要求1所述的方法，其中所述栅极间隔物包括氧化物层。
10.根据权利要求1所述的方法，其中使用蚀刻所述衬底比蚀刻所述栅极间隔物快的蚀刻工艺来形成所述凹陷。
11.根据权利要求1所述的方法，其中使用湿蚀刻工艺形成所述凹陷。
12.根据权利要求1所述的方法，其中所述凹陷具有100nm或更小的深度。
13.根据权利要求1所述的方法，其中包含于所述第一外延层中的锗的摩尔份数小于0.2。
14.根据权利要求1所述的方法，其中所述第一外延层是SiGe层。
15.根据权利要求1所述的方法，其中通过使用选自HCl、Cl2、二氯硅烷(DCS)和SiH4中的一种及其组合作为基础气体来形成所述第一外延层。
16.根据权利要求1所述的方法，其中在其中所述衬底具有750摄氏度或更低温度的状态下形成所述第一外延层。
17.根据权利要求1所述的方法，还包括在形成所述第一外延层之前，在H2气氛下进行预焙烘工艺。
18.根据权利要求1所述的方法，还色括在形成所述第一外延层之后在所述第一外延层中掺杂硼。
19.根据权利要求18所述的方法，其中所掺杂的硼具有5×1019原子/cm3至5×1020原子/cm3的浓度。
20.根据权利要求18所述的方法，还包括在所述第一外延层中掺杂硼之前形成未掺杂的SiGe层。
21.根据权利要求13所述的方法，其中包含于所述第二外延层中的锗的摩尔份数大于0.2。
22.根据权利要求1所述的方法，其中在500摄氏度或更高的温度下进行所述高温氧化工艺。
23.根据权利要求22所述的方法，其中在包含O2或H2O或二者的气氛中进行所述高温氧化工艺。
24.根据权利要求1所述的方法，其中在形成所述第二外延层时，所述第一外延层的上部被转化为氧化物层。
25.根据权利要求24所述的方法，还包括在形成所述第二外延层之后除去所述氧化物层。
26.根据权利要求25所述的方法，其中通过使用湿蚀刻工艺除去所述氧化物层。
27.根据权利要求1所述的方法，在形成所述第二外延层后还包括：
在所述第二所得结构上形成蚀刻保护层；和
在所述蚀刻保护层上形成层间绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070062779 | 2007-06-26 | ||
| KR1020070062779A KR100844933B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101335207A CN101335207A (zh) | 2008-12-31 |
| CN100594593C true CN100594593C (zh) | 2010-03-17 |
Family
ID=39824108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810002749A Expired - Fee Related CN100594593C (zh) | 2007-06-26 | 2008-01-16 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7687357B2 (zh) |
| KR (1) | KR100844933B1 (zh) |
| CN (1) | CN100594593C (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101369907B1 (ko) | 2007-10-31 | 2014-03-04 | 주성엔지니어링(주) | 트랜지스터 및 그 제조 방법 |
| KR100971414B1 (ko) * | 2008-04-18 | 2010-07-21 | 주식회사 하이닉스반도체 | 스트레인드 채널을 갖는 반도체 소자 및 그 제조방법 |
| US8623728B2 (en) * | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
| US8368147B2 (en) * | 2010-04-16 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained semiconductor device with recessed channel |
| US8877646B2 (en) * | 2010-04-19 | 2014-11-04 | Hewlett-Packard Development Company, L.P. | Film stacks and methods thereof |
| KR20120023968A (ko) * | 2010-09-03 | 2012-03-14 | 삼성전자주식회사 | 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법 |
| CN102856259A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN102931082B (zh) * | 2011-08-10 | 2015-04-22 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US8853035B2 (en) | 2011-10-05 | 2014-10-07 | International Business Machines Corporation | Tucked active region without dummy poly for performance boost and variation reduction |
| CN103165448B (zh) * | 2011-12-08 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN103165464B (zh) * | 2011-12-19 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 采用e-SiGe的PMOS制造方法 |
| FR2986369B1 (fr) * | 2012-01-30 | 2016-12-02 | Commissariat Energie Atomique | Procede pour contraindre un motif mince et procede de fabrication de transistor integrant ledit procede |
| CN102655112B (zh) * | 2012-04-18 | 2014-08-06 | 北京大学 | 实现锗基mos器件有源区之间隔离的方法 |
| CN103578994B (zh) * | 2012-07-26 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US8900958B2 (en) * | 2012-12-19 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxial formation mechanisms of source and drain regions |
| CN104867821B (zh) * | 2014-02-25 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 减少锗硅源漏区外延工艺中的颗粒缺陷的方法 |
| CN105304481A (zh) * | 2014-06-10 | 2016-02-03 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN105206530A (zh) * | 2014-06-27 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN104332389A (zh) * | 2014-08-20 | 2015-02-04 | 上海集成电路研发中心有限公司 | 一种高锗浓度锗硅沟道的制备方法 |
| US9502412B2 (en) | 2014-09-19 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device structure with gate spacer having protruding bottom portion and method for forming the same |
| CN104392930A (zh) * | 2014-11-26 | 2015-03-04 | 上海华力微电子有限公司 | 嵌入式锗硅器件的制作方法 |
| US9812570B2 (en) * | 2015-06-30 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9691901B2 (en) * | 2015-10-02 | 2017-06-27 | United Microelectronics Corp. | Semiconductor device |
| US10141426B2 (en) * | 2016-02-08 | 2018-11-27 | International Business Macahines Corporation | Vertical transistor device |
| CA2960261A1 (en) * | 2016-03-08 | 2017-09-08 | Imex Sourcing Inc. | Improved tooth and toothholder for industrial mulching apparatus |
| KR20220020715A (ko) | 2020-08-12 | 2022-02-21 | 삼성전자주식회사 | 집적회로 소자 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621131B2 (en) | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| JP3657915B2 (ja) * | 2002-01-31 | 2005-06-08 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US20040206951A1 (en) * | 2003-04-18 | 2004-10-21 | Mirabedini Mohammad R. | Ion implantation in channel region of CMOS device for enhanced carrier mobility |
| KR100642747B1 (ko) * | 2004-06-22 | 2006-11-10 | 삼성전자주식회사 | Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터 |
| US7288443B2 (en) | 2004-06-29 | 2007-10-30 | International Business Machines Corporation | Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension |
| US20060017079A1 (en) * | 2004-07-21 | 2006-01-26 | Srinivasan Chakravarthi | N-type transistor with antimony-doped ultra shallow source and drain |
| US7579617B2 (en) * | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
| US7939413B2 (en) * | 2005-12-08 | 2011-05-10 | Samsung Electronics Co., Ltd. | Embedded stressor structure and process |
| US7718500B2 (en) * | 2005-12-16 | 2010-05-18 | Chartered Semiconductor Manufacturing, Ltd | Formation of raised source/drain structures in NFET with embedded SiGe in PFET |
| US7538387B2 (en) * | 2006-12-29 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack SiGe for short channel improvement |
| JP5141029B2 (ja) * | 2007-02-07 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US7456087B2 (en) * | 2007-02-09 | 2008-11-25 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| JP5380794B2 (ja) * | 2007-06-22 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法および半導体層の形成方法 |
-
2007
- 2007-06-26 KR KR1020070062779A patent/KR100844933B1/ko not_active IP Right Cessation
- 2007-12-27 US US11/965,679 patent/US7687357B2/en not_active Expired - Fee Related
-
2008
- 2008-01-16 CN CN200810002749A patent/CN100594593C/zh not_active Expired - Fee Related
-
2010
- 2010-03-29 US US12/749,176 patent/US7968912B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090001418A1 (en) | 2009-01-01 |
| KR100844933B1 (ko) | 2008-07-09 |
| CN101335207A (zh) | 2008-12-31 |
| US7968912B2 (en) | 2011-06-28 |
| US7687357B2 (en) | 2010-03-30 |
| US20100181599A1 (en) | 2010-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100594593C (zh) | 半导体器件及其制造方法 | |
| CN101295733B (zh) | 半导体元件 | |
| US7652328B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9178034B2 (en) | Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor | |
| KR101776926B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8237226B2 (en) | Semiconductor device and method of fabricating the same | |
| US8043919B2 (en) | Method of fabricating semiconductor device | |
| US8324038B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US7678634B2 (en) | Local stress engineering for CMOS devices | |
| US9472652B2 (en) | Fin structure of semiconductor device | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| US6924518B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7602013B2 (en) | Semiconductor device with recessed channel | |
| CN104576733A (zh) | 鳍式场效应晶体管的钝化和晶面形成 | |
| JP5915181B2 (ja) | 半導体装置およびその製造方法 | |
| US20080194070A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| US20070228417A1 (en) | Semiconductor device and method of fabricating the same | |
| US20080061379A1 (en) | MOS devices with graded spacers and graded source/drain regions | |
| US20110306170A1 (en) | Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process | |
| US20090085075A1 (en) | Method of fabricating mos transistor and mos transistor fabricated thereby | |
| US20150235906A1 (en) | Methods for etching dielectric materials in the fabrication of integrated circuits | |
| US8541847B2 (en) | Semiconductor device and method for fabricating the same | |
| EP1843397A1 (en) | Semiconductor device | |
| CN103794500B (zh) | 晶体管及其形成方法 | |
| JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100317 Termination date: 20140116 |