CN103165464B - 采用e-SiGe的PMOS制造方法 - Google Patents
采用e-SiGe的PMOS制造方法 Download PDFInfo
- Publication number
- CN103165464B CN103165464B CN201110427854.4A CN201110427854A CN103165464B CN 103165464 B CN103165464 B CN 103165464B CN 201110427854 A CN201110427854 A CN 201110427854A CN 103165464 B CN103165464 B CN 103165464B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- sige layer
- psd
- sige
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 59
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 208000034841 Thrombotic Microangiopathies Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种采用e-SiGe的PMOS制造方法，包括：提供形成有栅极的N型衬底，在所述N型衬底上将要形成P型源漏区PSD的部分刻蚀出凹槽；在所述凹槽中外延生长出SiGe层，所述SiGe层的高度高于所述衬底；对所述SiGe层进行离子束方向与晶圆表面法线方向呈角度的P型预离子注入；对PMOS区域进行离子注入，形成PSD。本发明在进行通常的PSD离子注入之前，额外的对SiGe层进行离子束方向与晶圆表面法线方向呈角度的预离子注入，该呈角度的预离子注入可以将P型离子注入进侧栅极的主侧墙底部的SiGe层区域中，从而弥补了后期PSD离子注入过程中，P型离子无法注入到主侧墙底部的SiGe层区域的问题，进而降低了PSD电阻，增强PMOS器件性能。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种采用e-SiGe的PMOS制造方法。
背景技术
目前，在CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)制造技术中，e-SiGe(embeddedSiGe，嵌入硅锗)在沟道区域中加入压应力(compressivestress)使得PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)的性能得到明显改善的技术已经被广泛应用。当前，对于e-SiGe技术来说无论是对e-SiGe自身还是e-SiGe与PMOS之间的兼容来说都还有许多挑战，如对于e-SiGe自身来说的高Ge含量问题和缺陷控制问题等，以及对于e-SiGe与PMOS之间如何兼容方面的应力接近(stressproximity)问题、e-SiGe形状问题以及热相容性(thermalcompatibility)问题等。另一个重大挑战是随着半导体器件尺寸的减小，从接触极(contact)到栅极(gate)的串联电阻也在不断的减少，从而需要开始考虑PMOS衬底的扩散深度Xj(junctiondepth)对轻掺杂漏区(LDD，LightlyDopedDrain)电阻Rs的影响，以及硅化物厚度对Rs的影响。
现有的一种采用e-SiGe的PMOS制造方法如图1至图5所示。其过程如下。
如图1所示，在已经形成有栅极200的N型衬底100上将要形成PSD(P型源漏区)的部分刻蚀出横截面呈钻石形状(Diamond-shaped)或者横截面边缘呈“∑”形状的凹槽110。
如图2所示，在所述凹槽110中外延生长出SiGe层120，所述SiGe层120的高度高于衬底100。
如图3所示，去除栅极200的侧墙牺牲层210，侧墙牺牲层210材料可采用SiN材料。
如图4所示，在栅极200两侧形成主侧墙(mainspacer)220。
如图5所示，在SiGe层120上进行PSD(P型源漏区)离子注入，如B(硼)离子注入，形成PSD。
如图5所示，上述现有引入e-SiGe的PMOS制造方法中，由于主侧墙220底部对SiGe层120的阻挡(如图5中虚线所示)，导致了P型离子(如B离子)无法注入到主侧墙220底部的SiGe层120区域(图5中虚线区域)。这样将增加PSD的电阻值，从而影响PMOS器件性能。
发明内容
有鉴于此，本发明提供一种新的采用e-SiGe的PMOS制造方法，以降低PSD电阻，并增强PMOS器件性能。
本发明的技术方案是这样实现的：
一种采用e-SiGe的PMOS制造方法，包括：
提供形成有栅极的N型衬底，在所述N型衬底上将要形成PSD的部分刻蚀出凹槽；
在所述凹槽中外延生长出SiGe层，所述SiGe层的高度高于所述衬底；
对所述SiGe层进行离子束方向与晶圆表面法线方向呈角度的P型预离子注入；
在SiGe层上进行离子注入，形成PSD。
进一步，在所述凹槽中外延生长出SiGe层之后，对所述SiGe层进行预离子注入之前，还包括步骤：
去除所述栅极的侧墙牺牲层；
在栅极两侧形成主侧墙。
进一步，所述预离子注入过程采用低能离子束，离子束的方向与晶圆表面法线方向呈2～20°角。
进一步，所述预离子注入中，注入的离子为B+或者BF2 +，剂量为1×1014～1×1015cm-2，离子束能量为500eV～3000eV。
进一步，所述PSD离子注入为B+注入。
从上述方案可以看出，本发明在进行PSD离子注入之前，额外的对SiGe层进行离子束方向与晶圆表面法线方向呈角度的预离子注入，该呈角度的预离子注入可以将P型离子注入进主侧墙底部的SiGe层区域中，从而弥补了后期PSD离子注入过程中，P型离子无法注入到主侧墙底部的SiGe层区域的问题，进而降低了PSD电阻，增强PMOS器件性能。
附图说明
图1至图5为现有的一种采用e-SiGe的PMOS制造方法时半导体器件结构变化示意图；
图6为本发明采用e-SiGe的PMOS制造方法的总流程图；
图7为本发明采用e-SiGe的PMOS制造方法第一实施例流程图；
图8为所述第一实施例中半导体器件结构变化的第一示意图；
图9为所述第一实施例中半导体器件结构变化的第二示意图；
图10A为所述第一实施例中进行预离子注入的第一示意图；
图10B为所述第一实施例中进行预离子注入的第二示意图；
图11为所述第一实施例中进行离子注入的示意图；
图12为本发明采用e-SiGe的PMOS制造方法第二实施例流程图；
图13为所述第二实施例中半导体器件结构变化的第一示意图；
图14为所述第二实施例中半导体器件结构变化的第二示意图；
图15为所述第二实施例中半导体器件结构变化的第三示意图；
图16为所述第二实施例中半导体器件结构变化的第四示意图；
图17A为所述第二实施例中进行预离子注入的第一示意图；
图17B为所述第二实施例中进行预离子注入的第二示意图；
图18为所述第二实施例中进行离子注入的示意图。
附图中，各标号所代表的部件如下：
100、N型衬底，110、凹槽，120、SiGe层，130、轻离子注入区，140、PSD，200、栅极，210、侧墙牺牲层，220、主侧墙
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图6所示，本发明提供的采用e-SiGe的PMOS制造方法，其过程包括：
步骤A：提供形成有栅极的N型衬底，在所述N型衬底上将要形成P型源漏区PSD的部分刻蚀出凹槽；
步骤B：在所述凹槽中外延生长出SiGe层，所述SiGe层的高度高于所述衬底；
步骤C：对所述SiGe层进行离子束方向与晶圆表面法线方向呈角度的P型预离子注入；
步骤D：在SiGe层上进行离子注入，形成PSD。
其中，在所述凹槽中外延生长出SiGe层之后，对所述SiGe层进行预离子注入之前，即步骤B、步骤C之间，还可以包括步骤：
步骤E：去除所述栅极的侧墙牺牲层；
步骤F：在栅极两侧形成主侧墙。
以下具体对上述采用e-SiGe的PMOS制造方法进行阐述。
如图7所示并参照图8至图13，本发明的采用e-SiGe的PMOS制造方法的一个实施例包括以下过程。
步骤1：如图8所示，提供形成有栅极200的N型衬底100，所述栅极200设有主侧墙220，在所述N型衬底100上将要形成PSD的部分刻蚀出凹槽110。
凹槽110横截面可以呈钻石形状(Diamond-shaped)(参见文献A28nmpoly/SiONCMOStechnologyforlow-powerSoCapplications，2011SymposiumonVLSITechnology-DigestofTechnicalPapers(June2011)，pg.38-39)或者横截面边缘呈“∑”形状(参见文献Highperformance30nmgatebulkCMOSfor45nmnodewith∑-shapedSiGe-SD，ElectronDevicesMeeting，2005.IEDMTechnicalDigest.IEEEInternational，IssueDate：5-5Dec.2005，Onpage(s)：4pp.-240)，凹槽110一般采用如下方法形成：首先用RIE(反应离子刻蚀)干法刻蚀出保龄球形(bowling)的凹槽，再用TMAH(四甲基胺)或者NH4OH(氨水)来进行横向和纵向的进一步刻蚀。利用湿法刻蚀对单晶硅(100)、(110)以及(111)面的高选择性，最后刻蚀出上述横截面呈钻石形状或者横截面边缘呈“∑”形状的凹槽。
作为一个具体的实施例，主侧墙220材料为SiN。
步骤2：如图9所示，在所述凹槽110中外延生长出SiGe层120，并且所述SiGe层120的高度高于所述衬底100。
作为一个具体的实施例，外延生长SiGe层120的工艺参数为：温度500～750℃，DCS(二氯硅烷)或者SiH4(硅烷)流量20～100sccm，HCl(氯化氢)流量40～200sccm，H2(氢气)流量20～40slm，GeH4(锗烷)流量10～50sccm。如果进行原位B(硼)掺杂的话，则通入流量为20～200sccm的B2H6(乙硼烷)，如果不进行原位B掺杂的话，则不需要通入B2H6。
步骤3：如图10A、图10B所示，对所述SiGe层120进行离子束方向与晶圆表面法线方向呈角度的P型预离子注入(即图10中的Pre-IMP)，在所述SiGe层120表面形成轻离子注入区130。
该步骤中，预离子注入过程采用低能离子束，离子束的方向与晶圆表面法线方向呈2～20°角，具体可进一步选择2°、4°、6°、7°、9°、11°、13°、15°、16°、19°以及20°等角度，在预离子注入过程中还可以根据需要进行角度的适当调整，注入的离子为B+或者BF2 +，剂量为1×1014～1×1015cm-2，离子束能量为500eV～3000eV。
如图10A、图10B所示，预离子注入过程中，采用离子束与SiGe层120外延表面方向呈角度的方式可以使得注入的B+或者BF2 +离子能够沿着注入方向注入进主侧墙220底部的SiGe层120区域中，使得预离子注入过程产生的轻离子注入区130延伸至主侧墙220的底部，这样将减小处于主侧墙220底部的轻离子注入区130的电阻，并且不会引起SiGe层120应力的降低。
步骤4：如图11所示，对PMOS区域上进行离子注入，形成PSD140。
作为一个具体实施方式，所述离子注入为B离子注入，具体来说，注入离子为B+或者BF2 +，剂量为1×1015～2×1015cm-2，离子束能量为1～8KeV。
如图12所示并参照图13至图18，本发明的采用e-SiGe的PMOS制造方法的另一实施例包括以下过程。
步骤1：如图13所示，提供形成有栅极200的N型衬底100，所述栅极200设有侧墙牺牲层210，在所述N型衬底100上将要形成PSD的部分刻蚀出横截面呈钻石形状或者横截面边缘呈“∑”形状的凹槽110。此步骤同本发明第一实施例的步骤1相同，不再赘述。
步骤2：如图14所示，在所述凹槽110中外延生长出SiGe层120，并且所述SiGe层120的高度高于所述衬底100。此步骤同本发明第一实施例的步骤2相同，不再赘述。
步骤3：如图15所示，去除栅极200的侧墙牺牲层210。
作为一个具体的实施例，去除侧墙牺牲层210可采用湿法蚀刻的方法，采用热磷酸(HPO)对侧墙牺牲层210进行刻蚀。
步骤4：如图16所示，在栅极200两侧形成主侧墙220。此步骤采用现有技术即可实现，不再赘述。
步骤5：如图17A、图17B所示，对所述SiGe层120进行离子束方向与晶圆表面法线方向呈角度的预离子注入(即图17中的Pre-IMP)，在所述SiGe层120表面形成轻离子注入区130。
该步骤中，预离子注入过程采用低能离子束，离子束的方向与晶圆表面法线方向呈2～20°角，具体可进一步选择2°、4°、6°、7°、9°、11°、13°、15°、16°、19°以及20°等角度，在预离子注入过程中还可以根据需要进行角度的适当调整，注入的离子为B+或者BF2 +，剂量为1×1014～1×1015cm-2，离子束能量为500eV～3000eV。
如图17A、图17B所示，预离子注入过程中，采用离子束与SiGe层120外延表面方向呈角度的方式可以使得注入的B+或者BF2 +离子能够沿着注入方向注入进主侧墙220底部的SiGe层120区域中，使得预离子注入过程产生的轻离子注入区130延伸至主侧墙220的底部，这样将减小处于主侧墙220底部的轻离子注入区130的电阻，并且不会引起SiGe层120应力的降低。
步骤6：如图18所示，对PMOS区域进行离子注入，形成PSD140。此步骤同本发明第一实施例的步骤4相同，不再赘述。
由上述本发明的方法可以看出，由于在进行PSD离子注入之前，对SiGe层进行离子束方向与晶圆表面法线方向呈角度的预离子注入，从而将P型离子(如B+离子)注入进主侧墙220底部的SiGe层120区域中，形成轻离子注入区130。这样，由于轻离子注入区130的存在，便弥补了后期PSD离子注入过程中，P型离子无法注入到主侧墙220底部的SiGe层120区域的问题，进而降低了PSD电阻，增强了PMOS器件性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (3)
1.一种采用e-SiGe的PMOS制造方法，其特征在于，包括：
提供形成有栅极的N型衬底，所述栅极设有侧墙牺牲层，在所述N型衬底上将要形成P型源漏区PSD的部分刻蚀出凹槽；
在所述凹槽中外延生长出SiGe层，所述SiGe层的高度高于所述衬底；
去除所述栅极的侧墙牺牲层；
在栅极两侧形成主侧墙；
对所述SiGe层进行离子束方向与晶圆表面法线方向呈角度的P型预离子注入；
对PMOS区域进行离子注入，形成PSD；其中，
所述预离子注入过程采用低能离子束，离子束的方向与晶圆表面法线方向呈2～20°角，使得注入的离子能够沿着注入方向注入进主侧墙底部的SiGe层区域中，使得预离子注入过程产生的轻离子注入区延伸至主侧墙的底部。
2.根据权利要求1所述的采用e-SiGe的PMOS制造方法，其特征在于，所述预离子注入中，注入的离子为B+或者BF2 +，剂量为1×1014～1×1015cm-2，离子束能量为500eV～3000eV。
3.根据权利要求1所述的采用e-SiGe的PMOS制造方法，其特征在于，所述PSD离子注入为B+注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110427854.4A CN103165464B (zh) | 2011-12-19 | 2011-12-19 | 采用e-SiGe的PMOS制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110427854.4A CN103165464B (zh) | 2011-12-19 | 2011-12-19 | 采用e-SiGe的PMOS制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165464A CN103165464A (zh) | 2013-06-19 |
| CN103165464B true CN103165464B (zh) | 2016-02-17 |
Family
ID=48588446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110427854.4A Active CN103165464B (zh) | 2011-12-19 | 2011-12-19 | 采用e-SiGe的PMOS制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165464B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531616A (zh) * | 2015-09-10 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101335207A (zh) * | 2007-06-26 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| JP2009503892A (ja) * | 2005-08-03 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 応力がかけられたｍｏｓデバイスの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618866B2 (en) * | 2006-06-09 | 2009-11-17 | International Business Machines Corporation | Structure and method to form multilayer embedded stressors |
| US7838887B2 (en) * | 2008-04-30 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain carbon implant and RTA anneal, pre-SiGe deposition |
-
2011
- 2011-12-19 CN CN201110427854.4A patent/CN103165464B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009503892A (ja) * | 2005-08-03 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 応力がかけられたｍｏｓデバイスの製造方法 |
| CN101335207A (zh) * | 2007-06-26 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165464A (zh) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482211B2 (en) | Junction leakage reduction in SiGe process by implantation | |
| TWI438845B (zh) | 形成半導體裝置之方法及半導體裝置 | |
| US7060576B2 (en) | Epitaxially deposited source/drain | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US20070298557A1 (en) | Junction leakage reduction in SiGe process by tilt implantation | |
| CN102810480B (zh) | 半导体器件的制造方法 | |
| US7943471B1 (en) | Diode with asymmetric silicon germanium anode | |
| US9034741B2 (en) | Halo region formation by epitaxial growth | |
| US20170352741A1 (en) | Novel embedded shape sige for strained channel transistors | |
| JP5614184B2 (ja) | 半導体装置の製造方法 | |
| CN101373788A (zh) | 半导体结构 | |
| JP2001057428A (ja) | 半導体素子の製造方法 | |
| US9147749B2 (en) | Transistors and fabrication method thereof | |
| US9704972B2 (en) | Semiconductor structures and fabrication method thereof | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| US9209299B2 (en) | Transistor device and fabrication method | |
| US20120083087A1 (en) | Method of manufacturing semiconductor device | |
| CN105529268B (zh) | 晶体管及其形成方法 | |
| CN103377932B (zh) | Pmos晶体管及其制造方法 | |
| JP2006319326A (ja) | ポリの高さ低減のためのＳＯＩ底プレドーピングを合併したｅ−ＳｉＧｅ | |
| US8377781B2 (en) | Transistor with asymmetric silicon germanium source region | |
| CN103165464B (zh) | 采用e-SiGe的PMOS制造方法 | |
| CN110364436B (zh) | 半导体器件及其形成方法 | |
| CN103165465B (zh) | 采用e-SiGe的PMOS制造方法 | |
| KR100728953B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |