CN106531616A - 离子注入方法 - Google Patents

离子注入方法 Download PDF

Info

Publication number
CN106531616A
CN106531616A CN201510574381.9A CN201510574381A CN106531616A CN 106531616 A CN106531616 A CN 106531616A CN 201510574381 A CN201510574381 A CN 201510574381A CN 106531616 A CN106531616 A CN 106531616A
Authority
CN
China
Prior art keywords
ion
semiconductor substrate
ion beam
beam incidence
injection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510574381.9A
Other languages
English (en)
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510574381.9A priority Critical patent/CN106531616A/zh
Publication of CN106531616A publication Critical patent/CN106531616A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种离子注入方法，用于向半导体衬底注入掺杂离子，该方法为在向所述半导体衬底注入掺杂离子时，控制离子束入射方向在一定角度范围内变化。本发明提出的离子注入方法，通过控制离子注入方向在一定角度范围内变化，使得离子从不同角度注入到半导体衬底中，从而克服由于阴影效应导致无法形成均匀的离子注入/共形掺杂的问题。

Description

离子注入方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种离子注入方法。
背景技术
离子注入技术是半导体工艺中常用的掺杂方法，并且随着器件尺寸的不断缩小，离子注入成为集成电路制造中主要的掺杂技术，其通过将离子注入且掺杂至半导体衬底内，从而在半导体衬底上形成具有期望的轮廓与浓度的掺杂区。目前离子注入技术通常使用的射束扫描式离子注入设备，其本质是用高能定向离子束将需要掺杂的杂质离子射入晶圆内部，因为采用射束型设计，因此掺杂的定向性强(各向异性)。在平面型晶体管中，定向性强的特性并不会带来问题，但是当器件采用三维鳍式场效应晶体管设计时，比如在垂直型的三栅设计中，由于3D结构会遇到离子注入阴影效应(shadow effect)的问题，比如调整金属功函数的离子注入、改善负偏压不稳定(NBTI)的F离子注入、硅化物形成之前降低肖特基势垒的离子注入以及鳍片掺杂的离子注入中，都存在由于阴影效应导致无法形成均匀的离子注入/共形掺杂(conformal doping)的问题。
因此，有必要提出一种新的离子注入方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种离子注入方法，用于向半导体衬底注入掺杂离子，该方法为在向所述半导体衬底注入掺杂离子时，控制离子束入射方向在一定角度范围内变化。
进一步地，所述离子束入射方向在一定角度范围内振动。
进一步地，所述离子束入射方向的振动频率为100MHZ～200MHZ。
进一步地，所述离子束入射方向的振动角度为0～5度。
进一步地，所述离子束入射方向沿平行于所述半导体衬底表面的方向振动。
进一步地，所述离子束入射方向沿与所述半导体衬底表面呈一定角度的方向振动。
本发明提出的离子注入方法，通过控制控制离子注入方向在一定角度范围内变化，使得离子从不同角度注入到半导体衬底中，从而克服由于阴影效应导致无法形成均匀的离子注入/共形掺杂的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了根据本发明一实施方式的离子注入方法的示意图；
图1B示出了根据本发明一实施方式的离子注入方法的离子束入射方向变化示意图；
图2示出了在金属栅极制作中采用根据本发明的离子注入方法进行离子注入的示意图；
图3示出了在硅化物制作中采用根据本发明的离子注入方法进行离子注入的示意图；
图4示出了在鳍片掺杂中采用根据本发明的离子注入方法进行离子注入的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
针对现有技术中由于3D结构会遇到离子注入阴影效应(shadoweffect)的问题，比如调整金属功函数的离子注入、改善负偏压不稳定(NBTI)的F离子注入、硅化物形成之前降低肖特基势垒的离子注入以及鳍片掺杂的离子注入中，都存在由于阴影效应导致无法形成均匀的离子注入/共形掺杂(conformal doping)，本发明提出一种离子注入方法，用于向半导体衬底注入掺杂离子可克服这种技术问题，该方法的思路为在向所述半导体衬底注入掺杂离子时，控制离子束入射方向在一定角度范围内变化，如图1A和图1B所示，其中，带箭头的线条表示离子注入方向，虚线A表示离子束振动方向，在向晶圆100注入掺杂离子时，通过控制离子注入方向，使其在一定角度范围内变化，比如在0～10度范围内变换，即如图1B所示，图中注入方向1和注入方向3的夹角为10度，离子注入方向在这一角度范围内不断变化，通过控制控制离子注入方向在一定角度范围内变化，使得离子从不同角度注入到半导体衬底中，从而克服由于阴影效应导致无法形成均匀的离子注入/共形掺杂的问题。
作为一种优选实施方式，可以控制所述离子束入射方向在一定角度范围内振动，如图1A和图1B所示，控制离子束入射方向在图示角度范围内振动，即以一定频率，所述离子束入射方向从最左侧的入射方向(图1B中方向1)逐步变化到最右侧的入射方向(图1B中方向3)，再从最右侧的入射方向(图1B中方向3)逐步变化到最左侧的入射方向(图1B中方向1)，如此往复振动。其中，振动频率和角度可根据需要调整或设计，比如在一实施方式中，所述离子束入射方向的振动频率为100MHZ～200MHZ，所述离子束入射方向的振动角度为0～5度。在此，所谓离子束入射方向的振动角度为所述离子束入射方向的左右振动的最大幅度，即，图1B中夹角B的大小。
进一步地，离子束入射方向的振动方向基于离子注入方向而确定。比如在一实施方式中，当采用常规离子注入方法时，离子注入方向为垂直于半导体衬底表面，则当采用本发明的离子注入方法时，离子注入方向沿与该注入方向(即，垂直于半导体衬底表面的方向)垂直的方向振动，即所述离子束入射方向沿平行于所述半导体衬底表面的方向振动。换句话说，所述离子束入射方向的振动方向为离子束入射方向变化所沿方向，以图1A和图1B为例，离子束入射方向沿平行于所述半导体衬底表面的方向，即图中虚线A所在方向，从左侧的以一定角度从右倾斜注入，变化到垂直于半导体衬底表面注入，再变化到右侧的以一定角度从左倾斜注入，然后变化到垂直于半导体衬底表面注入，从左侧的以一定角度从右倾斜注入，如此往复振动。
或者又比如在另一实施方式中，当采用常规离子注入方法时，离子注入方向为与半导体衬底表面呈一定角度(即，倾斜注入)，则当采用本发明的离子注入方法时，离子注入方向沿与该注入方向垂直的方向振动，即所述离子束入射方向沿与所述半导体衬底表面呈一定角度的方向振动。
为了彻底理解本发明，将在下文结合具体实施例来描述本发明离子注入方法的具体应用，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明提出的离子注入方法一种应用情形为在制作金属栅极的工艺中，进行F离子注入以调整功函数。下面结合照图2来描述如何在制作金属栅极中使用本发明的离子注入方法。
图2的示出的结构是金属栅极制作工艺中已经除去伪栅极，要进行F离子注入时的器件剖面图。出于简便目的，在图2中仅标出衬底200和间隙壁201，其它诸如层间电介质、源/漏极等仅示出而未标号。如图2所示，半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。在半导体衬底200上形成有各种结构，比如隔离结构、层间电介质、源/漏极等，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述各种结构通过本领域常用的方法形成，在此不再赘述。
如上所述，当完成各个所需步骤后，如图2所示，开始执行F离子注入，以调整金属栅极的功函数。在本实施例中，F离子注入，采用本发明提出的离子注入方法，即控制离子束入射方向在一定角度范围内变化，优选地，控制离子束入射方向在一定角度范围内振动，这样可以避免间隙壁201的阴影效应，使沟道的掺杂均匀。这是因为控制离子束入射方向在一定角度范围内变化或振动，使离子束入射方向在一定范围内变换，比如在向右倾斜如何和向左倾斜入射之间不断变换，这样使得采用单一入射方向时，由于间隙壁201的遮挡造成的阴影效应得以克服，从而使需要进行离子注入的各个地方都能得到注入，并且由于离子束入射方向不断变化，使得离子注入更均匀。作为示例，在本实施例，进行F离子注入时，离子束入射方向为在垂直于半导体衬底200表面的方向一定角度范围内振动，振动角度为3度，振动方向为平行于半导体衬底200表面(即，图中虚线A所在方向)，即，离子束入射方向偏离垂直于半导体衬底200表面的方向最大幅度为3度，且在这一幅度内做振动。
实施例二
本发明提出的离子注入方法一种应用情形为在制作硅化物的工艺中，在形成硅化物之前进行离子注入以降低肖特基势垒。下面结合照图3来描述如何在制作硅化物中使用本发明的离子注入方法。
图3的示出的结构是硅化物极制作工艺中已经完成诸如、源漏极、高K、金属栅极、接触孔等的沉积或制作，要进行硅化物形成前的离子注入时的器件剖面图。出于简便目的，在图3中仅标出衬底300和层间电介质301，其它诸如源/漏极、金属栅极、间隙壁、高K材料、接触孔(CCT trench)等仅示出而未标号。如图3所示，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。在半导体衬底300上形成有各种结构，比如隔离结构、层间电介质、源/漏极、金属栅极、接触孔(CCTtrench)等，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述各种结构通过本领域常用的方法形成，在此不再赘述。
如上所述，当完成各个所需步骤后，如图3所示，开始离子注入，以降低肖特基势垒。在本实施例中，进行离子注入时，采用本发明提出的离子注入方法，即控制离子束入射方向在一定角度范围内变化，优选地，控制离子束入射方向在一定角度范围内振动，这样可以避免层间电介质301的阴影效应，使硅化物形成前的掺杂均匀，从而有效降低肖特基势垒。这是因为控制离子束入射方向在一定角度范围内变化或振动，使离子束入射方向在一定范围内变换，比如在向右倾斜如何和向左倾斜入射之间不断变换，这样使得采用单一入射方向时，由于层间电介质301的遮挡造成的阴影效应得以克服，从而使需要进行离子注入的各个地方都能得到注入，并且由于离子束入射方向不断变化，使得离子注入更均匀。作为示例，在本实施例，进行离子注入时，离子束入射方向为在垂直于半导体衬底300表面的方向一定角度范围内振动，振动角度为5度，振动方向为平行于半导体衬底300表面(即，图中虚线A所在方向)，即，离子束入射方向偏离垂直于半导体衬底300表面的方向最大幅度为5度，且在这一幅度内做振动。
实施例三
本发明提出的离子注入方法一种应用情形为在进行鳍片掺杂，以调整阈值电压，形成LDD或源/漏极。下面结合照图4来描述如何在鳍片掺杂中使用本发明的离子注入方法。
图4的示出的结构是完成鳍片制作工艺中已经形成鳍片、隔离结构，并且形成了鳍片掺杂工艺中所需要的光刻胶时的器件剖面图。如图4所示，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等。在半导体衬底400上形成有多个鳍片401以及分隔各个鳍片的隔离结构402。鳍片401通过构图半导体衬底400而形成，其中鳍片的数量根据需要进行设置，比如可形成一个或者更多个，在本实施例中，以形成6个鳍片为例进行说明。所述鳍片的材料包括Si、Ge、SiGe中的至少一种，但不限于此。鳍片401的形成可以通过适合的工艺包括光刻和刻蚀工艺，例如传统的反应离子蚀刻(RIE)工艺进行。为了提高集成电路中的器件密度，获得较小的尺寸和间距，可以通过将用于曝光的辐射波长降低到深紫外(DUV)、远紫外(FUV)或极紫外(EUV)范围内执行光刻步骤；还可以通过将常规光刻工艺与刻蚀工艺结合，通过多次曝光或刻蚀来获得较小的特征尺寸及特征间距；或者采用侧壁图像转移(Sidewall Image Transfer,SIT)技术形成小于临界尺寸(CriticalDimension,CD)的线宽。在本发明一实施例中，采用193nm准分子激光刻蚀技术形成一个或者更多个鳍片401。隔离结构402采用浅沟槽隔离(STI)结构，通过本领域常用的方法形成，在此不再赘述。
当形成鳍片401和隔离结构402后，需要对鳍片进行掺杂，以调整阈值电压、或者形成LDD或源/漏极。在本实施例以对中间两个鳍片进行掺杂为例进行说明。为了仅对中间两个鳍片进行掺杂，在半导体衬底400上形成了图形化的光刻胶层403，以遮蔽不需要掺杂的鳍片，并露出中间的鳍片。
如图4所示，当形成图形化的光刻胶层402后采用本发明提出的离子注入方法进行离子注入，以以调整阈值电压、或者形成LDD或源/漏极。即，控制离子束入射方向在一定角度范围内变化，优选地，控制离子束入射方向在一定角度范围内振动，这样可以避免鳍片401、光刻胶层403的阴影效应，使沟道的掺杂均匀。这是因为控制离子束入射方向在一定角度范围内变化或振动，使离子束入射方向在一定范围内变换，比如在向右倾斜如何和向左倾斜入射之间不断变换，这样使得采用单一入射方向时，由于鳍片401、光刻胶层403的遮挡造成的阴影效应得以克服，从而使需要进行离子注入的各个地方都能得到注入，并且由于离子束入射方向不断变化，使得离子注入更均匀。作为示例，在本实施例，进行离子注入时，离子束入射方向为在倾斜入射，即离子束入射方向与半导体衬底400表面呈一定角度，并且该角度在一定范围内变化，即，离子束入射方向在这一范围的角度内振动，振动角度示例性可以为5度，相应地离子束入射方向的振动方向也与半导体衬底400表面呈一定角度(即，图中虚线A所在方向)。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种离子注入方法，用于向半导体衬底注入掺杂离子，其特征在于，在向所述半导体衬底注入掺杂离子时，控制离子束入射方向在一定角度范围内变化。
2.根据权利要求1所述的离子注入方法，其特征在于，所述离子束入射方向在一定角度范围内振动。
3.根据权利要求2所述的离子注入方法，其特征在于，所述离子束入射方向的振动频率为100MHZ～200MHZ。
4.根据权利要求2所述的离子注入方法，其特征在于，所述离子束入射方向的振动角度为0～5度。
5.根据权利要求2-4之一所述的离子注入方法，其特征在于，所述离子束入射方向沿平行于所述半导体衬底表面的方向振动。
6.根据权利要求2-4之一所述的离子注入方法，其特征在于，所述离子束入射方向沿与所述半导体衬底表面呈一定角度的方向振动。
CN201510574381.9A 2015-09-10 2015-09-10 离子注入方法 Pending CN106531616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510574381.9A CN106531616A (zh) 2015-09-10 2015-09-10 离子注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510574381.9A CN106531616A (zh) 2015-09-10 2015-09-10 离子注入方法

Publications (1)

Publication Number Publication Date
CN106531616A true CN106531616A (zh) 2017-03-22

Family

ID=58346121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510574381.9A Pending CN106531616A (zh) 2015-09-10 2015-09-10 离子注入方法

Country Status (1)

Country Link
CN (1) CN106531616A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248491A (zh) * 2017-06-14 2017-10-13 上海华力微电子有限公司 一种离子束的注入角度的校正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734308B1 (ko) * 2006-01-26 2007-07-02 삼성전자주식회사 가변 스크린 어퍼쳐를 갖는 이온 주입 시스템 및 이를이용한 이온 주입 방법
CN102576639A (zh) * 2009-07-02 2012-07-11 艾克塞利斯科技公司 使用束扫描以提高二维机械扫描注入系统的均匀性和生产率
CN103165464A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 采用e-SiGe的PMOS制造方法
CN103383913A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 离子注入工艺和装置的离子束尺寸控制以及先进工艺控制

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734308B1 (ko) * 2006-01-26 2007-07-02 삼성전자주식회사 가변 스크린 어퍼쳐를 갖는 이온 주입 시스템 및 이를이용한 이온 주입 방법
CN102576639A (zh) * 2009-07-02 2012-07-11 艾克塞利斯科技公司 使用束扫描以提高二维机械扫描注入系统的均匀性和生产率
CN103165464A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 采用e-SiGe的PMOS制造方法
CN103383913A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 离子注入工艺和装置的离子束尺寸控制以及先进工艺控制

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248491A (zh) * 2017-06-14 2017-10-13 上海华力微电子有限公司 一种离子束的注入角度的校正方法

Similar Documents

Publication Publication Date Title
US9287382B1 (en) Structure and method for semiconductor device
US11145510B2 (en) FinFET device over convex insulating structure
CN101226941B (zh) 半导体结构及其制造方法
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
US11677028B2 (en) PMOS FinFET
US9331195B2 (en) Source tip optimization for high voltage transistor devices which includes a P-body extension region
CN102931203A (zh) 多栅极介电结构及其形成方法
US11670682B2 (en) FINFET transistor having a doped sub fin structure to reduce channel to substrate leakage
KR20160089837A (ko) Ｆｉｎｆｅｔ 구조물 및 그 제조 방법
JP2010157759A (ja) 所望のドーパント濃度を実現するためのイオン注入法
JPH1065163A (ja) 絶縁ゲイト型半導体装置およびその作製方法
CN106601678B (zh) 一种半导体器件及其制备方法、电子装置
US11569346B2 (en) Semiconductor device with low random telegraph signal noise
CN107919387A (zh) 一种半导体器件及其制造方法
US20150325671A1 (en) Transistor device
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN106531616A (zh) 离子注入方法
CN106601675B (zh) 一种半导体器件及其制备方法、电子装置
US9543382B1 (en) FinFET with improved SEU performance
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
CN107564817B (zh) 一种FinFET器件的制造方法
US20190164744A1 (en) Blocking Structures on Isolation Structures
CN105514108B (zh) Mtp器件及其制造方法
CN116404031B (zh) 半导体结构及其制备方法
CN114203718A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170322