CN104867821B

CN104867821B - 减少锗硅源漏区外延工艺中的颗粒缺陷的方法

Info

Publication number: CN104867821B
Application number: CN201410064092.XA
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-02-25
Filing date: 2014-02-25
Publication date: 2018-06-08
Anticipated expiration: 2034-02-25
Also published as: CN104867821A

Abstract

本发明提出了一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法，包括：a.在半导体基板上的源极区或漏极区的凹槽中沉积锗硅膜层，其中所述锗硅膜层包括基板上沉积的第一锗硅膜层和所述第一锗硅膜层上沉积的第二锗硅膜层，且所述源极区或漏极区的凹槽的侧边具有栅极；b.在上述步骤a所形成的结构的表面上沉积一盖层；以及c.在氯化氢气体的气氛中进行化学烘烤。本发明可以有效消除该外延工艺过程中产生的不期望的球状锗硅缺陷，提高产品良率和生产效率。

Description

减少锗硅源漏区外延工艺中的颗粒缺陷的方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法。

背景技术

半导体制造主要是在硅衬底的晶片器件面上生长器件，比如金属氧化物半导体场效应晶体管器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，可以分成空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。

嵌入式锗硅（e-SiGe）被广泛应用于先进CMOS技术中，以增加沟道区中的额外的抗压应力，从而明显改善PMOS器件的性能。无论是对于单独制程还是综合制程，嵌入式锗硅工艺都仍存在诸多挑战，比如单独制程中的高Ge%、缺陷控制等等问题以及综合制程中的应力邻近效应、e-SiGe形状、热兼容等等问题。

特别是，本领域中需要考虑的一项重要因素就是锗硅外延品质。

锗硅会由于非选择性而生长于SiN或者氧化物的硬掩模的顶部，从而形成一些球状锗硅缺陷，如图2a中所示的球状锗硅缺陷208。这样的缺陷很难被移除。需要注意的是，如果无法很好地消除这类球状锗硅缺陷，将极大地影响整个生产过程的产品良率。

发明内容

针对现有技术中的上述问题，本发明提出了一种新颖的减少锗硅源漏区外延工艺中的颗粒缺陷的方法。特别是，本发明的发明人发现了整个锗硅源漏区外延工艺中的一些材料和工艺特性并对之加以合理的利用，从而可以有效消除该外延工艺过程中产生的不期望的球状锗硅缺陷，提高产品良率和生产效率。

具体地，本发明提供了一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法，包括：

a.在半导体基板上的源极区或漏极区的凹槽中沉积锗硅膜层，其中所述锗硅膜层包括基板上沉积的第一锗硅膜层和所述第一锗硅膜层上沉积的第二锗硅膜层，且所述源极区或漏极区的凹槽的侧边具有栅极；

b.在上述步骤a所形成的结构的表面上沉积一盖层；以及

c.在氯化氢气体的气氛中进行化学烘烤。

较佳地，在上述的方法中，在所述步骤c之后，该方法进一步包括：d.将上述步骤b和步骤c重复执行一次或多次。

较佳地，在上述的方法中，所述第一锗硅膜层是低浓度锗硅膜层且所述第二锗硅膜层是高浓度锗硅膜层，其中，在所述步骤a中，利用GeH₄和SiH₄来沉积所述高浓度锗硅膜层。

较佳地，在上述的方法中，所述栅极是多晶硅栅极。

较佳地，在上述的方法中，在所述步骤a之前，该方法还包括：在氢气和氯化氢气体的气氛中进行烘烤，以去除所述硅基板的表面上的氧化物。

较佳地，在上述的方法中，所述栅极的周围形成有侧墙且所述栅极的上方形成有硬掩模，其中通过所述步骤b～c去除沉积高浓度锗硅膜层的过程中在所述硬掩模的顶部上形成的球状锗硅颗粒。

较佳地，在上述的方法中，所述硬掩模为SiN或者氧化物。

较佳地，在上述的方法中，在所述步骤a中，沉积高浓度锗硅膜层的沉积温度被控制在300℃至900℃之间。

较佳地，在上述的方法中，所述盖层是硅盖层，且在所述步骤b中，沉积硅盖层的沉积温度被控制在300℃至900℃之间。

较佳地，在上述的方法中，在所述步骤c中，氯化氢气体的流速为2标况毫升每分至1标况升每分之间，且烘烤温度被控制在300℃至900℃之间。

应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。

附图说明

包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：

图1示出了本发明的基本步骤的流程图。

图2a示出了执行本发明方法的步骤101之后所形成的半导体结构。

图2b示出了执行本发明方法的步骤102之后所形成的半导体结构。

图2c示出了执行本发明方法的步骤103之后所形成的半导体结构。

图2d和图2e示出了步骤102和步骤103的一次重复的情况。

附图标记说明：

200 半导体结构

201 半导体基板

202 源极区或漏极区的凹槽

203 栅极

204 侧墙

204-1 第一部分

204-2 第二部分

205 硬掩模

206 低浓度锗硅膜层

207 高浓度锗硅膜层

208 球状锗硅缺陷

209-1、209-2 硅盖层

具体实施方式

现在将详细参考附图描述本发明的实施例。现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。

传统的锗硅源漏区（源极区或漏极区）外延工艺主要包括三个步骤：首先，烘烤以去除该硅基板的表面上的原生氧化物；其次，沉积锗硅膜层；最后，沉积硅盖层。但，如以上已讨论的，现有技术的这种工艺无法应对在SiN或者氧化物的硬掩模的顶部生长球状锗硅缺陷的问题，即现有技术没有很好的技术手段来去除硬掩模顶部生产的球状锗硅缺陷。

图1示出了本发明的基本步骤的流程图。如图1所述，本发明的减少锗硅源漏区外延工艺中的颗粒缺陷的方法100主要包括以下步骤：

步骤101：在半导体基板（例如图2中所示的半导体基板201）上的源极区或漏极区的凹槽（例如图2中所示的凹槽202）中沉积锗硅膜层，其中该锗硅膜层包括基板上沉积的第一锗硅膜层（例如图2中的低浓度锗硅膜层206）和所述第一锗硅膜层上外延生长以填充该凹槽的第二锗硅膜层（例如图2中的高浓度锗硅膜层207），且该源极区或漏极区的凹槽的侧边具有栅极（例如图2中的栅极203）；

步骤102：在上述步骤101所形成的结构的表面上沉积一盖层（例如图2中所示的盖层209-1和209-2）；以及

步骤103：在氯化氢气体的气氛中进行化学烘烤。

较佳地，该方法100可以在步骤103之后进一步包括：

步骤104：将上述步骤102和步骤103重复执行一次或多次。

以下结合图2a～图2e来更详细地讨论本发明的减少锗硅源漏区外延工艺中的颗粒缺陷的方法100。

图2a示出了执行本发明方法的步骤101之后所形成的半导体结构200。如图所述，半导体基板201上形成有源极区或漏极区的凹槽202。该半导体基板201优选为硅基板。该凹槽202的侧边具有栅极203。该栅极203优选是多晶硅栅极。栅极203的周围形成有侧墙204。较佳地，在该实施例中，侧墙204包括SiN构成的第一部分204-1以及SiO₂构成的第二部分204-2。当然，本发明的侧墙204并不限于由上述材料和结构所构成。此外，在侧墙204的上方形成有硬掩模205。较佳地，该硬掩模205可以由SiN或者氧化物构成。

在步骤101中，在半导体基板201上的源极区或漏极区的凹槽202中沉积锗硅膜层。特别是，首先，在基板201上沉积的低浓度锗硅膜层206，即上述的第一锗硅膜层，该低浓度锗硅膜层206用作SiGe种子层。接着，再在该低浓度锗硅膜层206上沉积的高浓度锗硅膜层207，即上述的第二锗硅膜层。较佳地，在该步骤101中，利用GeH₄和SiH₄来沉积低浓度锗硅膜层和/或高浓度锗硅膜层。另一方面，在该步骤101中，沉积高浓度锗硅膜层的沉积温度优选被控制在300℃至900℃之间。

如以上已讨论过的，在执行步骤101之后，锗硅会由于非选择性而生长于SiN或者氧化物的硬掩模205的顶部，从而形成一些球状锗硅缺陷208。

图2b示出了执行本发明方法的步骤102之后所形成的半导体结构200。如上所述，步骤102将图2a所述的半导体结构200的表面上进一步沉积一盖层，其中该盖层是一硅盖层。根据本发明的一个较佳实施例，沉积硅盖层的沉积温度可以被控制在300℃至900℃之间。硅盖层的作用例如是为后续在源、漏极区上方生长金属硅化物以降低源、漏极电阻的工艺提供高质量的硅晶格结构。

如图2b所示，形成于锗硅膜层207上的硅盖层被标记为209-1，且沉积于球状锗硅缺陷208上的硅盖层被标记为209-2。

现在转到图2c，该图示出了执行本发明方法的步骤103之后所形成的半导体结构200。

如上所述，步骤103将执行步骤102后所得到的结构置于氯化氢气体的气氛中进行化学烘烤。氯化氢气体作为刻蚀材料会刻蚀硅盖层209-1和209-2。如图2c所示，在步骤103的该过程之后，一方面会完全去除沉积于球状锗硅缺陷208上的硅盖层209-2，另一方面也会去除形成于锗硅膜层207上的硅盖层209-1的大部分。上述刻蚀程度不同的原因主要在于：本发明的发明人创造性地发现由于沉积于球状锗硅缺陷208上的硅晶格不完整且存在大量缺陷因此其氯化氢（HCl）的蚀刻速率相对较快。且，在蚀刻完沉积于球状锗硅缺陷208上的硅盖层209-2之后，该氯化氢气体就会进一步蚀刻球状锗硅缺陷208，例如图2c中的球状锗硅缺陷208相比图2b中的明显变小。因此，利用上述原理，就可以通过将上述步骤102和步骤103重复若干次来完全去除不期望的球状锗硅缺陷208。

此外，在该步骤103中，氯化氢气体的流速优选为2标况毫升每分（sccm）至1标况升每分（slm）之间，且烘烤温度优选被控制在300℃至900℃之间

图2d和图2e示出了步骤102和步骤103的一次重复的情况。

图2d示出了重复执行一次步骤102后所形成的半导体结构200。其中，在半导体结构200的表面上进一步沉积硅盖层，从而在锗硅膜层207上加厚硅盖层209-1并在球状锗硅缺陷208上形成新的硅盖层209-2。

接着，图2e示出了重复执行一次步骤103后所形成的半导体结构200。如图2e所示，经氯化氢气体的化学烘烤，该半导体结构200中已完全去除了硅盖层209-2，而仅保留锗硅膜层207上的部分硅盖层209-1。最后，待该硅盖层209-1达到其厚度目标后就可以结束本发明的上述方法。

因此，根据图2a-图2e所示的实施例，就可以获得期望的半导体结构200。当然，本发明并不限制重复的次数，比如步骤104中的N可以是0-10之间的任何一个任一自然数，只要能够使得最终获得的半导体结构200中已充分去除不期望的球状锗硅缺陷208即可。

此外，根据本发明的一个优选实施例，在上述的步骤101之前，本发明的方法还可以包括在氢气和氯化氢气体的气氛中进行烘烤以去除该硅基板的表面上的氧化物的步骤。

综上所述，本发明通过对整个锗硅源漏区外延工艺中的材料和工艺特性的有效利用，可以彻底消除该外延工艺过程中产生的不期望的球状锗硅缺陷，提高产品良率和生产效率，降低产品成本。

本领域技术人员可显见，可对本发明的上述示例性实施例进行各种修改和变型而不偏离本发明的精神和范围。因此，旨在使本发明覆盖落在所附权利要求书及其等效技术方案范围内的对本发明的修改和变型。

Claims

1.一种减少锗硅源漏区外延工艺中的颗粒缺陷的方法，包括：

b.在上述步骤a所形成的结构的表面上沉积一盖层，所述盖层仅覆盖所述第二锗硅膜层和所述颗粒缺陷；以及

c.在氯化氢气体的气氛中进行化学烘烤。

2.如权利要求1所述的方法，其特征在于，在所述步骤c之后，该方法进一步包括：

d.将上述步骤b和步骤c重复执行一次或多次。

3.如权利要求1所述的方法，其特征在于，所述第一锗硅膜层是低浓度锗硅膜层且所述第二锗硅膜层是高浓度锗硅膜层，

其中，在所述步骤a中，利用GeH₄和SiH₄来沉积所述高浓度锗硅膜层。

4.如权利要求1所述的方法，其特征在于，所述栅极是多晶硅栅极，且所述半导体基板为硅基板。

5.如权利要求4所述的方法，其特征在于，在所述步骤a之前，该方法还包括：在氢气和氯化氢气体的气氛中进行烘烤，以去除所述硅基板的表面上的氧化物。

6.如权利要求1所述方法，其特征在于，所述栅极的周围形成有侧墙且所述栅极的上方形成有硬掩模，

其中，通过所述步骤b～c去除沉积高浓度锗硅膜层的过程中在所述硬掩模的顶部上形成的球状锗硅颗粒。

7.如权利要求6所述的方法，其特征在于，所述硬掩模为SiN或者氧化物。

8.如权利要求3所述的方法，其特征在于，在所述步骤a中，沉积高浓度锗硅膜层的沉积温度被控制在300℃至900℃之间。

9.如权利要求1所述的方法，其特征在于，所述盖层是硅盖层，且在所述步骤b中，沉积硅盖层的沉积温度被控制在300℃至900℃之间。

10.如权利要求1所述的方法，其特征在于，在所述步骤c中，氯化氢气体的流速为2标况毫升每分至1标况升每分之间，且烘烤温度被控制在300℃至900℃之间。