JP2018515914A - 三次元デバイスの製造方法 - Google Patents

三次元デバイスの製造方法 Download PDF

Info

Publication number
JP2018515914A
JP2018515914A JP2017554479A JP2017554479A JP2018515914A JP 2018515914 A JP2018515914 A JP 2018515914A JP 2017554479 A JP2017554479 A JP 2017554479A JP 2017554479 A JP2017554479 A JP 2017554479A JP 2018515914 A JP2018515914 A JP 2018515914A
Authority
JP
Japan
Prior art keywords
fin
fin structure
ions
substrate surface
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017554479A
Other languages
English (en)
Other versions
JP6853184B2 (ja
JP2018515914A5 (ja
Inventor
スン シユー
スン シユー
ヨシダ ナオミ
ヨシダ ナオミ
コロンボー ベンジャミン
コロンボー ベンジャミン
エル ゴスマン ハンス‐ヨアヒム
エル ゴスマン ハンス‐ヨアヒム
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド, ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2018515914A publication Critical patent/JP2018515914A/ja
Publication of JP2018515914A5 publication Critical patent/JP2018515914A5/ja
Application granted granted Critical
Publication of JP6853184B2 publication Critical patent/JP6853184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、三次元デバイスの製造方法に関する。この方法は、基板面から垂直に延在し、基板面に対して平行なフィン軸線を有するフィン構造の拡張領域の端面にイオンを指向させるステップを含む。この場合、イオンは、基板面に垂直であり、かつフィン軸線に対して平行な平面内に延在する軌道を有し、フィン構造の一部は、チャネル領域を画定するゲート構造によって被覆されるが、端面はゲート構造によって被覆されない。

Description

本発明は、三次元デバイス構造に関するものであり、特に、三次元デバイスのドーピング技術に関する。
現代では、プレーナー型トランジスタの性能を高めるために、三次元トランジスタデバイスが利用されている。フィンＦＥＴデバイスやｈＧＡＡＦＥＴ等のデバイスは、シリコンウェーハ等の基板面から垂直に延在するフィン状の半導体領域から形成される。そのようなデバイスにおいて隣接するフィンは相互に近接して詰め込まれており、ポリシリコン層およびマスキング層を含む特別層を考慮したフィン構造の高さ対フィン構造の間隔の比は、処理の一段階において約１０：１である。このような環境下において、フィン構造のソース／ドレインまたはソース／ドレイン拡張領域をインプラントするのは困難である。なぜなら、所与のフィン構造の表面に指向されるイオンは、隣接するフィンによって遮られるからである。
これらおよび他を考慮して、本発明を提供する。
一実施形態において、三次元デバイスの製造方法は、基板面から垂直に延在し、基板面に対して平行なフィン軸線を有するフィン構造の拡張領域の端面にイオンを指向させるステップを含み、この場合、イオンは、基板面に垂直であり、かつフィン軸線に対して平行な平面内に延在する軌道を有し、フィン構造の一部は、チャネル領域を画定するゲート構造によって被覆されるが、端面はゲート構造によって被覆されない。
別の実施形態において、三次元デバイスの製造方法は、基板面から垂直に延在し、相互に平行であり、基板面に対して平行なフィン軸線を有する複数のフィン構造を形成するステップと、フィン構造の一部を被覆し、所与のフィン構造の露出領域を画定するゲート構造を形成するステップと、ゲート構造によって被覆されない端面を有するフィン構造の拡張領域が形成される露出領域の少なくとも一部を取り除くステップと、基板面に対して垂直かつフィン軸線に対して平行な平面内に延在する軌道を有するイオンを端面に指向させるステップと、を含む。
更なる実施形態において、マルチゲート型トランジスタにおけるソース／ドレイン領域の製造方法は、基板面から垂直に延在する複数のフィン構造を形成するステップを含み、該フィン構造は相互に平行であって、基板面に対して平行なフィン軸線を有しており、少なくとも単結晶シリコンを含む。この方法は、更に、フィン構造の一部を被覆するゲート構造を形成するステップを含み、該ゲート構造は、所与のフィン構造の露出領域を画定する。この方法は、ソース／ドレイン拡張インプラントを実施する前に、少なくとも一部の露出領域を取り除くステップも含むことができ、フィン構造の拡張領域は、ゲート構造によって被覆されない端面を有するように形成する。
図１Ａは、本発明の実施形態によるデバイスの一製造段階における側面図である。図１Ｂは、図１Ａのデバイスの他の製造段階における側面図である。図１Ｃは、図１Ａおよび図１Ｂのデバイスの更に他の製造段階における側面図である。図１Ｄは、図１Ｃに示す段階における、図１Ａ〜図１Ｃのデバイスの端部斜視図である。 図２Ａは、本発明の更なる実施形態によるデバイスの一製造段階における側面図である。図２Ｂは、図２Ａのデバイスの他の製造段階における側面図である。図２Ｃは、図２Ａおよび図２Ｂのデバイスの更に他の製造段階における側面図である。図２Ｄは、図２Ｃに示す段階における、図２Ａ〜図２Ｃのデバイスの端部斜視図である。 本発明の多様な実施形態によるデバイスを製造するための例示的なプロセスフローチャートである。 本発明の更なる実施形態による例示的なプロセスフローチャートである。
以下に、本発明を、いくつかの実施形態を示す添付図面を参照して更に詳述する。しかしながら、本発明の主題は、多くの異なる形態で具体化することが可能であり、本明細書に示す実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本発明を完全かつ完璧に、更には当業者に対して本発明の範囲を充分に伝えられるように提供されるに過ぎない。図面において、同様の要素は同様の参照符号によって参照する。
本明細書に記載の実施形態は、マルチゲート金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む三次元デバイスを形成するための新規の処理およびデバイス構造を提供する。「マルチゲート型トランジスタ」または「マルチゲートＭＯＳＦＥＴ」とは、トランジスタのチャネル領域が基板面から延在することで、ゲートによって接触するための複数の側面を設けた三次元デバイスの種類を表す。マルチゲートＭＯＳＦＥＴの例は、フィンＦＥＴデバイスまたはｈＧＡＡ ＦＥＴデバイス、および垂直チャネルＦＥＴデバイスを含む。マルチゲートＭＯＳ ＦＥＴの特徴は、半導体チャネルの多様な異なる側面上に形成される所与のゲート構造にあり、この場合、半導体チャネルは、フィン構造内に形成される。従って、ゲーティングがチャネルの上面のみから実施される平面型ＭＯＳＦＥＴとは対照的に、ゲート構造は、チャネルを多様な側面からゲートするよう作動する。多様な実施形態により、ソース／ドレイン拡張（ＳＤＥ）領域、ソース／ドレイン（Ｓ／Ｄ）領域、および三次元電界効果トランジスタの隣接する領域等のトランジスタ特性の改善されたドーピングが容易となる。
図１Ａ〜図１Ｃは、本発明の実施形態による、異なる製造段階におけるデバイス１２０の側面図を示す。図１Ｄは、図１Ｃに示す段階における、図１Ａ〜図１Ｃのデバイスの端部斜視図である。図１Ａに示すように、フィン構造１０２は、基板１００上に配置する。フィン構造１０２は、いくつかに実施例において、単結晶シリコン等の結晶性材料を含む。フィン構造１０２は、基板１００の基板面（Ｘ−Ｙ面）から垂直に延在する。図１Ａに示す構成の段階において、ゲート構造１０４もフィン構造１０２上に配置する。いくつかのケースにおいて、ゲート構造１０４は、後続の処理段階において交換されるダミーゲートであってもよい。図１Ｄにより明白に示すように、複数のフィン構造１０２は、相互に平行に配置し、また図示するデカルト座標系におけるＸ軸に対して平行に（かつ基板面Ｐに対して平行に）延在するフィン軸線を有することができる。フィン軸線は、形成されるトランジスタデバイスにおけるＳ／Ｄ領域の間の電流の方向に対して平行であることができる。図１Ａに更に示すように、側壁１０６は、ゲート構造１０４に沿って形成し、ゲート構造１０４（および側壁１０６）は、露出領域１１８から分離することでフィン構造１０２を被覆する。
既知のデバイス製造技術において、Ｓ／Ｄ領域およびＳＤＥ領域は、イオンをインプラントされることで、チャネルの対向側面上にソース領域およびドレイン領域を形成するための、目標とするレベルのドーパントを案内することができる。チャネル（図示せず）は、ゲート構造１０４の少なくとも一部によって被覆されたフィン構造の一部に形成することができる。ドーパントをそのようなＳ／Ｄ領域またはＳＤＥ領域に案内するため、既知の技術により、イオンを図１Ａに示すようなデバイス構造内にインプラントすることができ、この場合、イオンの軌道はＹ−Ｚ面内にある。この既知のアプローチにおいては、Ｘ−Ｚ面にあるフィン構造１０２の側面１２２に衝突するために、イオンをＺ軸に対して低い入射角度でインプラントする。いくつかの既知の技術においては、Ｚ方向に沿ったフィン構造１０２の高さおよびＹ方向に沿ったフィン構造１０２の狭い間隔のおかげで、イオンは、側面１２２に向けて、Ｚ軸に対して約７°または７°未満の角度で指向される。
本発明の多様な実施形態によれば、革新的な技術により、前述したアプローチを改善する。この新規かつ革新的な技術を図１Ｂおよび図１Ｃに例示する。図１Ｂにおいて、露出領域１１８の一部は、フィン構造１０２から取り除かれる。この実施例において、フィン構造１０２は、少なくとも基板１００にエッチングされてもよい。この実施例は、そのような状況に限定されるものではない。
フィン構造１０２が図１Ｂに示すようにエッチングされると、端面１２６を有する拡張領域１２４が形成される。フィン構造１０２の一部は、ゲート構造１０４によって被覆され、チャネル領域１２９を画定する。
端面１２６は、この処理段階において、フィン構造１０２の端面を形成し、ゲート構造１０４または側壁１０６によって被覆されない表面を代表する。同様に、フィン構造１０２の対向端部において、拡張領域１２４としても示される第２拡張領域が形成される。フィン構造１０２のこの対向端部において、拡張領域は、ゲート構造１０４または側壁１０６によって被覆されない端面１２７を有する。図示するように、端面１２６および端面１２７は、Ｙ−Ｚ面に対して平行に配置することができる。
次に、図１Ｃを参照すると、露出領域１１８がエッチングされ拡張領域１２４を形成した後、イオン１１２は、拡張領域１２４に指向させる。特に、イオン１１２は、端面１２６および端面１２７に指向させる。イオン１１２は、一インプラントプロセスまたは複数のインプラントプロセスにおいて、拡張領域１２４内にインプラントされ、ソース／ドレイン拡張（ＳＤＥ）ドーピングインプラントとしての役割を果たし、更に、例えば、「ハロ」ドーピング用イオンとしての役割を果たす。この実施形態において、イオン１１２は、Ｘ−Ｚ面内における軌道に沿って指向させるが、この場合、Ｘ−Ｚ面は、Ｘ−Ｙ面に対して平行である基板面Ｐに対して垂直である。端面１２６および端面１２７は、Ｙ−Ｚ面に対して平行である。従って、イオン１２２の軌道は、端面１２６の平面および端面１２７の平面に対して垂直な平面内に配置することができる。イオン１１２は、非ゼロ入射角度を形成する軌道も有することができ、これは、基板面Ｐに垂直１３０に対する入射角度θとして示す。図Ｃに示すように、イオン１１２は、一インプラントプロセスにおいて、端面１２６に対して＋θの角度で指向させ、第２のインプラントプロセスにおいて、端面１２７に対して−θの角度で指向させることができる。イオン１１２がドーパントイオンである一実施例において、イオンは、端面１２６を通じてインプラントされると、第１ソース／ドレイン拡張を形成し、端面１２７を通じてインプラントされると、第２ソース／ドレイン拡張を形成することができる。２つのソース／ドレイン拡張は、フィン構造１０２を通じてＸ軸に沿って延在するチャネルの対向端部を画定する２つのジャンクションを形成することができる。図１Ａ〜図１Ｃに示す操作に続いて、ソース／ドレイン領域は、露出領域１１８内に再成長させることができる。角度−θおよび角度＋θは、同一の大きさまたは異なる大きさを有することができることに留意されたい。
図１Ａ〜図１Ｃに示すアプローチの利点として、イオン１１２を、フィンＦＥＴ構造またはｈＧＡＡＦＥＴ構造における既知の処理よりも大きい入射角度θにて提供する能力が挙げられる。既知のアプローチにおいて、デバイス構造内へのＳＤＥインプラントは、例えば、図１Ａに示す段階において実施することができる。最大傾斜角は、角度θｃｒｉｔとして画定され、入射イオン１１２は、端面１２６の底部に到達することができる一方、隣接する構造１１６の頂部によって遮られない。最大傾斜角は、θｃｒｉｔ＝アークタンジェント（＜側壁１０６を含む、隣接する構造１１６とゲート構造１０４との間のＸ軸に沿った距離Ｓ＞／＜高さｈＴ，フィン構造１０２の底部からゲート構造１０４の頂部までのゲート全高＞）として、またはより簡素には（Ｓ／ｈＴ）として計算することができる。図１Ｃに示すように、この距離Ｓは、端面１２６と隣接する構造１１６との間のＸ軸に沿った距離を代表する。図１Ａ〜図１Ｃに示すアプローチにおいては、隣接する構造１１６は、ゲート構造１０４の下に配置されるフィン構造１０２と同一のフィンストリング上に配置される故、同極性を有することに留意されたい。従って、隣接する構造１１６は、イオンの拡張領域１２４内へのインプラントが実施されるとき、レジスト等のマスクを有しない。比較すると、フィン構造１０２の側面１２２内へのＳＤＥインプラントが実施される既知のアプローチにおいては、Ｙ−Ｚ面内において傾斜して入射するイオン１１２は、隣接するフィン構造１０２をクリアしなければならない（図１Ｄ参照）。隣接するフィン構造１０２は、相互に異極性を有する場合が多いため、隣接するフィンにインプラントする場合、第１フィンはマスクによって保護される（図示せず）。イオンがＹ−Ｚ面において傾斜を有し、フィン構造１０２の側面１２２内にインプラントされる既知のインプランテーションにおけるアプローチθｃｒｉｔをより小さくするため、このマスクの厚さは、前述したθｃｒｉｔ用の方程式における分母に追加することによって考慮すべきである。特定の実施例では、７ｎｍのテクノロジーノードにおいて、イオン１１２は、１０°〜１２°の入射角度で、特に、方向１３０に対して１２°の入射角度で端面１２６に指向される。対照的に、同一のテクノロジーノードのための既知の技法に従って、フィン構造の側面において指向される際のイオンの最大角度は、７°である。
それと比較して、所与の傾斜角度において、既知のアプローチを利用してインプラントされたイオンは、Ｙ−Ｚ面において傾斜しており、フィン構造１０２の側面１２２内に入射し、また、露出領域１１８におけるフィン構造１０２の頂面１３２にインプラントされる。頂面１３２のための入射角度は、傾斜角度θによって表され、フィン構造１０２の側面１２２に関しては、入射角度は９０−θとして表すことができる。この差異は、フィン構造１０２の側面１２２よりも頂面１３２内にインプラントされる有効量をより多くする結果となり、ドーパントの容積濃度をより高くし、かつインプラント中およびフィンの頂部領域における後続の熱処理中に、ドーパントがチャネル内により横方向へ突き抜けることに繋がる。対照的に、イオン１１２を端面１２６内に、Ｘ−Ｚ面に傾斜して指向させることにより、イオンが端面１２６の高さｈに沿ってどこで衝突するかに関わらず同一の入射角度を付与することで、ジャンクションの平坦度がより良好となる。
図２Ａ〜図２Ｃは、本発明の付加的な実施形態による、異なる製造段階におけるデバイス２２０の側面図を示す。図２Ｄは、図２Ｃに示す段階における、図２Ａ〜図２Ｃのデバイスの端部斜視図を示す。図２Ａに示すように、フィン構造２００は、基板１００上に配置する。いくつかの実施例において、フィン構造２００は、少なくとも３層等の、複数の異なる半導体層から構成される。いくつかのケースにおいて、少なくとも１層は、第１半導体材料を含み、少なくとも１層は、第２半導体材料を含む。一実施例において、第１半導体層２０２は、第２半導体層２０４と互い違いにすることができる。一実施例において、第１半導体層２０２は単結晶シリコンであり、第２半導体層２０４は単結晶シリコン：ゲルマニウムである。フィン構造２００は、当技術分野において既知のように、層２０２または層２０４を各層（層２０４または層２０２）に対して選択的にエッチングすることによって、ｈＧＡＡデバイス構造（ｈＧＡＡＦＥＴ構造）を形成するための基部として資する。その他の点では、フィン構造２００の処理は、図１Ａ〜図１Ｄに関連して上述したように進められる。従って、拡張領域２２４の端面２２６および端面２２７は、イオンがＹ−Ｚ面内でフィン構造２００の側面に向けて指向される既知の技術によって達成可能であるよりもより大きな入射角度θで、イオン１１２をインプラントすることができる。
図１Ａ〜図２Ｃの実施形態において、イオンをフィン構造の端面内に指向させる能力により、イオンをフィン構造の側壁内に指向させる既知の技術のアプローチとは対照的に、より均一なドーピングをもたらし得る。（イオンがＸ−Ｚ面内にある）図１Ａ〜図２Ｃによって全体的に示されるアプローチを利用するフィン構造において、ソース／ドレイン拡張インプラントを実施し、イオンをフィン側壁内に指向させる（イオンがＹ−Ｚ面内にある）、従来のソース／ドレイン拡張イオンインプラントプロセスを実施するシミュレーションを行った。その結果、本発明の技術によって形成されるソース／ドレイン拡張領域の間のジャンクションは、従来のアプローチと比較してより均一であった。更に、デバイス内の実効チャネル長（Ｌｅｆｆ）の変動は、本発明による方が従来のアプローチと比較してより小さい。これは、端面が（Ｙ−Ｚ面において）ソース／ドレイン拡張インプラントによって生成される、目的とするジャンクションに対して平行に配置される端面１２６または端面１２７内に、イオンを直接的にインプラントすることから部分的に生じるものである。この方法において、インプラントされるイオンは、端面１２６および端面１２７に亘り均一に分配され、端面１２６および端面１２７に対してより均一な深度にてインプラントすることができる。
図３は、本発明の多様な実施形態による、デバイスを製造するための例示的なプロセスフロー３５０を示す。例示的なプロセスフロー３５０は、例えばｈＧＡＡトランジスタを製造するために採用される一部の操作を代表する。第１操作２９０において、ポリシリコン堆積に続いて化学的機械研磨（ＣＭＰ）を行う。操作２９２においては、堆積されたポリシリコンにリソグラフィーを適用してゲートパターンを画定する。操作２９４においては、エッチングを施してゲート構造を画定する。図３に示す後続の操作において、従来の順序は、操作３００のＳＤＥスペーサ堆積およびエッチング、操作３０２のＳＤＥインプラント／ハロインプラント、操作３０４のエピタキシャルスペーサ堆積およびエッチング、操作３０６の凹部エッチング、並びに操作３０８の隆起したソース／ドレインエピタキシャル堆積によって代表される。上述したように、そのような従来の順序においては、操作３０２においてイオンをフィン構造の側壁に、例えば７°等の比較的低い角度で指向させる必要がある。続いて、操作３０６の凹部エッチング中、フィンの露出領域をエッチング除去することにより、操作３０８における隆起したソース／ドレインの成長が可能となる。本発明の一実施形態によれば、新しい操作順序が操作３００、操作３０４、操作３０６、操作３０２、および操作３０８の順に進むように、操作３０２を移動することができる。更に、操作３０２は、上述したように、イオンをフィン構造の端面に向けて、例えば１２°等の比較的大きな角度で指向させる必要がある。
図４は、本発明の付加的な実施形態による、別の例示的なプロセスフロー４００を示す。ブロック４０２においては、基板面から垂直に延在し、相互に対して平行であり、かつフィン軸線を有する複数のフィン構造を形成する。異なる実施形態においては、フィン構造は、単結晶シリコンまたは複数の異なる半導体層から形成されてもよい。一実施例において、フィン構造の第１半導体層は、第２半導体層と互い違いにすることができる。一実施例において、第１半導体層は単結晶シリコンであり、第２半導体層は単結晶シリコン：ゲルマニウム合金であることができる。
ブロック４０４においては、フィン構造の一部を被覆し、所与のフィン構造の露出領域を画定するゲート構造を形成する。
ブロック４０６においては、拡張領域がゲート構造によって被覆されていない端面を有するように形成された露出領域の一部を取り除く。
ブロック４０８においては、基板面に対して垂直であり、また端面に対して垂直であり、かつフィン軸線に対して平行な平面内に延在する軌道を有するイオンを拡張領域に指向させる。
この実施形態によって提供される利点は、既知のアプローチと比較して、インプラントされるフィン表面に対するより大きい入射角度でのソース／ドレイン拡張ドーピングのために、イオンをフィン構造内にインプラントする能力を含む。例えば、隣接する構造が同極性を有する所与のフィンストリングに沿ってインプラントを実施するため、インプラントされる同一のフィンストリング上のフィン構造に隣接する構造上に抵抗は生じない。これにより、従来のアプローチにおいて採用される、７°等のよりすれすれの入射角度とは対照的に、イオンはフィン表面により均一に突き抜けることができる。別の利点として、ドーパントをフィン構造内により均一に指向させる能力が挙げられる。なぜなら、ドーパントは、イオンにより均一に「照射」されるフィン構造の断面を代表する端面全体にインプラントされ得るからである。結果として、この実施形態は、従来のアプローチとは対照的に、より平坦なジャンクションを形成することができる。
本発明は、本明細書に記載の特定の実施形態によって範囲を限定されるものではない。実際に、本発明の他の多様な実施形態および本発明に対する修正は、本明細書に記載の開示に加えて、前述の記載や添付図面から当業者において自明である。従って、そのような他の実施形態および修正は、本発明の範囲内である。更に、本発明は、特定の実施状況下で、特定の環境で、特定の目的のために記載したものであるが、当業者は、その有用性が本明細書での開示に限定されず、本開示は、多くの環境下において、多くの目的のために、有用に実施することができることを認識されよう。従って、添付の特許請求の範囲は、本明細書に記載したように、本開示の全容および精神から見て解釈すべきである。

Claims (15)

  1. 三次元デバイスの製造方法であって、
    基板面から垂直に延在し、前記基板面に対して平行なフィン軸線を有するフィン構造の拡張領域の端面にイオンを指向させるステップを含み、
    前記イオンは、前記基板面に垂直であり、かつ前記フィン軸線に対して平行な平面内に延在する軌道を有し、
    前記フィン構造の一部は、チャネル領域を画定するゲート構造によって被覆され、かつ
    前記端面は、前記ゲート構造によって被覆されない、方法。
  2. 請求項１に記載の方法であって、前記フィン構造は、単結晶シリコンを含む、方法。
  3. 請求項１に記載の方法であって、前記フィン構造は、少なくとも３つの層を備え、少なくとも一層はシリコンを含み、かつ少なくとも一層はシリコン：ゲルマニウム合金を含む、方法。
  4. 請求項１に記載の方法であって、前記軌道は、前記基板面に垂直に対して１０°〜１２°の入射角度をなす、方法。
  5. 請求項１に記載の方法であって、前記イオンは、ソース／ドレイン拡張インプラントとして提供される、方法。
  6. 請求項１に記載の方法であって、更に、前記イオンを前記端面内に指向させるステップの後に、前記拡張領域上に隆起したソース／ドレインを形成するステップを含む、方法。
  7. 請求項１に記載の方法であって、前記ゲート構造は、前記フィン構造の露出領域を画定し、更に、前記フィン構造の拡張領域が形成される前記露出領域の一部を取り除くステップを含む、方法。
  8. 三次元デバイスの製造方法であって、
    基板面から垂直に延在し、相互に平行であり、前記基板面に対して平行なフィン軸線を有する複数のフィン構造を形成するステップと、
    前記フィン構造の一部を被覆し、所与のフィン構造の露出領域を画定するゲート構造を形成するステップと、
    前記ゲート構造によって被覆されない端面を有する前記フィン構造の拡張領域が形成される露出領域の少なくとも一部を取り除くステップと、
    前記基板面に対して垂直かつ前記フィン軸線に対して平行な平面内に延在する軌道を有するイオンを、前記端面に指向させるステップと、を含む、方法。
  9. 請求項８に記載の方法であって、前記複数のフィン構造は、単結晶シリコンを含む、方法。
  10. 請求項８に記載の方法であって、前記複数のフィン構造は、少なくとも３つの層を備え、少なくとも一層はシリコンを含み、かつ少なくとも一層はシリコン：ゲルマニウム合金を含み、前記フィン構造は、ｈＧＡＡデバイス構造の一部を含む、方法。
  11. 請求項８に記載の方法であって、前記軌道は、前記基板面に垂直に対して１０°〜１２°の入射角度をなす、方法。
  12. 請求項８に記載の方法であって、三次元デバイスは、複数のフィンストリングを備え、所与のフィンストリングは、所与のフィン構造と、前記フィン構造の端面から距離Ｓだけ分離された隣接する構造とを含み、前記ゲート構造は、高さｈＴによって画定され、前記イオンは、アークタンジェント（Ｓ／ｈＴ）によって画定される入射角度で指向される、方法。
  13. 請求項８に記載の方法であって、前記複数のフィン構造は、フィンＦＥＴデバイスの一部またはｈＧＡＡデバイスの一部を含む、方法。
  14. マルチゲート型トランジスタの製造方法であって、
    基板面から垂直に延在し、相互に平行であり、前記基板面に対して平行なフィン軸線を有し、少なくとも単結晶シリコンを含む複数のフィン構造を形成するステップと、
    前記フィン構造の一部を被覆し、所与のフィン構造の露出領域を画定するゲート構造を形成するステップと、
    ソース／ドレイン拡張インプラントを実施するステップの前に、前記露出領域の少なくとも一部を取り除くステップと、
    を含み、
    前記フィン構造の拡張領域は、前記ゲート構造によって被覆されない端面を有するように形成する、方法。
  15. 請求項１４に記載の方法であって、前記ソース／ドレイン拡張インプラントを実施するステップは、ドーパントイオンを前記端面に指向させるステップを含み、前記ドーパントイオンは、前記基板面に垂直であり、前記フィン軸線に対して平行な平面内に延在する軌道を有し、前記軌道は、前記基板面に垂直に対して非ゼロの入射角度をなし、前記ドーパントイオンは、前記フィン構造内にソース／ドレイン拡張を形成する、方法。
JP2017554479A 2015-04-21 2016-04-18 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法 Active JP6853184B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562150632P 2015-04-21 2015-04-21
US62/150,632 2015-04-21
US14/744,881 2015-06-19
US14/744,881 US9748364B2 (en) 2015-04-21 2015-06-19 Method for fabricating three dimensional device
PCT/US2016/028082 WO2016172034A1 (en) 2015-04-21 2016-04-18 Method for fabricating three dimensional device

Publications (3)

Publication Number Publication Date
JP2018515914A true JP2018515914A (ja) 2018-06-14
JP2018515914A5 JP2018515914A5 (ja) 2019-04-11
JP6853184B2 JP6853184B2 (ja) 2021-04-14

Family

ID=57144530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017554479A Active JP6853184B2 (ja) 2015-04-21 2016-04-18 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法

Country Status (6)

Country Link
US (1) US9748364B2 (ja)
JP (1) JP6853184B2 (ja)
KR (1) KR102599874B1 (ja)
CN (1) CN107533960B (ja)
TW (1) TWI719017B (ja)
WO (1) WO2016172034A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714598B2 (en) * 2017-06-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device
US10388745B1 (en) * 2018-03-22 2019-08-20 Varian Semiconductor Equipment Associates, Inc. Structure and method of forming transistor device having improved gate contact arrangement
JP2021192396A (ja) * 2018-09-14 2021-12-16 キオクシア株式会社 集積回路装置及び集積回路装置の製造方法
US11437496B2 (en) * 2020-10-16 2022-09-06 Texas Instruments Incorporated Uniform implant regions in a semiconductor ridge of a FinFET

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012898A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
JP2008053729A (ja) * 2006-08-23 2008-03-06 Interuniv Micro Electronica Centrum Vzw フィンベース半導体素子のドーピング方法
JP2008277416A (ja) * 2007-04-26 2008-11-13 Toshiba Corp 半導体装置
JP2011071235A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
JP2013058740A (ja) * 2011-07-27 2013-03-28 Advanced Ion Beam Technology Inc 代用ソース／ドレインフィンｆｅｔ加工
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
JP2014042021A (ja) * 2012-08-21 2014-03-06 St Microelectron Inc 最外フィンの外側表面上のエピタキシャル成長バリアを含むマルチフィンｆｉｎｆｅｔ装置及び関連方法
JP2014531769A (ja) * 2011-09-30 2014-11-27 インテル・コーポレーション 非プレーナ型トランジスタのフィン製造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US6794256B1 (en) * 2003-08-04 2004-09-21 Advanced Micro Devices Inc. Method for asymmetric spacer formation
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
US20070298551A1 (en) * 2006-02-10 2007-12-27 Ecole Polytechnique Federale De Lausanne (Epfl) Fabrication of silicon nano wires and gate-all-around MOS devices
US7629603B2 (en) * 2006-06-09 2009-12-08 Intel Corporation Strain-inducing semiconductor regions
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7902000B2 (en) 2008-06-04 2011-03-08 International Business Machines Corporation MugFET with stub source and drain regions
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
JP2012049286A (ja) * 2010-08-26 2012-03-08 Sen Corp 半導体装置の製造方法
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8685825B2 (en) * 2011-07-27 2014-04-01 Advanced Ion Beam Technology, Inc. Replacement source/drain finFET fabrication
CN103021854B (zh) 2011-09-28 2015-09-16 中国科学院微电子研究所 制作鳍式场效应晶体管的方法以及由此形成的半导体结构
US8748940B1 (en) * 2012-12-17 2014-06-10 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
US8927377B2 (en) * 2012-12-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming FinFETs with self-aligned source/drain
KR20150015187A (ko) 2013-07-31 2015-02-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9673277B2 (en) 2014-10-20 2017-06-06 Applied Materials, Inc. Methods and apparatus for forming horizontal gate all around device structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012898A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
JP2008053729A (ja) * 2006-08-23 2008-03-06 Interuniv Micro Electronica Centrum Vzw フィンベース半導体素子のドーピング方法
JP2008277416A (ja) * 2007-04-26 2008-11-13 Toshiba Corp 半導体装置
JP2011071235A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
JP2013058740A (ja) * 2011-07-27 2013-03-28 Advanced Ion Beam Technology Inc 代用ソース／ドレインフィンｆｅｔ加工
JP2014531769A (ja) * 2011-09-30 2014-11-27 インテル・コーポレーション 非プレーナ型トランジスタのフィン製造
JP2014042021A (ja) * 2012-08-21 2014-03-06 St Microelectron Inc 最外フィンの外側表面上のエピタキシャル成長バリアを含むマルチフィンｆｉｎｆｅｔ装置及び関連方法

Also Published As

Publication number Publication date
TWI719017B (zh) 2021-02-21
TW201709286A (zh) 2017-03-01
JP6853184B2 (ja) 2021-04-14
CN107533960B (zh) 2020-10-16
KR102599874B1 (ko) 2023-11-09
US20160315176A1 (en) 2016-10-27
KR20170141726A (ko) 2017-12-26
CN107533960A (zh) 2018-01-02
US9748364B2 (en) 2017-08-29
WO2016172034A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN102446972B (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
TWI696291B (zh) 處理三維元件的方法、處理鰭狀場效電晶體元件的方法及形成鰭狀場效電晶體元件的方法
US11929398B2 (en) FinFET structure and method for manufacturing thereof
US20090001470A1 (en) Method for forming acute-angle spacer for non-orthogonal finfet and the resulting structure
JP2011101002A (ja) ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法
JP6853184B2 (ja) 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法
CN103956338B (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
JP2007103455A (ja) フィン構造の半導体装置及びその製造方法
JP2018515914A5 (ja) 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法
US9660086B2 (en) Fin-shaped field effect transistor
US10586740B2 (en) Method for manufacturing pairs of CMOS transistors of the “fin-FET” type at low temperatures
TWI765298B (zh) 具有分別形成之源極和汲極的電晶體及其形成方法
US10381465B2 (en) Method for fabricating asymmetrical three dimensional device
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
CN105826374B (zh) P型鳍式场效应晶体管及其形成方法
CN107564817B (zh) 一种FinFET器件的制造方法
TWI761010B (zh) 具有非對稱源極與汲極之電晶體
CN105845571B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210311

R150 Certificate of patent or registration of utility model

Ref document number: 6853184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250