CN104392930A - 嵌入式锗硅器件的制作方法 - Google Patents
嵌入式锗硅器件的制作方法 Download PDFInfo
- Publication number
- CN104392930A CN104392930A CN201410697457.2A CN201410697457A CN104392930A CN 104392930 A CN104392930 A CN 104392930A CN 201410697457 A CN201410697457 A CN 201410697457A CN 104392930 A CN104392930 A CN 104392930A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- germanium
- germanium silicon
- manufacture method
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 59
- 238000005516 engineering process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HTCXJNNIWILFQQ-UHFFFAOYSA-M emmi Chemical compound ClC1=C(Cl)C2(Cl)C3C(=O)N([Hg]CC)C(=O)C3C1(Cl)C2(Cl)Cl HTCXJNNIWILFQQ-UHFFFAOYSA-M 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种嵌入式锗硅器件的制作方法，在半导体衬底的源/漏区刻蚀出凹槽以及在凹槽侧壁外延第一锗硅层之后，对第一锗硅层进行高温氧化处理，使得第一锗硅层中的硅被氧化，而锗向第一锗硅层周围的半导体衬底内部移动并形成新的锗硅层，由此使得处理后的第一锗硅层更加接近沟道，从而具有更大的沟道区有效应力，进而提高嵌入式锗硅器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种嵌入式锗硅器件的制作方法。
背景技术
随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。
在半导体器件CMOS沟道区域施加应力可以提高CMOS载流子的迁移率。在制备CMOS的过程中，在CMOS的源漏区进行外延锗硅(e-SiGe)以对衬底的沟道处施加压应力(即采用嵌入式硅锗技术来通过嵌入式的硅锗形成源区或漏区，从而对沟道区施加应力)，使PMOS性能提高，并且对于PMOS，e-SiGe技术是使沟道所受应力提升的最有效的方法。研究发现SiGe越接近沟道就越能施加大的应力，使得PMOS的性能获得更大的提升。
为此，期望提出一种嵌入式锗硅器件制造方法，以使得作为源极/漏极结构的SiGe与栅极边缘尽可能地接近，从而实现更高性能的半导体器件。
发明内容
本发明的目的在于提供一种嵌入式锗硅器件的制作方法，能够使得作为源极/漏极结构的SiGe与栅极边缘尽可能地接近，从而实现更高性能的半导体器件。
为解决上述问题，本发明提出一种嵌入式锗硅器件的制作方法，包括以下步骤：
在一半导体衬底上依次形成栅极介电层、栅极以及围绕在栅极和栅极介电层的两侧的侧墙；
以所述栅极和侧墙为掩膜，刻蚀所述半导体衬底的源/漏区以形成凹槽；
在所述凹槽中外延生长第一锗硅层，所述第一锗硅层至少覆盖在所述凹槽靠近侧墙的侧壁上；
对所述第一锗硅层进行高温氧化处理以调节第一锗硅层与栅极下方边缘的距离，并去除高温氧化处理过程中第一锗硅层上形成的氧化层；
继续在所述凹槽中外延生长第二锗硅层。
进一步的，采用干法刻蚀工艺形成所述凹槽。
进一步的，所述侧墙的宽度大于(埃米)。
进一步的，所述外延生长第一锗硅层的厚度大于。
进一步的，所述外延生长第一锗硅层的锗的浓度大于10％。
进一步的，所述外延生长第一锗硅层的锗的浓度大于25％。
进一步的，所述高温氧化处理的温度高于500℃。
进一步的，所述高温氧化处理的温度为600℃～1000℃。
进一步的，所述凹槽的深度大于(埃米)。
进一步的，所述凹槽的深度为。
进一步的，所述半导体衬底为纯硅衬底或者绝缘体上硅衬底。
与现有技术相比，本发明提供的嵌入式锗硅器件的制作方法，在半导体衬底的源漏区刻蚀出凹槽以及在凹槽侧壁外延第一锗硅层之后，对第一锗硅层进行高温氧化处理，使得第一锗硅层中的硅被氧化，而锗向第一锗硅层周围的半导体衬底内部移动并形成新的锗硅层，由此使得处理后的第一锗硅层更加接近沟道，从而具有更大的沟道区有效应力，进而提高嵌入式锗硅器件的性能。
附图说明
图1是现有的一种嵌入式锗硅器件结构的剖面示意图；
图2是本发明具体实施例的嵌入式锗硅器件的制作方法流程图；
图3A至图3D是图2所示制作方法流程中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面根据图2所示出的制作方法流程图以及图3A至3D所示出的各个阶段的剖面结构示意图描述本发明的嵌入式锗硅器件及其制作方法。半导体器件中往往既有NMOS器件，也有PMOS器件。在CMOS器件中尤其如此。而使用嵌入式硅锗形成的源区或漏区往往用于PMOS器件。因此，在执行下面描述的各个步骤之前，可以用掩模遮蔽要形成NMOS器件的部分，而暴露要形成PMOS器件的部分，从而只在要形成PMOS器件的部分中形成凹槽，并填充嵌入式硅锗。
请参考图2，本发明提出一种嵌入式锗硅器件的制作方法，包括以下步骤：
S1，在一半导体衬底上依次形成栅极介电层、栅极以及围绕在栅极和栅极介电层的两侧的侧墙；
S2，以所述栅极和侧墙为掩膜，刻蚀所述半导体衬底的源漏区以形成凹槽；
S3，在所述凹槽中外延生长第一锗硅层，所述第一锗硅层至少覆盖在所述凹槽靠近侧墙的侧壁上；
S4，对所述第一锗硅层进行高温氧化处理以调节第一锗硅层与栅极下方边缘的距离，并去除高温氧化处理过程中第一锗硅层上形成的氧化层；
S5，继续在所述凹槽中外延生长第二锗硅层。
首先，如图3A所示，在步骤S1中，提供的半导体衬底200为纯硅衬底或者绝缘体上硅衬底，并通过栅极刻蚀工艺在半导体衬底200上形成栅极介电层201和栅极202。接着，可以利用例如化学气相沉积(CVD)的方法在栅极202和栅极介电层201两侧沉积侧墙材料，采用侧墙刻蚀工艺刻蚀以形成侧墙203，其中，侧墙203的宽度可以根据器件产品的栅极侧墙规格要求来制作，优选为大于其材质优选为硅氮化物、硅氧化物等材料，可以是单层结构，还可以为氮化物与氧化物的层叠结构。可选地，在形成栅极202之后并且在形成侧墙203之前，对半导体衬底200进行晕圈(halo)离子注入(未图示)，这有助于控制短沟道效应。
接下来，如图3B所示，在步骤S2中，以栅极202、侧墙203为掩模来刻蚀半导体衬底200的源漏区(即栅极202两侧的区域)以形成凹槽204，刻蚀半导体衬底200的方法可以包括例如反应离子刻蚀(RIE)等的干法刻蚀方法。所述凹槽204的深度大于(埃米)，优选为
然后，请继续参考图3B，在步骤S3中，采用锗硅外延生长工艺在所述凹槽204中外延生长第一锗硅层204a，所述第一锗硅层204a至少覆盖在所述凹槽204靠近侧墙的侧壁上。本实施例中，第一锗硅层204a覆盖凹槽204的底部和侧壁，与凹槽204形状一致，且第一锗硅层204a的厚度大于锗的浓度大于10％，优选为大于25％。
优选的，为了使形成的凹槽尽可能地接近沟道区，后续更好的外延生长SiGe，可以将形成凹槽204之后的半导体衬底200进行热处理，和/或氧化处理，使得半导体衬底200发生回流(reflow)现象(即在远低于熔点的温度下发生的硅原子表面迁移现象)，从而至少改变该凹槽206的接近栅极一侧的侧壁的形状。对半导体衬底200的热处理工艺可以是热退火处理工艺，并在在例如氢气氛或者惰性气体气氛中进行，在加热过程中，半导体衬底200的硅特别会在凹槽204的较大曲率的区域(例如，凹槽204的角)处发生回流。因此，凹槽204的角变圆，凹槽204接近栅极202一侧的边缘朝向栅极一侧移动，且由于半导体衬底200的硅与栅极介电层201之间的接合较强，而与后来形成的侧墙203之间的接合相对较弱，从而使半导体衬底200的硅回流会最终停止在半导体衬底200与栅极介电层201之间的界面处而不会再发生进一步的回流，即使凹槽204接近栅极202一侧的开口边缘位于侧墙203下方，直至与栅极202的侧壁对齐。因此，能够有效且简单地实现后续生长的SiGe与栅极202边缘的最优的接近，即，能够使嵌入SiGe结构接近栅极202一侧的前端与栅极202边缘对齐。
然后，如图3C所示，在步骤S4中，首先，对所述第一锗硅层204a进行高温氧化处理，高温氧化处理的温度大于500℃，优选为600℃～1000℃。在高温氧化处理过程中，第一锗硅层204a中的硅Si被氧化，而锗Ge原子向第一锗硅层204a附近的半导体衬底200内部移动并形成新的锗硅SiGe层，这样处理后，凹槽侧壁的第一锗硅层204a会更加接近沟道(沟道为栅极介电层201下方的半导体衬底区域，对比图3B和3C后发现，图3C中第一锗硅层204a的竖直侧壁边缘更接近沟道区)。其中，可以通过控制高温氧化过程的时间和外延生长第一锗硅层204a的厚度来调节转化后的第一锗硅层204边缘与沟道区的距离，最终可以形成过接合结构(over conversion，即第一锗硅层204a边缘已延伸超过栅极202外侧边缘并进入到栅极介电层201下方)、正接合结构(theoretical conversion，即第一锗硅层204a边缘正好延伸至与栅极202外侧边缘对齐)、部分接合结构(partial conversion，即第一锗硅层204a边缘还未延伸至栅极202外侧边缘)三种结果。本实施例中处理后的第一锗硅层204a为正接合结构。接着，可以先采用湿法腐蚀等氧化层移除工艺来去除高温氧化处理过程中第一锗硅层204a上形成的氧化层，以暴露出高温氧化处理后新形成的锗硅层。湿法腐蚀的溶液可以是氢氟酸。
接下来，如图3D所示，采用锗硅外延生长工艺在凹槽中继续填充第二锗硅层204b，从而形成嵌入式锗硅器件的源极/漏极结构，即，源极/漏极扩展区和源极/漏极区。第一锗硅层204a起到了第二锗硅层外延生长的籽晶层，提高了第二锗硅层204b外延生长的性能，第二锗硅层204b和第一锗硅层204a的锗的浓度可以相同，也可以不同。可选地，在外延生长第二锗硅层204b的同时对其进行原位(in situ)掺杂。在不用离子注入工艺而是通过原位掺杂SiGe形成源漏扩展区的情况下，能够实现超浅结。可选地，在填充第二锗硅层204b之后，进行低温尖峰式快速热退火，从而改善Si/SiGe界面。其他实施例中，填充的第二锗硅层204b不一定要如图3D所示那样与衬底上表面齐平，而是可以高出衬底上表面以形成抬高的源极/漏极结构。
本实施例在源区和漏区均形成凹槽以及嵌入锗硅。而在本发明的其他实施例中，也可以根据本实施例的制作方法，在步骤S2中只刻蚀栅极一侧的半导体衬底形成凹槽以嵌入锗硅，以在半导体衬底的源区或漏区形成嵌入式锗硅。具体制作过程不再赘述。
综上所述，本发明的嵌入式锗硅器件的制作方法，在半导体衬底的源/漏区刻蚀出凹槽以及在凹槽侧壁外延第一锗硅层之后，对第一锗硅层进行高温氧化处理，使得第一锗硅层中的硅被氧化，而锗向第一锗硅层周围的半导体衬底内部移动并形成新的锗硅层，由此使得处理后的第一锗硅层更加接近沟道，从而具有更大的沟道区有效应力，进而提高嵌入式锗硅器件的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种嵌入式锗硅器件的制作方法，其特征在于，包括：
在一半导体衬底上依次形成栅极介电层、栅极以及围绕在栅极和栅极介电层的两侧的侧墙；
以所述栅极和侧墙为掩膜，刻蚀所述半导体衬底的源/漏区以形成凹槽；
在所述凹槽中外延生长第一锗硅层，所述第一锗硅层至少覆盖在所述凹槽靠近侧墙的侧壁上；
对所述第一锗硅层进行高温氧化处理以调节第一锗硅层与栅极下方边缘的距离，并去除高温氧化处理过程中第一锗硅层上形成的氧化层；
继续在所述凹槽中外延生长第二锗硅层。
2.如权利要求1所述的制作方法，其特征在于，采用干法刻蚀工艺形成所述凹槽。
3.如权利要求1所述的制作方法，其特征在于，所述侧墙的宽度大于
4.如权利要求1所述的制作方法，其特征在于，所述外延生长第一锗硅层的厚度大于
5.如权利要求1所述的制作方法，其特征在于，所述外延生长第一锗硅层的锗的浓度大于10％。
6.如权利要求1或5所述的制作方法，其特征在于，所述外延生长第一锗硅层的锗的浓度大于25％。
7.如权利要求1所述的制作方法，其特征在于，所述高温氧化处理的温度高于500℃。
8.如权利要求1所述的制作方法，其特征在于，所述高温氧化处理的温度为600℃～1000℃。
9.如权利要求1或2所述的制作方法，其特征在于，所述凹槽的深度大于
10.如权利要求1或2所述的制作方法，其特征在于，所述凹槽的深度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410697457.2A CN104392930A (zh) | 2014-11-26 | 2014-11-26 | 嵌入式锗硅器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410697457.2A CN104392930A (zh) | 2014-11-26 | 2014-11-26 | 嵌入式锗硅器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104392930A true CN104392930A (zh) | 2015-03-04 |
Family
ID=52610811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410697457.2A Pending CN104392930A (zh) | 2014-11-26 | 2014-11-26 | 嵌入式锗硅器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392930A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247535B2 (en) * | 2004-09-30 | 2007-07-24 | Texas Instruments Incorporated | Source/drain extensions having highly activated and extremely abrupt junctions |
| CN101335207A (zh) * | 2007-06-26 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN101373788A (zh) * | 2007-04-27 | 2009-02-25 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN102104006A (zh) * | 2011-01-17 | 2011-06-22 | 复旦大学 | 一种场效应晶体管的制备方法 |
| CN102623313A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 环状离子注入方法、半导体器件及其制造方法 |
| CN102779752A (zh) * | 2011-05-12 | 2012-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103367151A (zh) * | 2012-03-30 | 2013-10-23 | 中国科学院微电子研究所 | 使源/漏区更接近沟道区的mos器件及其制作方法 |
| CN104008977A (zh) * | 2014-06-12 | 2014-08-27 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
-
2014
- 2014-11-26 CN CN201410697457.2A patent/CN104392930A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247535B2 (en) * | 2004-09-30 | 2007-07-24 | Texas Instruments Incorporated | Source/drain extensions having highly activated and extremely abrupt junctions |
| CN101373788A (zh) * | 2007-04-27 | 2009-02-25 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN101335207A (zh) * | 2007-06-26 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102104006A (zh) * | 2011-01-17 | 2011-06-22 | 复旦大学 | 一种场效应晶体管的制备方法 |
| CN102779752A (zh) * | 2011-05-12 | 2012-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102623313A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 环状离子注入方法、半导体器件及其制造方法 |
| CN103367151A (zh) * | 2012-03-30 | 2013-10-23 | 中国科学院微电子研究所 | 使源/漏区更接近沟道区的mos器件及其制作方法 |
| CN104008977A (zh) * | 2014-06-12 | 2014-08-27 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 潘桂忠: "《MOS集成电路工艺与制造技术》", 30 June 2012, 上海科学技术出版社 * |
| 王占国，陈立泉，屠海令主编: "《信息功能材料手册 上》", 30 June 2009, 化学工业出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230369491A1 (en) | Doping profile for strained source/drain region | |
| US9349588B2 (en) | Method for fabricating quasi-SOI source/drain field effect transistor device | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| CN103956338B (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| CN108022841B (zh) | 半导体装置的制造方法 | |
| US20120286370A1 (en) | Semiconductor device and method for manufacturing the same | |
| US8829575B2 (en) | Semiconductor structure and process thereof | |
| TWI414024B (zh) | 使用原位磊晶生長形成的源極／汲極壓力層 | |
| CN105514161A (zh) | 半导体装置及其制造方法 | |
| CN104409352A (zh) | 嵌入式锗硅器件的制作方法 | |
| CN107658227B (zh) | 源/漏的形成方法以及半导体器件的形成方法 | |
| CN102903636B (zh) | Mos晶体管的制造方法 | |
| CN104392930A (zh) | 嵌入式锗硅器件的制作方法 | |
| CN104409505A (zh) | 嵌入式锗硅器件及其制作方法 | |
| KR102082630B1 (ko) | 핀펫 및 그 제조 방법 | |
| CN105206584A (zh) | 异质沟道槽型栅cmos集成器件及其制备方法 | |
| CN103578987A (zh) | 半导体器件及其制造方法 | |
| US8669616B2 (en) | Method for forming N-shaped bottom stress liner | |
| CN102903635B (zh) | Mos晶体管的制造方法 | |
| CN103378151B (zh) | 一种降低负载效应的硅锗结构及其形成方法 | |
| CN104392956A (zh) | 半导体器件制造方法 | |
| CN104409412A (zh) | 改善sti边缘外延层的性能的方法及对应的半导体结构 | |
| CN103474352B (zh) | 一种无需侧墙制作半导体器件的方法 | |
| CN108807178A (zh) | 半导体结构及其形成方法 | |
| CN102403229A (zh) | 台阶状硅锗源/漏结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150304 |
|
| RJ01 | Rejection of invention patent application after publication |