CN104409412A - 改善sti边缘外延层的性能的方法及对应的半导体结构 - Google Patents

改善sti边缘外延层的性能的方法及对应的半导体结构 Download PDF

Info

Publication number
CN104409412A
CN104409412A CN201410693114.9A CN201410693114A CN104409412A CN 104409412 A CN104409412 A CN 104409412A CN 201410693114 A CN201410693114 A CN 201410693114A CN 104409412 A CN104409412 A CN 104409412A
Authority
CN
China
Prior art keywords
semiconductor substrate
sti
groove
layer
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410693114.9A
Other languages
English (en)
Inventor
周建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410693114.9A priority Critical patent/CN104409412A/zh
Publication of CN104409412A publication Critical patent/CN104409412A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

本发明提供一种改善STI边缘外延层的性能的方法及对应的半导体结构，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；在所述沟槽中填充介质材料，形成STI结构；在所述半导体衬底上形成栅极结构；进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。本发明改善了STI边缘外延层的性能。

Description

改善STI边缘外延层的性能的方法及对应的半导体结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种改善STI边缘外延层的性能的方法及对应的半导体结构。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。
上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是由IBM提出的双轴应力技术(Biaxial Technique)；另一种是由Intel提出的单轴应力技术(Uniaxial Technique)，即SMT(Stress MemorizationTechnology)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能。
目前，对于锗硅外延生长工艺的研究主要集中于如何提高锗硅(SiGe)中锗的浓度，锗的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，锗硅的形状，从U-型发展到Σ-型，Σ-型的锗硅更加接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。
以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供锗硅生长的种子，锗硅沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离结构(STI结构)实现电学隔离，STI结构中使用二氧化硅进行填充，因此在STI结构与有源区边缘，SiGe外延工艺会受到STI结构的影响，STI结构不能够提供足够的硅“种子”，就会出现STI结构的边缘的外延SiGe生长低落甚至缺失。因此，需要改善STI边缘外延层的性能。
发明内容
本发明解决的问题提供一种改善STI边缘外延层的性能的方法及对应的半导体结构，改善了STI边缘外延层的性能。
为解决上述问题，本发明提供一种改善STI边缘外延层的性能的方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；
对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；
沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
在所述沟槽中填充介质材料，形成STI结构；
在所述STI结构之间的半导体衬底上形成栅极结构；
进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；
以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
可选地，所述倾斜角度小于85度。
可选地，所述沟槽刻蚀工艺利用干法刻蚀工艺进行。
可选地，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括：HBr、O2、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。
可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
可选地，所述衬垫氧化层的材质为氧化硅，所述衬垫氮化层的材质为氮化硅，所述介质材料为氧化硅。
可选地，所述衬垫氧化层的厚度为10-90埃，所述衬垫氮化层的厚度为500-900埃。
可选地，包括：
半导体衬底，所述半导体衬底上形成有栅极结构；
沟槽，位于栅极结构两侧的半导体衬底中，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构；
外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；
外延层，设置于所述外延开口中。
可选地，所述倾斜角度小于85度。
可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
与现有技术相比，本发明具有以下优点：
本发明通过改善STI结构的沟槽的倾斜角度，使得该沟槽的倾斜角度较大，可以利用STI结构表面的衬垫氧化层对沟槽两侧的半导体衬底进行保护，使得STI结构的沟槽两侧存留半导体衬底，该存留的半导体衬底可以作为后续外延工艺的“种子”，改善了外延层的生长能力，从而能够在STI结构两侧形成性能良好的外延层。
附图说明
图1是现有技术的SiGe外延工艺的半导体器件的结构示意图。
图2-图3是本发明一个实施例的半导体结构的制作方法剖面结构示意图。
具体实施方式
现有技术在STI边缘外延层的性能需要改善。请参考图1所示的现有技术的SiGe外延工艺的半导体器件的结构示意图。半导体衬底10中形成有STI结构11，相邻的STI结构11之间的半导体衬底10的表面形成有栅氧化层13、位于栅氧化层13上方的多晶硅栅极14、位于多晶硅栅极14两侧的侧墙15、位于栅极结构与STI结构之间的外延层12，所述外延层12利用外延工艺制作。所述半导体衬底10的材质为硅，外延层12的材质为锗硅。以半导体衬底10为基础，进行外延工艺形成外延层12。
由于外延层12利用外延工艺实现，外延工艺需要以硅为基础，因此位于STI结构11中填充的是二氧化硅，因此STI结构11无法满足外延工艺需要，在STI结构边缘附近的区域，会造成STI结构11的边缘外延层生长低落甚至缺失，因此现有的STI边缘的外延层的性能也受到影响。
现有技术的STI结构的沟槽的倾斜角度(所述倾斜角度为沟槽的侧壁与沿垂直于半导体衬底表面的方向的夹角)，所述倾斜角度通常小于5度，并且所述倾斜角度通常是刻蚀工艺自然形成，现有技术中本领域技术人员并不去专门控制该倾斜角度的大小以改善STI结构两侧的外延层的质量。而本发明的发明人发现，改善STI结构的沟槽的倾斜角度，使得该沟槽的倾斜角度较大，可以利用STI结构表面的衬垫氧化层对STI沟槽两侧的半导体衬底进行保护，使得STI结构的沟槽两侧存留半导体衬底，该存留的半导体衬底可以作为后续外延工艺的“种子”，从而能够在STI结构两侧形成性能良好的外延层。
为了解决上述问题，本发明提供一种改善STI边缘外延层的性能的方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；
对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；
沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
在所述沟槽中填充介质材料，形成STI结构；
在所述STI结构之间的半导体衬底上形成栅极结构；
进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；
以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
下面结合附图对本发明的技术方案进行详细说明。请参考图2-图3所示的本发明一个实施例的半导体结构的制作方法剖面结构示意图。
首先，参考图2，提供半导体衬底100。所述半导体衬底100的材质为硅。
然后，在所述半导体衬底100上依次形成衬垫氧化层101和衬垫氮化层102。所述衬垫氧化层101的材质为氧化硅，厚度范围为10-90埃，其可以利用炉管氧化工艺或RTO工艺制作。本实施例中，所述衬垫氧化层101的厚度为50埃，其利用炉管氧化工艺制作。所述衬垫氮化层102的材质为氮化硅，所述衬垫氮化层的厚度为500-900埃。本实施例中，所述衬垫氮化层的厚度为700埃，其可以利用化学气相沉积工艺制作。
接着，仍然参考图2，对所述衬垫氧化层101和衬垫氮化层102进行刻蚀，形成开口，所述开口用于定义沟槽的位置和形状。
然后，继续参考图2，沿所述开口对开口下方的半导体衬底100进行刻蚀工艺，形成沟槽103，所述沟槽103具有朝向栅极140(结合图3)的一侧，所述沟槽103的朝向栅极140的一侧的倾斜角度大于70度。本发明所述的沟槽103的倾斜角度，是指所述沟槽103的侧壁与沿垂直于所述半导体衬底100表面的方向的夹角。作为优选的实施例，所述倾斜角度小于85度。
作为优选的实施例，所述倾斜角度的范围为80-85度，此倾斜角度范围容易通过干法刻蚀工艺形成，并且干法刻蚀工艺的工艺窗口合适，容易工艺控制，而且，在此倾斜角度范围内，后续步骤中沟槽侧壁保留的半导体衬底的厚度能够满足外延工艺的需要。
所述沟槽刻蚀工艺可以利用干法刻蚀工艺进行。
作为一个实施例，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括：HBr、O2、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。所述刻蚀工艺的时间需要根据沟槽的深度来确定。本实施例中，所述刻蚀工艺的时间为30秒。
接着，参考图3，在所述沟槽中填充介质材料，形成STI结构110。所述介质层材料的材质为氧化硅。
然后，去除衬垫氧化层101和衬垫氮化层102，在所述STI结构110之间的半导体衬底100上形成栅氧化层130和位于栅氧化层130上方的栅极结构，所述栅极结构包括；栅极140，其材质为多晶硅；侧墙150，位于栅极140两侧，所述侧墙150的材质为氮化硅。作为一个实施例，在后续还可以在侧墙150的氮化硅层两侧形成氧化硅层-氮化硅层，形成NON结构侧墙结构。
接着，进行刻蚀工艺，去除STI结构110与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留。由于STI结构110的朝向栅极结构一侧具有一定的倾斜角度，在形成外延开口的过程中，位于该栅极结构一侧的半导体衬底能够被保留，保留的半导体衬底在后续能够作为外延工艺的基础。
最后，以沟槽侧壁的半导体衬底100和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层120。作为一个实施例，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
在后续，还需要按照现有的工艺流程在侧墙150两侧形成氧化硅层-氮化硅层，之后进行离子注入在外延层中形成轻掺杂源极/漏极，并形成源极/漏极。
相应地，本发明还提供一种利用所述方法形成的半导体结构，包括：
半导体衬底100，所述半导体衬底100上形成有栅极结构，所述栅极结构包括位于栅极氧化硅层130上的栅极140，位于栅极140两侧的侧墙150；
沟槽，位于栅极结构两侧的半导体衬底100中，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构；
外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；
外延层120，设置于所述外延开口中。
作为一个实施例，所述倾斜角度小于85。作为优选的实施例，所述沟槽的倾斜角度范围为80-85度，此倾斜角度能够保证外延工艺形成外延层所需要的足够的半导体衬底。所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
综上，本发明通过改善STI结构的沟槽的倾斜角度，使得该沟槽的倾斜角度较大，可以利用STI结构表面的衬垫氧化层对沟槽两侧的半导体衬底进行保护，使得STI结构的沟槽两侧存留半导体衬底，该存留的半导体衬底可以作为后续外延工艺的“种子”，改善了外延层的生长能力，从而能够在STI结构两侧形成性能良好的外延层。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种改善STI边缘外延层的性能的方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；
对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；
沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
在所述沟槽中填充介质材料，形成STI结构；
在所述STI结构之间的半导体衬底上形成栅极结构；
进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；
以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。
2.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述倾斜角度小于85度。
3.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述沟槽刻蚀工艺利用干法刻蚀工艺进行。
4.如权利要求3所述的改善STI边缘外延层的性能的方法，其特征在于，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括：HBr、O2、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。
5.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
6.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述衬垫氧化层的材质为氧化硅，所述衬垫氮化层的材质为氮化硅，所述介质材料为氧化硅。
7.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所述衬垫氧化层的厚度为10-90埃，所述衬垫氮化层的厚度为500-900埃。
8.利用权利要求1的方法形成的半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有栅极结构；
沟槽，位于栅极结构两侧的半导体衬底中，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构；
外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；
外延层，设置于所述外延开口中。
9.如权利要求8所述的半导体结构，其特征在于，所述倾斜角度小于85度。
10.如权利要求8所述的半导体结构，其特征在于，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。
CN201410693114.9A 2014-11-26 2014-11-26 改善sti边缘外延层的性能的方法及对应的半导体结构 Pending CN104409412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410693114.9A CN104409412A (zh) 2014-11-26 2014-11-26 改善sti边缘外延层的性能的方法及对应的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410693114.9A CN104409412A (zh) 2014-11-26 2014-11-26 改善sti边缘外延层的性能的方法及对应的半导体结构

Publications (1)

Publication Number Publication Date
CN104409412A true CN104409412A (zh) 2015-03-11

Family

ID=52647028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410693114.9A Pending CN104409412A (zh) 2014-11-26 2014-11-26 改善sti边缘外延层的性能的方法及对应的半导体结构

Country Status (1)

Country Link
CN (1) CN104409412A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161412A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种晶圆边缘产品良率的改善方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294894A1 (en) * 2008-05-28 2009-12-03 International Business Machines Corporation INTEGRATED CIRCUIT HAVING LOCALIZED EMBEDDED SiGe AND METHOD OF MANUFACTURING
CN102315152A (zh) * 2010-07-01 2012-01-11 中国科学院微电子研究所 一种隔离区、半导体器件及其形成方法
US20130069160A1 (en) * 2011-09-15 2013-03-21 International Business Machines Corporation Trench isolation structure
CN103779223A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294894A1 (en) * 2008-05-28 2009-12-03 International Business Machines Corporation INTEGRATED CIRCUIT HAVING LOCALIZED EMBEDDED SiGe AND METHOD OF MANUFACTURING
CN102315152A (zh) * 2010-07-01 2012-01-11 中国科学院微电子研究所 一种隔离区、半导体器件及其形成方法
US20130069160A1 (en) * 2011-09-15 2013-03-21 International Business Machines Corporation Trench isolation structure
CN103779223A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161412A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种晶圆边缘产品良率的改善方法
CN105161412B (zh) * 2015-08-31 2018-01-26 上海华力微电子有限公司 一种晶圆边缘产品良率的改善方法

Similar Documents

Publication Publication Date Title
TWI543232B (zh) 電晶體裝置與其形成方法
US20170243975A1 (en) Doping profile for strained source/drain region
US10109489B2 (en) Method for producing a superjunction device
JP3415459B2 (ja) 半導体装置及びその製造方法
US20140097402A1 (en) Semiconductor structure and method for forming the same
US9543411B2 (en) Lateral double diffusion metal-oxide-semiconductor (LDMOS) transistors and fabrication method thereof
CN110265301B (zh) 半导体结构及其形成方法
US9257327B2 (en) Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation
CN103632973A (zh) 半导体器件及其制造方法
US20160247726A1 (en) Method for fabricating a quasi-soi source-drain multi-gate device
CN105448916A (zh) 晶体管及其形成方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
US20090140374A1 (en) Semiconductor device with improved control ability of a gate and method for manufacturing the same
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN105097527A (zh) 一种FinFET制造方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN107658227B (zh) 源/漏的形成方法以及半导体器件的形成方法
US20150140769A1 (en) Raised source/drain mos transistor and method of forming the transistor with an implant spacer and an epitaxial spacer
CN104409412A (zh) 改善sti边缘外延层的性能的方法及对应的半导体结构
CN104064463B (zh) 晶体管及其形成方法
CN103794499B (zh) 鳍式场效应管及其形成方法
KR20120050311A (ko) 반도체 소자 및 그 제조 방법
CN104393050A (zh) 改善sti边缘外延层的性能的方法及对应的半导体结构
US10381465B2 (en) Method for fabricating asymmetrical three dimensional device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication