CN105161412B - 一种晶圆边缘产品良率的改善方法 - Google Patents
一种晶圆边缘产品良率的改善方法 Download PDFInfo
- Publication number
- CN105161412B CN105161412B CN201510547779.3A CN201510547779A CN105161412B CN 105161412 B CN105161412 B CN 105161412B CN 201510547779 A CN201510547779 A CN 201510547779A CN 105161412 B CN105161412 B CN 105161412B
- Authority
- CN
- China
- Prior art keywords
- product yield
- crystal round
- round fringes
- protective layer
- edge exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 238000001259 photo etching Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 20
- 239000012528 membrane Substances 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 19
- 239000013317 conjugated microporous polymer Substances 0.000 claims abstract description 10
- 210000003643 myeloid progenitor cell Anatomy 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000000717 retained effect Effects 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000007687 exposure technique Methods 0.000 claims description 3
- 210000000170 cell membrane Anatomy 0.000 claims 1
- 229910021645 metal ion Inorganic materials 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009966 trimming Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- IERHLVCPSMICTF-XVFCMESISA-N CMP group Chemical group P(=O)(O)(O)OC[C@@H]1[C@H]([C@H]([C@@H](O1)N1C(=O)N=C(N)C=C1)O)O IERHLVCPSMICTF-XVFCMESISA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910021418 black silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种晶圆边缘产品良率的改善方法，在STI CMP工艺前，在晶圆衬底上增加沉积一介质膜保护层‑研磨停止层‑介质膜保护层的三层膜质结构层，然后进行光刻负胶涂布及晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除，接着去除光刻负胶覆盖区域以外的三层膜质结构层，停止在衬底硅上，然后再进行正常的STI CMP工艺，以在STI硬掩模层去除工艺后，使整个晶圆边缘曝光区域的介质膜保护层得以保留，可避免因Si直接裸露而造成的金属离子污染和深沟槽刻蚀产生的硅刺问题，从而提高了产品良率。
Description
技术领域
本发明涉及微电子领域，更具体地，涉及一种晶圆边缘产品良率的改善方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的。因此,在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。所以，隔离技术是集成电路制造中的一项关键技术。
随着器件向深亚微米发展，在线宽小于0.25μm的半导体晶圆加工工艺中，STI(shallow trench isolation，浅沟槽隔离)被广泛应用。
请参阅图1a～图1c，图1a～图1c是现有的一种STI CMP的工艺流程示意图。现有的一种STI CMP的基本工艺流程包括：如图1a所示，首先，在晶圆基片100上依次沉积垫层氧化膜101、氮化硅硬掩模层102，然后涂敷光刻胶，通过光刻刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层；接着，利用离子刻蚀在场区形成一定深度的沟槽；然后，如图1b所示，进行场区注入，用HDPCVD(高密度等离子体化学气相沉积)工艺沉积氧化硅介质膜保护层103填充沟槽；最后，如图1c所示，用化学机械抛光(CMP)技术去掉表面的氧化硅介质膜保护层103，使晶圆表面平整化，并形成沟槽隔离区和有源区。
在上述的工艺流程中，当光刻胶涂覆后，在晶圆边缘(图示右侧部分)的正反两面都会有光刻胶堆积。边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形，所以需要去除晶圆边缘的光刻胶，称为去边工艺(Edge Bead Remove，EBR)。EBR通常包括化学方法(Chemical EBR)和光学方法(OpticalEBR)。其中，光学方法即晶圆边缘曝光(Wafer Edge Exposure，WEE)，在完成图形的曝光后，用激光曝光晶圆边缘，然后在显影或特殊溶剂中溶解去除。
由于在STI光刻时使用了EBR和WEE，造成晶圆边缘的STI CMP的氮化硅硬掩模层(作为研磨时的停止层)被刻蚀，导致CMP工艺研磨到STI底部，使得晶圆表面露出。如图1c所示，右侧部的部分氧化硅介质膜保护层103已被完全研磨掉，露出下方的硅层。这种情况对于特定产品，会有以下几个缺点：
1.晶圆边缘区域表面的硅裸露出来，如果环境和机台中的金属离子水平较高，并且工艺流程中有高温工艺，会造成晶圆边缘的器件特性失效，特别是对金属离子污染比较敏感的器件，产品良率会有明显下降；
2.对于Power MOS、存储器、MEMS等一些有深硅刻蚀(Deep Silicon Etch)工艺的产品，在大面积裸露区域会有硅刺(black Silicon)缺陷产生。而STI光刻工艺如果不使用去边工艺，又会有Peeling缺陷产生的问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种晶圆边缘产品良率的改善方法，在晶圆边缘的光刻去边区域，可避免因衬底Si直接裸露而造成的金属离子污染和深沟槽刻蚀产生的硅刺问题。
为实现上述目的，本发明的技术方案如下：
一种晶圆边缘产品良率的改善方法，包括：
步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积第一介质膜保护层、研磨停止层、第二介质膜保护层，以形成一三层膜质结构层，然后，进行光刻负胶涂布，并进行第一次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；
步骤S02：去除光刻负胶覆盖区域以外的三层膜质结构层，停止在衬底硅上，然后，去除剩余的光刻负胶；
步骤S03：依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的氮化硅硬掩模层和垫层氧化膜，其中包括进行去除晶圆边缘光刻胶的第二次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一第三介质膜保护层，以进行沟槽填充；
步骤S04：进行STI CMP工艺，以在STI硬掩模层去除工艺后，使整个晶圆边缘曝光区域的第一介质膜保护层得以保留。
优选地，所述第一～第三介质膜保护层的材料为氧化硅。
优选地，所述第一介质膜保护层的厚度为100～10000埃。
优选地，所述研磨停止层的材料为氮化硅或多晶硅。
优选地，所述研磨停止层的厚度为100～5000埃。
优选地，所述第一次晶圆边缘曝光时光刻负胶的设定去边距离与第二次晶圆边缘曝光时光刻胶的设定去边距离之差不超过-0.5mm。
优选地，通过CVD工艺沉积三层膜质结构层。
优选地，步骤S02中，采用干法刻蚀或者湿法刻蚀或者干法、湿法刻蚀的组合去除三层膜质结构层。
优选地，在刻蚀去除三层膜质结构层时，如果最后一步是干法刻蚀，通过增加对衬底的RTA修复步骤，或者对衬底进行炉管氧化，然后湿法去除生成的氧化膜步骤，以消除干法刻蚀时对衬底造成的有源区等离子体损伤。
优选地，通过炉管氧化生成的氧化膜厚度大于50埃。
从上述技术方案可以看出，本发明通过STI CMP工艺前，在衬底晶圆边缘的光刻去边区域生成一层介质膜保护层和研磨停止层，利用STI CMP工艺的选择比使晶圆边缘光刻去边区域的这层介质膜保护层得以保留，避免了因Si直接裸露而造成的金属离子污染所导致的器件失效，并可有效解决深硅刻蚀中的硅刺缺陷，从而提高了产品良率。
附图说明
图1a～图1c是现有的一种STI CMP的工艺流程示意图；
图2是本发明一种晶圆边缘产品良率的改善方法的流程图；
图3a～图3f是本发明一实施例中采用图2的方法的工艺流程示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一种晶圆边缘产品良率的改善方法的流程图；同时，请结合参阅图3a～图3f，图3a～图3f是本发明一实施例中采用图2的方法的工艺流程示意图。如图2所示，本发明的一种晶圆边缘产品良率的改善方法，包括：
如框01所示，步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积第一介质膜保护层、研磨停止层、第二介质膜保护层，以形成一三层膜质结构层，然后，进行光刻负胶涂布，并进行第一次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除。
请参阅图3a，其显示位于靠近晶圆边缘位置的衬底晶圆局部结构。在进行STI CMP工艺之前，首先，在衬底晶圆100上依次沉积一层第一介质膜保护层201、一层研磨停止层202和一层第二介质膜保护层203，从而在衬底100上形成了一个三层膜质结构层201、202、203。
作为一可选的实施方式，第一、第二介质膜保护层201、203可选相同的材料，例如可以采用氧化硅，并可采用例如HDPCVD工艺进行沉积。其中，第一介质膜保护层201的的作用是作为防止金属离子污染和硅刺的介质膜保护层，其厚度可以根据实际需要设定，例如，第一介质膜保护层201的厚度优选为100～10000埃。
第二层的研磨停止层202的作用是作为后续进行STI CMP工艺时的研磨停止层，以保护其下方位于晶圆边缘的第一介质膜保护层201。作为一可选的实施方式，所述研磨停止层202的材料可以采用氮化硅或多晶硅。优选地，所述研磨停止层202的厚度可为100～5000埃。进一步地，可以采用例如PECVD工艺沉积氮化硅或多晶硅研磨停止层202。
请继续参阅图3a。相比传统STI工艺，在本发明的方法中增加了一道去边工艺(Edge Bead Remove，EBR)，即增加采用负胶涂布工艺和边缘曝光(WEE)工艺。方法是通过在三层膜质结构层201、202、203的第二介质膜保护层203上涂布一层光刻负胶105，例如可采用I-line负胶，然后进行第一次晶圆边缘曝光，使晶圆边缘曝光区域(即WEE区域)的光刻负胶105被保留下来，而将晶圆边缘曝光区域以外的光刻负胶105去除掉(图示左侧部分)。
如框02所示，步骤S02：去除光刻负胶覆盖区域以外的三层膜质结构层，停止在衬底硅上，然后，去除剩余的光刻负胶。
请参阅图3b。接着，可通过刻蚀去除光刻负胶105覆盖区域以外的三层膜质结构层201、202、203(图示左侧部分)，停止在衬底硅层100上。从图中可以看出，位于图示右侧的晶圆边缘曝光区域由于有光刻负胶105的保护，在刻蚀时，其下方的三层膜质结构层201、202、203得以保留，而图示左侧的三层膜质结构层201、202、203已被去除，露出下方的衬底硅层100。
作为一可选的实施方式，可采用干法刻蚀或者湿法刻蚀或者干法、湿法刻蚀的组合方式，去除三层膜质结构层201、202、203。在刻蚀去除三层膜质结构层201、202、203时，如果最后一步是干法刻蚀步骤，例如在最后去除第一介质膜保护层201时，采用的是干法刻蚀工艺，则刻蚀时的等离子体气体会接触到硅衬底100表面，这可能会造成衬底中有源区的等离子体损伤。因此，可以增加一步损伤层去除步骤，方法可以是采用对衬底100进行RTA(快速热处理)修复的方式，或者是采用对衬底100进行炉管氧化，然后通过湿法工艺去除其表面生成的氧化膜步骤来去除刻蚀在衬底100表层造成的损伤层。为了确保将损伤层完全去除，在炉管氧化时，应使生成的氧化膜厚度大于50埃。
如框03所示，步骤S03：依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的氮化硅硬掩模层和垫层氧化膜，其中包括进行去除晶圆边缘光刻胶的第二次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一第三介质膜保护层，以进行沟槽填充。
请参阅图3c。在去除晶圆边缘曝光区域剩余的光刻负胶105后，即可采用通常的STI CMP工艺，在衬底晶圆100上依次全面沉积一层垫层氧化膜101和一层氮化硅硬掩模层102。然后，在晶圆100上全面涂敷一层光刻胶204，并进行图形化，去掉场区的光刻胶204。在此过程中，还包括进行第二次去边工艺，即进行去除晶圆边缘光刻胶204的第二次晶圆边缘曝光工艺。
请参阅图3d。接着，可通过刻蚀去掉场区暴露出的氮化硅硬掩模层102和垫层氧化膜101，并可进一步利用离子刻蚀向下方形成具有一定深度的STI沟槽。位于晶圆边缘曝光区域的氮化硅硬掩模层102也被通过刻蚀去除，停留在第二介质膜保护层203。
请参阅图3e。接着，在衬底晶圆100上全面沉积一第三介质膜保护层103，并将STI沟槽填充，形成器件之间的绝缘隔离。作为一可选的实施方式，第三介质膜保护层103的材料可以与第一、第二介质膜保护层201、203相同，例如可同样采用氧化硅，并可采用HDPCVD工艺进行沉积。
作为一优选的实施方式，在进行第一次晶圆边缘曝光时，光刻负胶105的设定去边距离与第二次晶圆边缘曝光时光刻胶204的设定去边距离之差应不超过-0.5mm。这样设定的目的是防止在CMP工艺时，把两次WEE时涂敷的光刻负胶105与光刻胶204之间的非重合区域中的氧化硅介质膜保护层全部研磨掉，以避免造成晶圆100中衬底硅的露出。
如框04所示，步骤S04：进行STI CMP工艺，以在STI硬掩模层去除工艺后，使整个晶圆边缘曝光区域的第一介质膜保护层得以保留。
请参阅图3f。最后，可按照正常工序进行STI CMP，将第三介质膜保护层103研磨平整，以实现晶圆表面的平坦化。硬掩模层102和研磨停止层202可作为研磨时的硬掩模保护层，避免表层被过度研磨。
之后，可继续后续的工艺。这样，在STI硬掩模层去除工艺后，整个晶圆WEE区域的第一介质膜保护层201(还包括部分第三介质膜保护层103)就被保留了下来，从而避免了在WEE区域发生晶圆表面因CMP工艺而露出硅的现象。
综上所述，本发明通过在晶圆边缘的光刻去边区域生成一层介质膜保护层和研磨停止层，利用STI CMP工艺的选择比使晶圆边缘光刻去边区域的这层介质膜保护层得以保留，避免了因Si直接裸露而造成的金属离子污染所导致的器件失效，并可有效解决深硅刻蚀中的硅刺缺陷，从而提高了产品良率。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种晶圆边缘产品良率的改善方法，其特征在于，包括：
步骤S01：提供一半导体硅衬底晶圆，在衬底上依次沉积第一介质膜保护层、研磨停止层、第二介质膜保护层，以形成一三层膜质结构层，然后，进行光刻负胶涂布，并进行第一次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；
步骤S02：去除光刻负胶覆盖区域以外的三层膜质结构层，停止在衬底硅上，然后，去除剩余的光刻负胶；
步骤S03：依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的氮化硅硬掩模层和垫层氧化膜，其中包括进行去除晶圆边缘光刻胶的第二次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一第三介质膜保护层，以进行沟槽填充；
步骤S04：进行STI CMP工艺，以在STI硬掩模层去除工艺后，使整个晶圆边缘曝光区域的第一介质膜保护层得以保留。
2.根据权利要求1所述的晶圆边缘产品良率的改善方法，其特征在于，所述第一～第三介质膜保护层的材料为氧化硅。
3.根据权利要求1或2所述的晶圆边缘产品良率的改善方法，其特征在于，所述第一介质膜保护层的厚度为100～10000埃。
4.根据权利要求1所述的晶圆边缘产品良率的改善方法，其特征在于，所述研磨停止层的材料为氮化硅或多晶硅。
5.根据权利要求1或4所述的晶圆边缘产品良率的改善方法，其特征在于，所述研磨停止层的厚度为100～5000埃。
6.根据权利要求1所述的晶圆边缘产品良率的改善方法，其特征在于，所述第一次晶圆边缘曝光时光刻负胶的设定去边距离与第二次晶圆边缘曝光时光刻胶的设定去边距离之差不超过-0.5mm。
7.根据权利要求1所述的晶圆边缘产品良率的改善方法，其特征在于，通过CVD工艺沉积三层膜质结构层。
8.根据权利要求1所述的晶圆边缘产品良率的改善方法，其特征在于，步骤S02中，采用干法刻蚀或者湿法刻蚀或者干法、湿法刻蚀的组合去除三层膜质结构层。
9.根据权利要求8所述的晶圆边缘产品良率的改善方法，其特征在于，在刻蚀去除三层膜质结构层时，如果最后一步是干法刻蚀，通过增加对衬底的RTA修复步骤，或者对衬底进行炉管氧化，然后湿法去除生成的氧化膜步骤，以消除干法刻蚀时对衬底造成的有源区等离子体损伤。
10.根据权利要求9所述的晶圆边缘产品良率的改善方法，其特征在于，通过炉管氧化生成的氧化膜厚度大于50埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510547779.3A CN105161412B (zh) | 2015-08-31 | 2015-08-31 | 一种晶圆边缘产品良率的改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510547779.3A CN105161412B (zh) | 2015-08-31 | 2015-08-31 | 一种晶圆边缘产品良率的改善方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161412A CN105161412A (zh) | 2015-12-16 |
| CN105161412B true CN105161412B (zh) | 2018-01-26 |
Family
ID=54802231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510547779.3A Active CN105161412B (zh) | 2015-08-31 | 2015-08-31 | 一种晶圆边缘产品良率的改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161412B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229291B (zh) * | 2016-07-29 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体制备方法 |
| CN106803482B (zh) * | 2017-02-14 | 2020-01-24 | 上海华虹宏力半导体制造有限公司 | 一种用于减少晶圆边缘良率测试问题的方法 |
| CN107749397A (zh) * | 2017-10-18 | 2018-03-02 | 武汉新芯集成电路制造有限公司 | 一种晶圆减薄方法 |
| CN107994031B (zh) * | 2017-11-16 | 2020-12-18 | 长江存储科技有限责任公司 | 一种3d nand制造方法 |
| CN108417476A (zh) * | 2018-02-07 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | 晶圆顶层氧化层处理方法 |
| CN109216259B (zh) * | 2018-09-20 | 2020-11-27 | 武汉新芯集成电路制造有限公司 | 一种存储器的制作方法 |
| CN111900125A (zh) * | 2020-08-18 | 2020-11-06 | 华虹半导体(无锡)有限公司 | 隔离结构的形成方法 |
| CN112612186A (zh) * | 2020-12-30 | 2021-04-06 | 宁波得力微机电芯片技术有限公司 | 开孔晶圆上感光结构层的均匀曝光方法 |
| CN113675174A (zh) * | 2021-08-17 | 2021-11-19 | 青岛佳恩半导体科技有限公司 | 用于功率器件改善Mark点形貌的制备方法 |
| CN113871291A (zh) * | 2021-08-27 | 2021-12-31 | 中国电子科技集团公司第十三研究所 | 一种半导体器件及其制备方法 |
| CN113808922B (zh) * | 2021-09-14 | 2024-03-19 | 苏州汉天下电子有限公司 | 晶圆的图形刻蚀方法、薄膜谐振器组件及制备方法 |
| CN116546877B (zh) * | 2023-07-07 | 2023-12-05 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150086A (zh) * | 2006-09-21 | 2008-03-26 | 海力士半导体有限公司 | 形成半导体装置的隔离层的方法 |
| CN103021926A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法及存储器的形成方法 |
| US8703577B1 (en) * | 2012-12-17 | 2014-04-22 | United Microelectronics Corp. | Method for fabrication deep trench isolation structure |
| CN104409412A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 改善sti边缘外延层的性能的方法及对应的半导体结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619394B1 (ko) * | 2004-12-22 | 2006-09-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 디싱 방지 방법 |
-
2015
- 2015-08-31 CN CN201510547779.3A patent/CN105161412B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150086A (zh) * | 2006-09-21 | 2008-03-26 | 海力士半导体有限公司 | 形成半导体装置的隔离层的方法 |
| US8703577B1 (en) * | 2012-12-17 | 2014-04-22 | United Microelectronics Corp. | Method for fabrication deep trench isolation structure |
| CN103021926A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法及存储器的形成方法 |
| CN104409412A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 改善sti边缘外延层的性能的方法及对应的半导体结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161412A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161412B (zh) | 一种晶圆边缘产品良率的改善方法 | |
| CN105280476B (zh) | 一种改善晶圆边缘产品良率的方法 | |
| US10115625B2 (en) | Methods for removal of hard mask | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| CN115775766B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| JP2009147104A (ja) | 使用済み半導体ウエハ又は基板の再生方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| KR100731090B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN113594085B (zh) | 半导体结构的制作方法 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| TWI803645B (zh) | 平面化半導體結構的方法 | |
| KR100613342B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100408864B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20020050762A (ko) | 반도체장치의 소자격리방법 | |
| KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100868655B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100552842B1 (ko) | 반도체 소자의 실리콘 노줄 방지 방법 | |
| KR100835420B1 (ko) | 반도체장치의 제조방법 | |
| JP6010951B2 (ja) | 半導体装置の製造方法 | |
| KR100685119B1 (ko) | 폴리머 검출 방법 | |
| KR100713343B1 (ko) | 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법 | |
| KR20040001865A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100800818B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040056203A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |