JP6010951B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、トレンチに絶縁膜が埋め込まれた半導体装置の製造方法に関する。

０．１８μｍ世代以降の製品は、チップの微細化のため、素子分離にシャロートレンチアイソレーション（以下、「ＳＴＩ」という。）のモジュールを採用している。以下に、ＳＴＩを用いた従来の素子分離膜の製造方法について説明する。

シリコン基板上に窒化シリコン膜からなるマスク膜を形成し、このマスク膜をマスクとしてシリコン基板をドライエッチングすることにより、シリコン基板にトレンチを形成する。その後に、トレンチ内及びマスク膜上に高密度プラズマＣＶＤ（chemical vapor deposition）法により酸化シリコン膜を成膜する。

次に、トレンチ以外のマスク膜（アクティブ領域）上に位置する酸化シリコン膜をマスク膜と同程度の高さまでエッチングし、その後に、マスク膜をストッパーとして酸化シリコン膜をＣＭＰ（Chemical Mechanical Polishing）で研磨することにより、マスク膜上に酸化シリコン膜が除去され、マスク膜が露出される。なお、ＣＭＰ研磨の前に、マスク膜上に位置する酸化シリコン膜をマスク膜と同程度の高さまでエッチングするため、トレンチとアクティブ領域との間の酸化シリコン膜の膜厚差によるＣＭＰ研磨ばらつきを抑えることができる（例えば特許文献１参照）。

上記の素子分離膜の製造方法では、ＣＭＰ研磨前のマスク膜上に位置する酸化シリコン膜のエッチング量が、製品のデザインルール毎に定められていないため、ＣＭＰ研磨ばらつきを抑えるという本来の目的に対して十分な効果を発揮できないことがある。

特開平１１−３１２７３０号公報

本発明の幾つかの態様は、ＣＭＰ研磨前のマスク膜上に位置する絶縁膜のエッチング加工深さを、トレンチの幅によって適切な深さに制御することで、ＣＭＰ研磨ばらつきをより小さくできる半導体装置の製造方法に関連している。

本発明の一態様は、半導体基板上にマスク膜を形成し、前記マスク膜をマスクとして前記半導体基板をエッチング加工することにより、前記半導体基板に複数のトレンチを形成する第１工程と、前記トレンチ内及び前記マスク膜上に絶縁膜を堆積する第２工程と、前記マスク膜上に位置する前記絶縁膜をエッチング加工することにより、前記マスク膜上に位置する絶縁膜の膜厚をＸとする第３工程と、を具備し、前記複数のトレンチは、該複数のトレンチの各々がもつ幅のうち最大の幅を有する第１のトレンチと、最小の幅を有する第２のトレンチとを含み、前記第１のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さＴ_１と、前記第２のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さＴ_ｎと、前記Ｘの関係は、下記式（１）を満たすことを特徴とする半導体装置の製造方法である。
Ｔ_ｎ＞Ｘ＞Ｔ_１ ・・・（１）
ただし、ｎは２以上の整数である。

上記本発明の一態様によれば、最大の幅を有する第１のトレンチ上に位置する絶縁膜の厚さＴ_１と、最小の幅を有する第２のトレンチ上に位置する絶縁膜の厚さＴ_ｎと、エッチング加工後の絶縁膜の膜厚Ｘの関係が、上記式（１）を満たすことにより、ＣＭＰ研磨前のマスク膜上に位置する絶縁膜のエッチング加工深さを適切な深さに制御することができ、ＣＭＰ研磨ばらつきをより小さくすることができる。

また、本発明の一態様において、前記複数のトレンチをその幅毎に分類し、前記複数のトレンチの総開口面積に対する前記幅毎のトレンチの総開口面積の比率を、前記最大幅から前記最小幅まで順にＣ_１、Ｃ_２、・・・Ｃ_ｍとし、前記第３工程によるエッチング加工後の前記マスク膜上に位置する前記絶縁膜の狙い厚さＴ_Ｘを下記式（２）により求め、
前記第３工程で前記絶縁膜をエッチング加工する際の最小加工深さをａとし、前記第２工程で前記マスク膜上に堆積した前記絶縁膜の厚さをＹとし、（Ｙ−Ｔ_Ｘ）／ａの値の小数点以下を切り捨てまたは切り上げることで得られる整数値をｅとし、
前記第３工程で前記絶縁膜をエッチング加工する際の加工深さをａ×ｅとし、前記Ｘが（Ｙ−ａ×ｅ）であることを特徴とする半導体装置の製造方法である。
Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（２）
ただし、ｍは２以上の整数である。

上記本発明の一態様によれば、第３工程で絶縁膜をエッチング加工する際の加工深さをａ×ｅとし、エッチング加工後の絶縁膜の膜厚Ｘを（Ｙ−ａ×ｅ）とすることにより、ＣＭＰ研磨前のマスク膜上に位置する絶縁膜のエッチング加工深さを適切な深さに制御することができ、ＣＭＰ研磨ばらつきをより小さくすることができる。

また、本発明の一態様において、前記複数のトレンチをその幅毎に分類し、前記複数のトレンチの総開口面積に対する前記幅毎のトレンチの総開口面積の比率を、前記最大幅から前記最小幅まで順にＣ_１、Ｃ_２、・・・Ｃ_ｍとし、前記第３工程によるエッチング加工後の前記マスク膜上に位置する前記絶縁膜の狙い厚さＴ_Ｘを下記式（２）により求め、
下記式（３）のように、前記厚さＴ_ｎと前記厚さＴ_１との差をｋ分割した場合の１分割の深さをｆとし、
（Ｔ_ｎ−Ｔ_Ｘ）／ｆの値を小数点以下切り捨てた整数値をｇとし、前記（Ｔ_ｎ−Ｔ_Ｘ）／ｆの値を小数点以下切り上げた整数値をｈとし、
前記第３工程で前記絶縁膜をエッチング加工する際の加工深さをｊとした場合に下記式（４）を満たすことを特徴とする半導体装置の製造方法。
Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（２）
（Ｔ_ｎ−Ｔ_１）／ｋ＝ｆ ・・・（３）
Ｙ−Ｔ_ｎ＋ｇ×ｆ＜ｊ＜Ｙ−Ｔ_ｎ＋ｈ×ｆ ・・・（４）
ただし、ｍは２以上の整数であり、ｋは２以上の整数である。

上記本発明の一態様によれば、第３工程で絶縁膜をエッチング加工する際の加工深さをｊとした場合に上記式（４）を満たすことにより、ＣＭＰ研磨前のマスク膜上に位置する絶縁膜のエッチング加工深さを適切な深さに制御することができ、ＣＭＰ研磨ばらつきをより小さくすることができる。

また、本発明の一態様において、
前記第３工程の後に、前記マスク膜をストッパーとして前記絶縁膜をＣＭＰで研磨することにより、前記マスク膜上に位置する前記絶縁膜を除去する工程をさらに具備するとよい。

（Ａ）〜（Ｃ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。 （Ａ），（Ｂ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。 （Ａ），（Ｂ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。 本発明の一態様に係る半導体装置の製造方法を説明するための断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

図１〜図４は、本発明の一態様に係る半導体装置の製造方法を説明するための断面図である。
図１（Ａ）に示すように、シリコン基板１１上に熱酸化により熱酸化膜（図示せず）を形成し、この熱酸化膜上に窒化シリコン膜１２を堆積させる。次いで、窒化シリコン膜１２上に図示せぬフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、窒化シリコン膜１２上にレジストパターン（図示せず）を形成する。

次に、図１（Ｂ）に示すように、上記のレジストパターンをマスクとして窒化シリコン膜１２及び熱酸化膜をエッチングすることにより、窒化シリコン膜１２からなるマスク膜（アクティブ領域）１２ａを形成する。このマスク膜１２ａはＣＭＰストッパー膜としても機能する。次いで、このマスク膜１２ａをマスクとしてシリコン基板１１をドライエッチングすることにより、シリコン基板１１に最大の幅を有するトレンチ１４ａ及び最小の幅を有するトレンチ１４ｂからなる複数のトレンチを形成する。なお、本実施の形態では、２種類の幅のトレンチ１４ａ，１４ｂを用いているが、３種類以上の幅のトレンチを用いてもよい。

その後、トレンチ１４ａ，１４ｂ内及びマスク膜１２ａ上に高密度プラズマＣＶＤ法により絶縁膜としての酸化シリコン膜（高密度ＮＳＧ膜）１３を成膜する。最大の幅を有するトレンチ１４ａ上に位置する酸化シリコン膜１３のマスク膜１２ａより上に位置する厚さをＴ_１とし、最小の幅を有するトレンチ１４ｂ上に位置する酸化シリコン膜１３のマスク膜１２ａより上に位置する厚さをＴ_２とすると、厚さＴ_２は厚さＴ_１より厚くなる。ただし、Ｔ_１とＴ_２はデザインルールによって変動する。また、トレンチ以外のマスク膜１２ａ上に位置する酸化シリコン膜１３の膜厚をＹとする。なお、Ｔ_１とＴ_２は、酸化シリコン膜１３を成膜した後に測定して求める。Ｔ_１は、最大の幅を有するトレンチ１４ａ上に位置する酸化シリコン膜１３の、マスク膜１２ａの上面より上の厚みのうち、最小の厚みでもよい。同様に、Ｔ₂は、最小の幅を有するトレンチ１４ｂ上に位置する酸化シリコン膜１３の、マスク膜１２ａの上面より上の厚みのうち、最小の厚みでもよい。

次いで、酸化シリコン膜１３上に図示せぬフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、酸化シリコン膜１３上にレジストパターン（図示せず）を形成する。このレジストパターンは、トレンチ上を覆い且つマスク膜１２ａ上を開口したパターンを有する。

次に、図１（Ｃ）に示すように、上記のレジストパターンをマスクとして酸化シリコン膜１３をエッチング加工することにより、マスク膜（アクティブ領域）１２ａ上に位置する領域１５ａ〜１５ｃの酸化シリコン膜１３の膜厚をＸとする。

ここで、上記の膜厚Ｘと厚さＴ１と厚さＴ２との関係を３種類に場合分けし、適切な膜厚Ｘについて説明する。

図２は、下記式（１）の場合であり、図３は、下記式（２）の場合であり、図４は、下記式（３）の場合である。
Ｘ＞Ｔ_２ ・・・（１）
Ｘ＜Ｔ_１ ・・・（２）
Ｔ_２＞Ｘ＞Ｔ_１ ・・・（３）

［Ｘ＞Ｔ_２］
図１（Ｃ）に示す酸化シリコン膜１３の膜厚Ｘが上記式（１）の関係を満たすように、酸化シリコン膜１３をエッチング加工した後に、図２（Ａ）に示すように、マスク膜１２ａを研磨ストッパーとして酸化シリコン膜１３をＣＭＰで研磨することで、トレンチ内に酸化シリコン膜１３ａ，１３ｂが埋め込まれる。このとき、マスク膜１２ａ上の酸化シリコン膜１３を完全に除去してマスク膜１２ａを露出させるまでＣＭＰで研磨すると、膜厚Ｘが厚さＴ_２より厚いため、広い幅のトレンチ１４ａに埋め込まれた酸化シリコン膜１３ａにディッシング１３ｃが生じてしまい、素子分離が耐圧低下したり、アクティブ領域の端部に結晶欠陥が発生することによるリーク不良などが生じ、トランジスター特性に影響を及ぼす可能性がある。

また、図２（Ｂ）に示すように、酸化シリコン膜１３をＣＭＰで研磨するとき、図２（Ａ）に示すようなディッシング１３ｃを抑えようとすると、マスク膜１２ａ上の酸化シリコン膜１３を完全に除去することができず、マスク膜１２ａ上に酸化シリコン膜１３ｄが残ってしまう可能性がある。その結果、残った酸化シリコン膜１３がマスク膜１２ａをエッチング除去するときにマスクとなり、アクティブ領域上にマスク膜１２ａが残ってしまう可能性があり、不良が発生することがある。

図２（Ａ），（Ｂ）に示したように、酸化シリコン膜１３の膜厚Ｘが上記式（１）の関係を満たすように酸化シリコン膜１３をエッチング加工することは好ましくないことが分かる。

［Ｘ＜Ｔ_１］
図１（Ｃ）に示す酸化シリコン膜１３の膜厚Ｘが上記式（２）の関係を満たすように、酸化シリコン膜１３をエッチング加工した後に、図３（Ａ）に示すように、マスク膜１２ａを研磨ストッパーとして酸化シリコン膜１３をＣＭＰで研磨することで、トレンチ内に酸化シリコン膜１３ａ，１３ｂが埋め込まれる。このとき、マスク膜１２ａ上の酸化シリコン膜１３をＣＭＰで膜厚Ｘがちょうどゼロになるように研磨すると、膜厚Ｘが厚さＴ_１，Ｔ_２より薄いため、トレンチで囲まれたアクティブ領域のマスク膜１２ａ上の酸化シリコン膜１３ｅが残ってしまうことがあり、不良が発生することがある。

また、図３（Ｂ）に示すように、酸化シリコン膜１３をＣＭＰで研磨するとき、図３（Ａ）に示すようなマスク膜１２ａ上の酸化シリコン膜１３が残らないように、トレンチ上の酸化シリコン膜１３を削り込むと、アクティブ領域のマスク膜１２ａの削れ量が増加する。これにより、そのマスク膜１２ａと隣接するトレンチ内の酸化シリコン膜１３ｂにディッシング１３ｃが生じてしまい、素子分離が耐圧低下したり、アクティブ領域の端部に結晶欠陥が発生することによるリーク不良などが生じ、トランジスター特性に影響を及ぼす可能性がある。

図３（Ａ），（Ｂ）に示したように、酸化シリコン膜１３の膜厚Ｘが上記式（２）の関係を満たすように酸化シリコン膜１３をエッチング加工することは好ましくないことが分かる。

［Ｔ_２＞Ｘ＞Ｔ_１］
図１（Ｃ）に示す酸化シリコン膜１３の膜厚Ｘが上記式（３）の関係を満たすように、酸化シリコン膜１３をエッチング加工した後に、図４に示すように、マスク膜１２ａを研磨ストッパーとして酸化シリコン膜１３をＣＭＰで研磨することで、トレンチ内に酸化シリコン膜１３ａ，１３ｂが埋め込まれる。このとき、上記式（３）の関係を満たすため、ＣＭＰで研磨される酸化シリコン膜の面内ばらつきが小さくなり、トレンチ内の酸化シリコン膜１３ａ，１３ｂのディッシングや、マスク膜１２ａ上に酸化シリコン膜が残ることが抑制される。その結果、複数の幅を有するトレンチ内に均一に酸化シリコン膜を埋め込むことが可能となる。

なお、上記実施の形態では、２種類の幅を有するトレンチに酸化シリコン膜を埋め込む場合について説明しているが、３種類以上の幅を有するトレンチに酸化シリコン膜を埋め込む場合は、上記式（３）は下記式（４）のように表され、Ｔ_１は、最大幅のトレンチ上に位置する酸化シリコン膜のマスク膜より上に位置する厚さであり、Ｔ_ｎは、最小幅のトレンチ上に位置する酸化シリコン膜のマスク膜より上に位置する厚さである。ただし、ｎは３以上の整数である。
Ｔ_ｎ＞Ｘ＞Ｔ_１ ・・・（４）

＜第１例＞
図１（Ｃ）に示す酸化シリコン膜１３の膜厚Ｘが上記式（３）または（４）の関係を満たすように、酸化シリコン膜１３をエッチング加工する際に、具体的なエッチング加工深さを以下のようにして決定し、膜厚Ｘを求めるとよい。ここでは、一例として図１（Ｃ）のように２種類の幅を有するトレンチ１４ａ，１４ｂの場合について説明する。

まず、複数のトレンチそれぞれの幅毎に分類する。
具体的には、幅の広いトレンチ１４ａと幅の狭いトレンチ１４ｂに分類し、幅の広いトレンチ１４ａの総開口面積をＰとし、幅の狭いトレンチ１４ｂの総開口面積をＱとし、複数のトレンチの総開口面積を（Ｐ＋Ｑ）とする。なお、トレンチの開口面積とは、マスク膜１２ａの開口面積を意味する。

複数のトレンチの総開口面積に対する幅毎のトレンチの総開口面積の比率を、最大幅から最小幅まで順にＣ_１、Ｃ_２、・・・Ｃ_ｍとする。ただし、ｍは２以上の整数である。
具体的には、下記式（５），（６）に示すとおりである。
Ｃ_１＝Ｐ／（Ｐ＋Ｑ） ・・・（５）
Ｃ_２＝Ｑ／（Ｐ＋Ｑ） ・・・（６）

上記の酸化シリコン膜１３のエッチング加工後の膜厚Ｘの狙い厚さＴ_Ｘを下記式（７）により求める。なお、狙い厚さＴ_Ｘとは、上記の幅毎のトレンチの総開口面積の比率から膜厚Ｘとして適した目標厚さを意味する。
Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（７）
具体的には、下記式（７'）に示すとおりである。
Ｔ_１×Ｐ／（Ｐ＋Ｑ）＋Ｔ_２×Ｑ／（Ｐ＋Ｑ）＝Ｔ_Ｘ ・・・（７'）

ここで、酸化シリコン膜１３をエッチング加工する際の最小加工深さをａとし、マスク膜１２ａ上に堆積した酸化シリコン膜１３の厚さをＹ（図１（Ｂ）参照）とし、（Ｙ−Ｔ_Ｘ）／ａの値の小数点以下を切り捨てまたは切り上げることで得られる整数値をｅとし、酸化シリコン膜１３をエッチング加工する際の加工深さをａ×ｅとした場合に、酸化シリコン膜１３のエッチング加工後の膜厚Ｘを下記式（８）によって求める。なお、最小加工深さとは、エッチング加工時に加工深さを制御できる最小単位の深さを意味する。
Ｘ＝Ｙ−ａ×ｅ ・・・（８）

具体的には、例えばａ，Ｙ，Ｔ_１，Ｔ_２，Ｐ，Ｑの値を下記のとおりである。
ａ＝１３ｎｍ
Ｙ＝８００ｎｍ
Ｔ_１＝３００ｎｍ
Ｔ_２＝４００ｎｍ
Ｐ＝８０００μｍ^２
Ｑ＝２０００μｍ^２

下記のように、上記式（７'）及び上記（Ｙ−Ｔ_Ｘ）／ａにより整数値ｅを求める。
Ｔ_Ｘ＝Ｔ_１×Ｐ／（Ｐ＋Ｑ）＋Ｔ_２×Ｑ／（Ｐ＋Ｑ）
＝３００×８０００／１００００＋４００×２０００／１００００＝３２０ｎｍ
（Ｙ−Ｔ_Ｘ）／ａ＝（８００−３２０）／１３＝３６．９
ｅ＝３６

上記式（８）により、膜厚Ｘを求める。
Ｘ＝Ｙ−ａ×ｅ＝３３２ｎｍ

なお、ここでは、具体例としてトレンチが２種類の幅を有する場合について説明したが、トレンチが３種類以上の幅を有する場合についても、上記と同様にエッチング加工深さ及び膜厚Ｘを求めることができる。

＜第２例＞
図１（Ｃ）に示す酸化シリコン膜１３の膜厚Ｘが上記式（３）または（４）の関係を満たすように、酸化シリコン膜１３をエッチング加工する際に、具体的なエッチング加工深さを以下のようにして決定するとよい。ここでは、一例として図１（Ｃ）のように２種類の幅を有するトレンチ１４ａ，１４ｂの場合について説明する。

まず、複数のトレンチそれぞれの幅毎に分類する。
具体的には、幅の広いトレンチ１４ａと幅の狭いトレンチ１４ｂに分類し、幅の広いトレンチ１４ａの総開口面積をＰとし、幅の狭いトレンチ１４ｂの総開口面積をＱとし、複数のトレンチの総開口面積を（Ｐ＋Ｑ）とする。

複数のトレンチの総開口面積に対する幅毎のトレンチの総開口面積の比率を、最大幅から最小幅まで順にＣ_１、Ｃ_２、・・・Ｃ_ｍとする。ただし、ｍは２以上の整数である。
具体的には、下記式（５）及び（６）に示すとおりである。
Ｃ_１＝Ｐ／（Ｐ＋Ｑ） ・・・（５）
Ｃ_２＝Ｑ／（Ｐ＋Ｑ） ・・・（６）

上記の酸化シリコン膜１３のエッチング加工後の膜厚Ｘの狙い厚さＴ_Ｘを下記式（７）により求める。
Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（７）
具体的には、下記式（７'）に示すとおりである。
Ｔ_１×Ｐ／（Ｐ＋Ｑ）＋Ｔ_２×Ｑ／（Ｐ＋Ｑ）＝Ｔ_Ｘ ・・・（７'）

下記式（９）のように、厚さＴ_ｎと厚さＴ_１との差をｋ分割した場合の１分割の深さをｆとする。ただし、ｋは２以上の整数である。
（Ｔ_ｎ−Ｔ_１）／ｋ＝ｆ ・・・（９）
具体的には、下記式（９'）のように厚さＴ_ｎと厚さＴ_１との差を２分割した場合の１分割の深さをｆとする。
（Ｔ_２−Ｔ_１）／２＝ｆ ・・・（９'）

（Ｔ_ｎ−Ｔ_Ｘ）／ｆの値を小数点以下切り捨てた整数値をｇとし、前記（Ｔ_ｎ−Ｔ_Ｘ）／ｆの値を小数点以下切り上げた整数値をｈとする。
具体的には、（Ｔ_２−Ｔ_Ｘ）／ｆの値を小数点以下切り捨てた整数値をｇとし、（Ｔ_２−Ｔ_Ｘ）／ｆの値を小数点以下切り上げた整数値をｈとする。なお、ｇとｈが同一の整数値となる場合は、ｇをその整数値とし、ｈをｇ＋１の整数値としてもよいし、ｈをその整数値とし、ｇをｈ−１の整数値としてもよい。

例えばＹ，Ｔ_１，Ｔ_２，Ｐ，Ｑの値を下記のとおりである。
Ｙ＝８００ｎｍ
Ｔ_１＝３００ｎｍ
Ｔ_２＝４００ｎｍ
Ｐ＝８０００μｍ^２
Ｑ＝２０００μｍ^２

下記のように、上記式（７'）、（９'）及び上記（Ｔ_２−Ｔ_Ｘ）／ｆにより、ｆ及び整数値ｇ，ｈを求める。
Ｔ_Ｘ＝Ｔ_１×Ｐ／（Ｐ＋Ｑ）＋Ｔ_２×Ｑ／（Ｐ＋Ｑ）
＝３００×８０００／１００００＋４００×２０００／１００００＝３２０ｎｍ
ｆ＝（Ｔ_２−Ｔ_１）／２＝５０ｎｍ
（Ｔ_２−Ｔ_Ｘ）／ｆ＝１．６
ｇ＝１
ｈ＝２

酸化シリコン膜１３をエッチング加工する際の加工深さをｊとした場合に下記式（１０）を満たす。
Ｙ−Ｔ_ｎ＋ｇ×ｆ＜ｊ＜Ｙ−Ｔ_ｎ＋ｈ×ｆ ・・・（１０）
具体的には、酸化シリコン膜１３をエッチング加工する際の加工深さをｊとした場合に下記式（１０'）を満たす。従って、下記式（１０'）により加工深さｊの範囲を求める。
Ｙ−Ｔ_２＋ｇ×ｆ＜ｊ＜Ｙ−Ｔ_２＋ｈ×ｆ ・・・（１０'）
４５０ｎｍ＜ｊ＜５００ｎｍ

なお、ここでは、具体例としてトレンチが２種類の幅を有する場合について説明したが、トレンチが３種類以上の幅を有する場合についても、上記と同様にエッチング加工深さｊの範囲を求めることができる。

１１…シリコン基板、１２…窒化シリコン膜、１２ａ…マスク膜（アクティブ領域）、１３，１３ａ，１３ｂ，１３ｄ，１３ｅ…酸化シリコン膜（高密度ＮＳＧ膜）、１３ｃ…ディッシング、１４ａ…最大の幅を有するトレンチ、１４ｂ…最小の幅を有するトレンチ、１５ａ〜１５ｃ…マスク膜（アクティブ領域）上に位置する領域

Claims (3)

1. 半導体基板上にマスク膜を形成し、前記マスク膜をマスクとして前記半導体基板をエッ
   チング加工することにより、前記半導体基板に複数のトレンチを形成する第１工程と、
   前記複数のトレンチ内及び前記マスク膜上に絶縁膜を堆積する第２工程と、
   前記複数のトレンチ上を覆い且つマスク膜上を開口したパターンを有するレジストパターンを形成する第３工程と、
   前記レジストパターンをマスクとして前記マスク膜上に位置する前記絶縁膜をエッチング加工することにより、前記マスク膜上に位置する絶縁膜の膜厚をＸとする第４工程と、
   前記第４工程の後に、前記マスク膜をストッパーとして前記絶縁膜をＣＭＰで研磨する
   ことにより、前記マスク膜上に位置する前記絶縁膜を除去する第５工程を具備し、
   前記複数のトレンチは、該複数のトレンチの各々がもつ幅のうち最大の幅を有する第１
   のトレンチと、最小の幅を有する第２のトレンチとを含み、
   前記第１のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さＴ_１
   と、前記第２のトレンチ上に位置する前記絶縁膜の前記マスク膜より上に位置する厚さＴ
   _ｎと、前記Ｘの関係は、下記式（１）を満たすことを特徴とする半導体装置の製造方法。
   Ｔ_ｎ＞Ｘ＞Ｔ_１ ・・・（１）
   ただし、ｎは２以上の整数である。
2. 請求項１において、
   前記複数のトレンチをその幅毎に分類し、前記複数のトレンチの総開口面積に対する前
   記幅毎のトレンチの総開口面積の比率を、前記最大幅から前記最小幅まで順にＣ_１、Ｃ_２
   、・・・Ｃ_ｍとし、
   前記第４工程によるエッチング加工後の前記マスク膜上に位置する前記絶縁膜の狙い厚
   さＴ_Ｘを下記式（２）により求め、
   前記第４工程で前記絶縁膜をエッチング加工する際の最小加工深さをａとし、前記第２
   工程で前記マスク膜上に堆積した前記絶縁膜の厚さをＹとし、（Ｙ−Ｔ_Ｘ）／ａの値の小
   数点以下を切り捨てまたは切り上げることで得られる整数値をｅとし、
   前記第４工程で前記絶縁膜をエッチング加工する際の加工深さをａ×ｅとし、前記Ｘが
   （Ｙ−ａ×ｅ）であることを特徴とする半導体装置の製造方法。
   Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（２）
   ただし、ｍは２以上の整数である。
3. 請求項１において、
   前記複数のトレンチをその幅毎に分類し、前記複数のトレンチの総開口面積に対する前
   記幅毎のトレンチの総開口面積の比率を、前記最大幅から前記最小幅まで順にＣ_１、Ｃ_２
   、・・・Ｃ_ｍとし、
   前記第４工程によるエッチング加工後の前記マスク膜上に位置する前記絶縁膜の狙い厚
   さＴ_Ｘを下記式（２）により求め、
   下記式（３）のように、前記厚さＴ_ｎと前記厚さＴ_１との差をｋ分割した場合の１分割
   の深さをｆとし、
   （Ｔ_ｎ−Ｔ_Ｘ）／ｆの値を小数点以下切り捨てた整数値をｇとし、前記（Ｔ_ｎ−Ｔ_Ｘ）
   ／ｆの値を小数点以下切り上げた整数値をｈとし、
   前記第４工程で前記絶縁膜をエッチング加工する際の加工深さをｊとした場合に下記式
   （４）を満たすことを特徴とする半導体装置の製造方法。
   Ｔ_１×Ｃ_１＋Ｔ_２×Ｃ_２＋・・・＋Ｔ_ｎ×Ｃ_ｍ＝Ｔ_Ｘ ・・・（２）
   （Ｔ_ｎ−Ｔ_１）／ｋ＝ｆ ・・・（３）
   Ｙ−Ｔ_ｎ＋ｇ×ｆ＜ｊ＜Ｙ−Ｔ_ｎ＋ｈ×ｆ ・・・（４）
   ただし、ｍは２以上の整数であり、ｋは２以上の整数である。

Images