KR20120050311A - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120050311A KR20120050311A KR1020100111741A KR20100111741A KR20120050311A KR 20120050311 A KR20120050311 A KR 20120050311A KR 1020100111741 A KR1020100111741 A KR 1020100111741A KR 20100111741 A KR20100111741 A KR 20100111741A KR 20120050311 A KR20120050311 A KR 20120050311A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- buried gate
- forming
- gate region
- isolation region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000002070 nanowire Substances 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 abstract description 8
- 238000011049 filling Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004692 intercellular junction Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 더 넓은 채널 영역을 확보하기 위한 매립 게이트 및 그 제조 방법에 관한 것이다.
반도체 소자의 트랜지스터의 제조에 있어서 가장 중요한 파라미터(Parameter)의 하나는 문턱 전압(Threshold Voltage : Vt)이다. 문턱 전압은 게이트 산화막 두께, 채널 도핑(Channel Doping) 농도, 옥사이드 차아지(Oxide Charge) 및 게이트에 사용되는 물질에 의존하는 변수이다. 이러한 문턱 전압은 소자의 크기가 감소함에 따라 이론치와 일치하지 않는 여러 현상들이 나타나고 있다. 그 중에서 현재 당면하고 있는 문제는 게이트 채널 길이(Gate Channel Length)가 감소함에 따라 발생하는 숏 채널효과이다.
반도체 소자가 고집적화됨에 따라 나노(nm)급 소자에서는 속도 향상과 1 ~ 2V의 낮은 동작전압에서 작동하는 소자를 요구하게 되었고 그에 따라 문턱 전압도 낮은 전압을 요구하고 있다. 그러나 문턱 전압은 더 낮아지게 되면 숏 채널효과에 의해 소자를 제어하기가 불가능하게 된다. 또한, 숏 채널효과는 핫캐리어(Hot Carrier)에 의한 DIBL(Drain Induced Built-in Leakage) 현상을 유발시키는 문제가 있다.
이러한 숏 채널효과를 감소시키기 위해 여러 연구가 진행 중이지만 반도체소자의 고집적화에 따라 이를 만족시키기 위한 해결책은 여전히 미완상태이다.
현재 연구가 되고 있는 방향은 도핑(Doping) 농도를 조절하는 방법으로 해결책을 찾고자 하지만 이는 궁극적인 숏 채널효과의 해결 방법은 되지 못한다. 현재 알려진 연구방법은 수직에 가까운 경사이온주입(Vertically Abrupt Channel Doping) 을 통한 SSR(Super Steep Retrograde Channel), 이온 임플란트 채널(Ion Implant Channel)을 형성하는 방법, 측면 경사이온주입(Laterally Abrupt Channel Doping) 방법, 큰 각의 경사이온주입(Large Angle Tilt Implant)을 통한 할로 구조(Halo Structure)를 갖는 채널(Channel)을 형성하는 방법 등이 연구되고 있다.
그러나, 게이트 산화막의 두께 및 채널 농도를 이용한 숏 채널효과의 감소는 근본적인 한계가 있다. 최근에는, 근본적인 한계를 극복하기 위하여 리세스 게이트(Recess Gate)를 이용하여 채널 길이를 확보하고, 셀 정션(Junction)의 자유도를 높여주고 있으며, 핀(Fin) 게이트 기술을 이용하여 채널 폭을 확대함으로써, 셀 커렌트(Cell Current)를 확보하고 누설 전류를 조절해주고 있다.
하지만, 이러한 리세스 게이트 및 핀(Fin) 게이트 기술을 이용하여 채널 길이를 확보하는 기술은 셀 크기가 30nm 이하에서는 한계를 나타내고 있다.
본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 반도체 기판 내에 매립 게이트 영역을 형성하는 단계, 열처리(Annealing) 공정을 실시하여 상기 매립 게이트 영역과 격리된 분리 영역을 형성하는 단계 및 상기 매립 게이트 영역과 상기 분리 영역에 게이트 전극층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 열처리 공정은 H2 분위기에서 실시하는 것을 특징으로 한다.
바람직하게는, 상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 분리 영역은 상기 매립 게이트 영역의 하부에 형성되는 것을 특징으로 한다.
바람직하게는, 상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.
바람직하게는, 상기 게이트 전극층을 형성하는 단계 후, 상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 한다.
아울러, 본 발명은 반도체 기판 내에 매립 게이트 영역을 형성하는 단계, 이온 주입 공정을 실시하여 상기 매립 게이트 영역 하부에 절연막을 형성하는 단계 및 상기 절연막을 제거한 후, 상기 매립 게이트 영역과 상기 절연막이 제거된 영역에 게이트 전극층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 절연막은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.
바람직하게는, 상기 절연막은 산화막(Oxide)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 전극층을 형성하는 단계 후, 상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 한다.
아울러, 본 발명은 반도체 기판 내에 형성된 매립 게이트 영역, 상기 매립 게이트 영역과 격리되어 구비된 분리 영역 및 상기 매립 게이트 영역과 상기 분리 영역에 매립된 게이트 전극층을 포함하는 반도체 소자를 제공한다.
바람직하게는, 상기 분리 영역은 상기 리세스 영역의 하부에 형성되는 것을 특징으로 한다.
바람직하게는, 상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.
본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 장점을 가진다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2d는 본 발명에의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2d는 본 발명에의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(100)에 활성 영역(110)을 정의하는 소자분리영역(120)을 형성한다.
다음에는, 활성영역(110) 및 소자분리영역(120) 상에 폴리실리콘층(130) 및 질화막(140)을 순차적으로 형성한다.
다음으로, 질화막(140) 상에 감광막을 형성한 후, 매립 게이트 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다, 감광막 패턴을 식각 마스크로 활성영역(110) 및 소자분리영역(120)을 식각하여 매립 게이트 영역(150)을 형성한다. 매립 게이트 영역(150)은 1300Å ~ 2500Å 깊이로 식각되어 형성하는 것이 바람직하다. 후속 공정에서 실리콘(Si)이 분리될 수 있도록 매립 게이트 영역(150)을 포함한 전면에 HF 계열의 물질을 이용한 클리닝(Cleaning) 공정을 실시한다. 이러한 매립 게이트 영역(150)의 상부에 남은 산화막을 제거하기 위하여 클리닝 공정을 실시한다. 또한, 클리닝 공정을 실시함으로써, 후속 공정 시 낮은 온도(750℃)에서 실리콘(Si)의 분리 과정을 실시할 수 있다. 즉, 후속 열 처리 공정 시, 고온(950℃ 이상) 및 장시간 열처리 공정이 진행되면 실리콘의 표면 및 산화막의 표면이 영향을 받아 표면 프로파일(Profile)의 불량 등의 문제가 발생한다.
도 1b를 참조하면, 매립 게이트 영역(150)에 H2 어닐링(Annealing) 공정을 실시하여 매립 게이트 영역(150)과 격리된 분리 영역(160)을 형성한다. 이때, 어닐링 공정은 H2 분위기에서 750℃ ~ 950℃ 온도 범위에서 실시하는 것이 바람직하며, 상기 온도 범위에 따라서 어닐링 공정 시간을 조절할 수 있다. 여기서, 분리 영역(160)은 매립 게이트 영역(150)의 하부에 형성되며, 터널(tunnel) 형상 또는 나노와이어(nanowire) 구조가 바람직하다.
그리고, 매립 게이트 영역(150) 및 분리 영역(160)을 포함한 전면에 더 많은 농도의 H2 어닐링(Annealing) 공정을 추가로 실시하여 실리콘 간의 불포화 결합(Dangling bond)을 감소시킨다. 이때, H2 어닐링(Annealing) 공정을 추가 실시하는 단계는 고농도의 H2 분위기에서 750℃ ~ 950℃ 온도 범위에서 어닐링 공정을 추가 실시하는 것이 바람직하다.
도 1c를 참조하면, 매립 게이트 영역(150) 및 분리 영역(160)에 게이트 전극 물질을 매립한 후, 게이트 전극 물질을 에치백(etchback)하여 매립 게이트(170)를 완성한다. 이러한 분리 영역(160)의 주변 영역을 채널(Channel)로 이용 가능하기 때문에 게이트 제어능력(Controllability)이 좋아지는 장점이 있다.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(200)에 활성 영역(210)을 정의하는 소자분리영역(220)을 형성한다.
다음에는, 활성영역(210) 및 소자분리영역(220) 상에 폴리실리콘층(230) 및 질화막(240)을 순차적으로 형성한다.
다음으로, 질화막(240) 상에 감광막을 형성한 후, 매립 게이트 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다, 감광막 패턴을 식각 마스크로 활성영역(210) 및 소자분리영역(220)을 식각하여 매립 게이트 영역(250)을 형성한다. 이때, 매립 게이트 영역(250)은 1300Å ~ 2500Å 깊이로 식각되어 형성하는 것이 바람직하다. 후속 공정에서 실리콘(Si)이 분리될 수 있도록 매립 게이트 영역(250)을 포함한 전면에 HF 계열의 물질을 이용한 클리닝(Cleaning) 공정을 실시한다. 이러한 매립 게이트 영역(250)의 상부에 남은 산화막을 제거하기 위하여 클리닝 공정을 실시한다. 또한, 클리닝 공정을 실시함으로써, 후속 공정 시 낮은 온도(750℃)에서 실리콘(Si)의 분리 과정을 실시할 수 있다. 즉, 후속 열 처리 공정 시, 고온(950℃ 이상) 및 장시간 열처리 공정이 진행되면 실리콘의 표면 및 산화막의 표면이 영향을 받아 표면 프로파일(Profile)의 불량 등의 문제가 발생한다.
도 2b를 참조하면, 매립 게이트 영역(250)을 통과하여 노출된 활성영역(210) 및 소자분리영역(220)에 산소(Oxyzen) 이온 주입 공정을 실시하여 산화막(260)을 형성한다. 이때, 산화막(260)은 구체적으로, 매립 게이트 영역(250)의 하부에 형성되는 것이 바람직하며, 터널(tunnel) 형태로 형성하는 것이 바람직하다.
도 2c 및 도 2d를 참조하면, 활성영역(210)에 형성된 산화막(260)을 제거한 후, 제거된 영역(260') 및 매립 게이트 영역(250)에 게이트 전극 물질을 증착한다.
이후, 게이트 전극 물질을 에치백(etchback)하여 매립 게이트(270)를 완성한다.
전술한 바와 같이, 본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 장점을 가진다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (14)
- 반도체 기판 내에 매립 게이트 영역을 형성하는 단계;
열처리 공정을 실시하여 상기 매립 게이트 영역과 격리된 분리 영역을 형성하는 단계; 및
상기 매립 게이트 영역과 상기 분리 영역에 게이트 전극층을 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 1 항에 있어서,
상기 열처리 공정은 H2 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 1 항에 있어서,
상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 1 항에 있어서,
상기 분리 영역은 상기 매립 게이트 영역의 하부에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 1 항에 있어서,
상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 1 항에 있어서,
상기 게이트 전극층을 형성하는 단계 후,
상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 반도체 기판 내에 매립 게이트 영역을 형성하는 단계;
이온 주입 공정을 실시하여 상기 매립 게이트 영역의 하부의 상기 반도체 기판 내에 절연막을 형성하는 단계; 및
상기 절연막을 제거한 후, 상기 매립 게이트 영역과 상기 절연막이 제거된 영역에 게이트 전극층을 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 7 항에 있어서,
상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 7 항에 있어서,
상기 절연막은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 7 항에 있어서,
상기 절연막은 산화막(Oxide)을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 제 7 항에 있어서,
상기 게이트 전극층을 형성하는 단계 후,
상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 반도체 기판 내에 형성된 매립 게이트 영역;
상기 매립 게이트 영역과 격리되어 구비된 분리 영역; 및
상기 매립 게이트 영역과 상기 분리 영역에 매립된 게이트 전극층
을 포함하는 것을 특징으로 하는 반도체 소자. - 제 12 항에 있어서,
상기 분리 영역은 상기 리세스 영역의 하부에 형성되는 것을 특징으로 하는 반도체 소자. - 제 12 항에 있어서,
상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100111741A KR101213723B1 (ko) | 2010-11-10 | 2010-11-10 | 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100111741A KR101213723B1 (ko) | 2010-11-10 | 2010-11-10 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120050311A true KR20120050311A (ko) | 2012-05-18 |
| KR101213723B1 KR101213723B1 (ko) | 2012-12-18 |
Family
ID=46267843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100111741A KR101213723B1 (ko) | 2010-11-10 | 2010-11-10 | 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101213723B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9177851B2 (en) | 2013-06-13 | 2015-11-03 | SK Hynix Inc. | Semiconductor device and method for forming the same |
| CN111199975A (zh) * | 2018-11-19 | 2020-05-26 | 三星电子株式会社 | 半导体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200137260A (ko) | 2019-05-29 | 2020-12-09 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
-
2010
- 2010-11-10 KR KR1020100111741A patent/KR101213723B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9177851B2 (en) | 2013-06-13 | 2015-11-03 | SK Hynix Inc. | Semiconductor device and method for forming the same |
| US9558990B2 (en) | 2013-06-13 | 2017-01-31 | SK Hynix Inc. | Semiconductor device and method for forming the same |
| CN111199975A (zh) * | 2018-11-19 | 2020-05-26 | 三星电子株式会社 | 半导体装置 |
| US11871559B2 (en) | 2018-11-19 | 2024-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101213723B1 (ko) | 2012-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| JP6075565B2 (ja) | シリコン・ナノチューブｍｏｓｆｅｔ | |
| US9034702B2 (en) | Method for fabricating silicon nanowire field effect transistor based on wet etching | |
| US7419857B2 (en) | Method for manufacturing field effect transistor having channel consisting of silicon fins and silicon body and transistor structure manufactured thereby | |
| US9478641B2 (en) | Method for fabricating FinFET with separated double gates on bulk silicon | |
| JP2006121074A (ja) | 半導体素子及びその製造方法 | |
| CN104752211B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20160111322A1 (en) | Finfet semiconductor device having local buried oxide | |
| CN104733313B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN106711214B (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| KR101213723B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN105826381B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| KR101140060B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN106449404A (zh) | 半导体结构及其形成方法 | |
| KR101110736B1 (ko) | 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법 | |
| CN104916540B (zh) | 一种应变沟道晶体管及其制备方法 | |
| CN109478562B (zh) | 隧穿场效应晶体管及其制造方法 | |
| JP2002246601A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101129835B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2017079928A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN106935504A (zh) | 半导体结构及其形成方法 | |
| CN103413829A (zh) | 一种u型围栅隧穿晶体管器件及其制造方法 | |
| KR100506455B1 (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |